具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

目前OLED(Organic Light Emitting Diode，有机发光二极管)屏幕像素电路一般采用多个TFT(Thin Film Transistor，薄膜场效应晶体管)加一个电容C的组合设计，例如图1所示的像素电路，该电路可以有效的解决像素不均匀性以及电压不能稳定写入等多种问题，图2为该电路的时序图。由于制程的原因，像素电路中会出现耦合现象，即在图1中的N1节点产生耦合电容Co，耦合电容Co会对正常显示信号造成干扰，进而对显示效果带来不利影响。

需要说明的是，这里的耦合电容Co为耦合产生的，不是真实存在的电容。

为了解决上述问题，本发明实施例提供了一种像素电路，如图3所示，该像素电路包括：

发光器件L，被配置为在驱动电流的控制下发光；

驱动晶体管DT，被配置为根据数据信号data生成驱动电流；

发光控制电路10，被配置为响应发光控制信号em，使驱动晶体管DT的第一级接通电压，并将驱动电流提供给发光器件L；

写入补偿电路20，被配置为响应第一扫描信号gate1，将数据信号data写入到驱动晶体管DT，以及对驱动晶体管DT的阈值电压进行补偿；

存储电路30，被配置为存储驱动晶体管DT的栅极电位；

复位电路40，被配置为响应复位信reset，对驱动晶体管DT的栅极进行复位；

第一初始化电路50，用于响应第二扫描信号gate2，将第一初始化信号vinit1写入驱动晶体管DT的第二级；

其中，第二扫描信号gate2有效电平时间在发光控制信号em有效电平时间之前。

本发明实施例提供的像素电路，包括发光器件L、驱动晶体管DT、发光控制电路10、写入补偿电路20、存储电路30、复位电路40和第一初始化电路50，发光器件L在驱动电流的控制下发光，驱动晶体管DT根据数据信号data生成驱动电流，发光控制电路10响应发光控制信号em，使驱动晶体管DT的第一级接通电压，并将驱动电流提供给发光器件L，写入补偿电路20响应第一扫描信号gate1，将数据信号data写入到驱动晶体管DT，以及对驱动晶体管DT的阈值电压进行补偿，存储电路30存储驱动晶体管DT的栅极电位，复位电路40响应复位信号reset，对驱动晶体管DT的栅极进行复位，第一初始化电路50，响应第二扫描信号gate2，将第一初始化信号vinit1写入驱动晶体管DT的第二级，第二扫描信号gate2有效电平时间在发光控制信号em有效电平时间之前。由于第一初始化电路50可以响应第二扫描信号gate2，将第一初始化信号vinit1写入驱动晶体管DT的第二级，且第二扫描信号gate2有效电平时间在发光控制信号em有效电平时间之前，因此可以在驱动晶体管DT驱动发光器件L发光之前有效消除像素电路中的耦合电容，从而可以提高显示器件发光的稳定性。

在具体实施时，如图3所示，该像素电路还包括第二初始化电路60，被配置为响应第一扫描信号gate1，将第二初始化信号vinit2写入发光器件L的阳极。

第二初始化电路60可以对发光器件L的阳极进行初始化，消除发光器件L阳极处的电荷，从而可以提高显示效果。

在具体实施时，如图3所示，第一初始化电路50可以包括第一晶体管T1，发光控制电路10可以包括第二晶体管T2和第三晶体管T3，写入补偿电路20可以包括第四晶体管T4和第五晶体管T5，复位电路40可以包括第六晶体管T6，第二初始化电路60可以包括第七晶体管T7，存储电路30可以包括电容C。

具体的，第一晶体管T1的栅极与第二扫描信号端Gate2电连接，第一晶体管T1的第一极与驱动晶体管DT的第二极电连接，第一晶体管T1的第二极与第一初始化信号端Vinit1电连接；第二晶体管T2的栅极与发光控制信号端EM电连接，第二晶体管T2的第一级与第一电压信号端VDD电连接，第二晶体管T2的第二级与驱动晶体管DT的第一级电连接；第三晶体管T3的栅极与发光控制信号端EM电连接，第三晶体管T3的第一级与驱动晶体管DT的第二级电连接，第三晶体管T3的第二级与发光器件L的阳极电连接；第四晶体管T4的栅极与第一扫描信号端Gate1电连接，第四晶体管T4的第一级与驱动晶体管DT的第一级电连接，第四晶体管T4的第二级与数据信号端Data电连接；第五晶体管T5的栅极与第一扫描信号端Gate1电连接，第五晶体管T5的第一级与驱动晶体管DT的栅极电连接，第五晶体管T5的第二级与驱动晶体管DT的第二级电连接；第六晶体管T6的栅极与复位信号端Reset电连接，第六晶体管T6的第一级与驱动晶体管DT的栅极电连接，第六晶体管T6的第二级与第二初始化信号端Vinit2电连接；第七晶体管T7的栅极与第一扫描信号端Gate1电连接，第七晶体管T7的第一级与发光器件L的阳极电连接，第七晶体管T7的第二级与第二初始化信号端Vinit2电连接；电容C的第一端与基准电压端Vref电连接，电容C的第二端与驱动晶体管DT的栅极电连接；发光器件L的阴极与第二电压信号端VSS电连接。

其中，发光控制信号端EM用于输出发光控制信号em，第一扫描信号端Gate1用于输出第一扫描信号gate1，第二扫描信号端Gate2用于输出第二扫描信号gate2，复位信号端Reset用于输出复位信号reset，第一初始化信号端Vinit1用于输出第一初始化信号vinit1，第二初始化信号端Vinit2用于输出第二初始化信号vinit2，数据信号端Data用于输出数据信号data，第一电压信号端VDD用于输出第一电压vdd，第二电压信号端VSS用于输出第二电压vss，基准电压端Vref用于输出基准电压vref。

值得说明的是，本发明实施例中的第一初始化信号vinit1、第二初始化信号vinit2和第一电压信号vdd可以为恒压直流信号，也可以是随时间跳变的交流信号，具体根据实际情况进行设定，本发明对此不做任何限制。

在具体实施中，基准电压端Vref可以与第一电压信号端VDD相同，此时第一电压信号端VDD输出的第一电压信号vdd为恒压直流信号，以此来实现电容的保持功能。

基于同一发明构思，本发明实施例还提供了与上述像素电路配套的驱动方法，如图5所示，包括：

S501、在复位阶段，复位电路响应复位信号，对驱动晶体管的栅极进行复位；

S502、在写入补偿阶段，写入补偿电路响应第一扫描信号，将数据信号写入到驱动晶体管，以及对驱动晶体管的阈值电压进行补偿；

S503、在预发光阶段，第一初始化电路响应第二扫描信号，将第一初始化信号写入驱动晶体管的第二级；

S504、在发光阶段，发光控制电路响应发光控制信号，使驱动晶体管的第一级接通电压，并将驱动电流提供给发光器件，其中，第二扫描信号有效电平时间在发光控制信号有效电平时间之前。

可选的，方法还包括：

第二扫描信号gate2有效电平时间在第一扫描信号gate1有效电平时间之后。

在写入补偿阶段，第二初始化电路60响应第一扫描信号gate1，将第二初始化信号vinit2写入发光器件L的阳极。

可选的，在本发明实施例提供的像素电路中，如图3所示，驱动晶体管DT和第一晶体管T1至第七晶体管T7可以均为P型晶体管。当然，也可以均为N型晶体管，在此不做限定。

具体地，在本发明实施例提供的像素电路中，P型晶体管在低电平信号作用下导通，在高电平信号作用下截止；N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。

因此，当本发明实施例提供的像素电路中的全部晶体管为P型晶体管时，在驱动方法中提到的有效电平的信号为低电平的信号，截止电平的信号为高电平的信号。

具体地，在本发明实施例提供的像素电路中，上述各晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。并且根据上述各晶体管的类型不同以及各晶体管的栅极的信号的不同，可以将上述晶体管的第一极作为源极，第二极作为漏极，或者将晶体管的第一极作为漏极，第二极作为源极，在此不作具体区分。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释像素电路的具体工作过程，而不是具体的电压值。

下面选取如图4所示的信号时序图中的第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4共4个阶段对如图3所示的像素电路的工作过程加以说明。

在第一阶段t1，即复位阶段，如图6和图7所示，reset＝0，gate1＝1，gate2＝1，em＝1。

reset＝0，第六晶体管T6导通，第六晶体管T6将第二初始化信号vinit2写入驱动晶体管DT的栅极，对驱动晶体管DT的栅极进行复位；gate1＝1，第四晶体管T4、第五晶体管T5和第七晶体管T7截止；gate2＝1，第一晶体管T1截止；em＝1，第二晶体管T2和第三晶体管T3截止。

在第二阶段t2，即写入补偿阶段，如图8和图9所示，reset＝1，gate1＝0，gate2＝1，em＝1。

reset＝1，第六晶体管T6截止；gate1＝0，第四晶体管T4导通，第四晶体管T4将数据信号data写入到驱动晶体管DT，第五晶体管T5导通，驱动晶体管DT的栅极与第二极导通，形成二极管结构，数据信号端Data对驱动晶体管DT的栅极和电容C充电，对驱动晶体管DT的阈值电压进行补偿，直到驱动晶体管DT的栅极电压为VData+Vth，驱动晶体管DT截止，第七晶体管T7导通，将第二初始化信号vinit2写入发光器件L的阳极，对其进行复位；gate2＝1，第一晶体管T1截止；em＝1，第二晶体管T2和第三晶体管T3截止。

在第三阶段t3，即预发光阶段，如图10和图11所示，reset＝1，gate1＝1，gate2＝0，em＝1。

reset＝1，第六晶体管T6截止；gate1＝1，第四晶体管T4、第五晶体管T5和第七晶体管T7截止；gate2＝0，第一晶体管T1导通，第一初始化信号vinit2经第一晶体管T1写入到驱动晶体管DT的第二级，即N1节点，以消除在驱动晶体管DT的第二级因耦合现象而产生的耦合电容积聚的电荷；em＝1，第二晶体管T2和第三晶体管T3截止。

在第四阶段t4，即发光阶段，如图12和图13所示，reset＝1，gate1＝1，gate2＝1，em＝0。

reset＝1，第六晶体管T6截止；gate1＝1，第四晶体管T4、第五晶体管T5和第七晶体管T7截止；gate2＝1，第一晶体管T1截止；em＝0，第二晶体管T2和第三晶体管T3导通，使驱动晶体管DT的第一级接通电压，并将驱动电流提供给发光器件L进行发光。

从上述过程以及图4所示的时序图可以看出，第二扫描信号gate2有效电平时间在发光控制信号em有效电平时间之前，即本发明实施例提供的第一初始化信号vinit1在发光阶段之前写入到产生耦合电容的驱动晶体管DT的第二级所在的位置，从而在发光阶段之前消除积聚的电荷，而在发光阶段，第一初始化电路50不进行工作，从而可以保证正常发光。

值得说明的是，本发明实施例中有可能出现在1帧(1frame)的时间内，发光控制信号em导通多次但数据信号data只写入一次的情况，如图14所示，每帧时间内发光控制信号em有效电平信号出现2次，即发光2次，但是数据信号data只写入了一次，即无论数据信号写入多少次，在发光控制信号em为有效电平信号之前，第二扫描信号gate2一定为有效电平信号，从而可以在发光器件发光之前消除产生的耦合电容积聚的电荷，提高显示器件发光的稳定性。

基于同一发明构思，本发明实施例还提供一种显示面板，包括如前实施例中的任一项像素电路。

本发明实施例提供的像素电路、显示面板及驱动方法，在像素电路中增加第一初始化电路50，用于响应第二扫描信号gate2，将第一初始化信号vinit1写入产生耦合电容的驱动晶体管DT的第二级，第一初始化信号vinit1可以有效消除像素电路中出现的耦合电容，并且由于第二扫描信号gate2有效电平时间在发光控制信号em有效电平时间之前，可以在驱动晶体管DT驱动发光器件L发光之前有效消除像素电路中的耦合电容，从而可以提高显示器件发光的稳定性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。