具体实施方式

为了设计低相位噪声的LC(电感-电容)振荡器，可以在互补金属氧化物半导体(CMOS)或N/PMOS跨导(trans-conductance，GM)单元虚拟接地节点上添加二次谐波滤波器。在另一示例中，F类振荡器可以用于通过增强三次谐波来最小化信号相位噪声。另外，N耦合振荡器是低噪声振荡器设计的另一个候选方案，因为相位噪声可以降低10log(N)。然而，这些低相位噪声振荡器的解决方案可能不适用于大约20GHz以上的振荡器设计，因为主要的设计瓶颈是随着操作频率的增加而降低的电容器品质因数(Q)。此外，F类振荡器的应用限于低频振荡器设计，因为它需要三次谐波LC滤波器设计(例如，对于28GHz振荡器为28×3GHz)。在其中多个振荡器连接在一起的N耦合振荡器中，由于其消耗的功耗和面积为标准设计的N倍，因此其功耗与其他结构相比没有竞争力。

各种实施例描述了一种倍频器(三倍频器或四倍频器)，其采用电流重复使用耦合振荡器技术来改善相位噪声，而不增加电流消耗。在一些实施例中，倍频器(三倍频器或四倍频器)包括：第一振荡器，用于生成具有第一频率的第一输出；变压器，耦合到第一振荡器；以及第二振荡器，耦合到变压器，其中，第二振荡器生成具有第二频率的第二输出，第二频率是第一频率的谐波，其中第二频率高于第一频率。在一些实施例中，第一振荡器包括耦合到变压器的虚拟接地节点。在一些实施例中，第一振荡器是LC振荡器，包括：第一LC谐振回路；以及耦合到第一LC谐振回路和虚拟接地节点的跨导晶体管。在一些实施例中，通过第一精细(fine)控制和第一粗略(coarse)控制来控制第一LC谐振回路。在一些实施例中，第一精细控制和第一粗略控制由数字环路滤波器生成。

在一些实施例中，第二振荡器是第二LC振荡器，该第二LC振荡器包括耦合到第二LC谐振回路和LC滤波器的跨导晶体管，其中第二LC谐振回路包括变压器的一部分。在一些实施例中，通过第二精细控制和第二粗略控制来控制第二LC谐振回路。在一些实施例中，第二粗略控制是第一粗略控制的加权版本。在一些实施例中，倍频器(三倍频器或四倍频器)包括频率跟踪回路，耦合到跨导晶体管，用于确定跨导晶体管的漏极端子之间的频率失配，并根据频率失配生成第二精细控制。在一些实施例中，第二振荡器包括耦合到变压器的虚拟电源节点。在一些实施例中，第一输出耦合到分频器的输入。在一些实施例中，第二输出耦合到IO发送器。

倍频器使用以不同的频率运行的两个振荡器之间的耦合，其中第一振荡器以目标频率运行，第二振荡器以一半该频率运行。两个振荡器之间的耦合是经由具有初级变压器线圈和次级变压器线圈的变压器实现的。第一振荡器包括差分电感器、粗略/精细调谐电容器阵列和n型跨导体(trans-conductor，GM)。n型GM的虚拟接地节点耦合到初级变压器线圈的一侧，该初级线圈的另一侧耦合到次级线圈的中心抽头。第二振荡器包括次级线圈、粗略/精细调谐电容阵列、n型GM、频率跟踪回路(FTL)和二次谐波LC滤波网络。

各种实施例有许多技术效果。例如，与低频振荡器的耦合可以实现高达例如4.5dB，由于提高电容器品质因数而更好的相位噪声性能。使用这种振荡器方案的锁相环架构可以实现如此低的抖动性能，从而使SerDes(串行/解串行器)的数据速率达到224Gbps或更高。其他技术效果将从各种实施例和附图中显而易见。

在下面的描述中，讨论许多细节以提供对本公开的实施例的更彻底的说明。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，为了避免混淆本公开的实施例，以框图形式而不是详细地示出公知结构和设备。

注意，在实施例的相应附图中，信号用线表示。一些线可能更粗，以指示更多的组成信号路径，和/或在一个或多个末端具有箭头，以指示主要信息流方向。此类指示并非旨在限制。相反，线结合一个或多个示例性实施例使用以便于更容易地理解电路或逻辑单元。任何表示的信号(如设计需求或偏好所指示的)实际上可以包括一个或多个可以沿任一方向传播的信号，并且可以利用任何适当类型的信号方案来实现。

在本说明书和权利要求中，术语“连接”是指没有任何中间设备的直接连接，诸如所连接的事物之间的电气、机械或磁性连接。

术语“耦合”是指直接或间接连接，诸如所连接的事物之间的直接电气、机械或磁性连接、或通过一个或多个无源或有源中间设备的间接连接。

这里的术语“相邻”一般是指一个事物紧挨着(例如，紧靠或靠近它们之间的一个或多个事物)或相邻另一个事物(例如，邻接)。

术语“电路”或“模块”可以指布置成彼此协作以提供所需功能的一个或多个无源和/或有源部件。

术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一个”和“该”的含义包括复数参考。“在……中”的含义包括“在……中”和“在……上”。

这里的术语“模拟信号”一般是指任何这样的连续信号：该信号的时变特性(变量)是某个其他时变量的表示(即模拟另一个时变信号)。

术语“数字信号”是这样的物理信号：它表示离散值序列(量化离散时间信号)(例如任意比特流的序列)，或数字化的(经采样和模数转换的)模拟信号。

术语“缩放”通常是指将设计(原理图和布局)从一种工艺技术转换为另一种工艺技术，并且随后可能减少布局区域。在某些情况下，缩放还指将设计从一种工艺技术扩升到另一种工艺技术，并可能随后增加布局区域。术语“缩放”通常也指在同一技术节点内缩小或增大布局和设备。术语“缩放”也可指相对于另一参数(例如，电源电平)调整(例如，减速或加速-即分别缩小或放大)信号频率。术语“基本上”、“接近”、“近似”、“靠近”和“大约”通常指在目标值的+/-10％范围内。

除非另有规定，否则使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象仅仅表明相似对象的不同实例正在被提及，并不意味着这样描述的对象必须在时间上、空间上、等级上、或者以任何其他方式以给定的顺序排列。

就本公开而言，短语“A和/或B”和“A或B”是指(A)、(B)或(A和B)。就本公开而言，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“上”、“下”、“在……上”、“在……下”等(如果存在的话)用于描述性目的，而不一定用于描述永久相对位置。

需要指出的是，具有与任何其他附图的具有相同的参考标号(或名称)的那些元素可以以与所描述的类似的方式操作或起作用，但不限于此。

为了实施例的目的，这里描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中MOS晶体管包括漏极、源极、栅极和体端子(bulkterminal)。晶体管和/或MOS晶体管衍生物还包括三栅极和FinFET晶体管、栅极全围绕圆柱形晶体管、隧穿FET(TFET)、方形线(Square Wire)或矩形带状晶体管(Rectangular RibbonTransistors)、铁电FET(FeFET)或实现晶体管功能的其他器件，如碳纳米管或自旋电子器件。MOSFET对称源极和漏极端子，即相同的端子且在这里可以互换使用。另一方面，TFET器件具有不对称的源极和漏极端子。本领域技术人员将理解，可以在不脱离本公开的范围的情况下使用其他晶体管，例如，双极结型晶体管(BJT PNP/NPN)、BiCMOS、CMOS等。

图1A示出了根据一些实施例的具有包括耦合倍频器的振荡器的模拟锁相环(PLL)。PLL 100包括相位检测器101、电荷泵(CP)102、低通滤波器(LPF)103、压控振荡器(VCO)104和分频器105。相位检测器101接收参考时钟(RefClk)和反馈时钟(FbClk)，并生成高于(Up)和/或低于(Down，Dn)信号，其作为表示RefClk和FbClk之间的相对相位差的脉冲。相位检测器101的一些实现方式使用模拟技术，而其他实现方式使用数字电路。相位检测器101可以被设计成只对相位敏感、或者对频率和相位敏感。当相位检测器对RefClk和FbClk的相位敏感时，它们产生的输出与两个信号之间的相位差成正比例。当RefClk和FbClk之间的相位差稳定时，RefClk检测器产生恒定的电压。当两个信号之间存在频率差时，相位检测器101产生变化的电压。相位检测器101的示例实现方式包括二极管环形相位检测器、异或相控相位检测器、基于JK触发器的比较器和双D型相位检测器。通常，当数字相位检测器实现相位检测器101时，由数字相位检测器的逻辑门创建短的高于(Up)和低于(Dn)脉冲。静态相位误差是高于和低于脉冲之间的脉宽差，其是由漏电流和电荷泵电流失配引起的。

电荷泵102接收高于和低于脉冲，并在节点V1上发源(sources)或汇集(sinks)电流。V1上的信号随后由LPF 103滤波以生成滤波控制电压Vctl。然后使用Vctl来控制VCO104的振荡频率。VCO 104的输出是VcoClk，该VcoClk然后被分频器105分频以生成FbClk。在PLL锁定期间，高于和低于信号提供动态相位误差的证据。动态相位误差是指在PLL被断言锁定之前RefClk和FbClk之间的相位误差。当RefClk和FbClk之间的相位差低于预定阈值时，PLL被断言锁定。通过锁相环的反馈，减小了动态相位误差。

在各种实施例中，VCO 104包括倍频器(三倍频器或四倍频器)，该倍频器采用电流重复使用耦合振荡器技术来改善相位噪声，而不增加电流消耗。倍频器使用在不同的频率运行的两个振荡器之间的耦合。在一些实施例中，VCO 104的两个振荡器包括以目标频率振荡的第一振荡器和以一半该频率振荡的第二振荡器。两个振荡器之间的耦合是经由具有初级变压器线圈和次级变压器线圈的变压器实现的。这两个振荡器可以是环形振荡器或LC振荡器。参考用于第一和第二振荡器的LC振荡器来描述这里的各种实施例。然而，实施例也适用于环形振荡器。

第一振荡器包括差分电感器、粗略/精细调谐电容阵列和n型跨导体(GM)。n型GM的虚拟接地节点耦合到初级变压器线圈的一侧，并且该初级线圈的另一侧耦合到次级线圈的中心抽头。第二振荡器包括次级线圈、粗略/精细调谐电容阵列、n型GM、频率跟踪回路(FTL)和二次谐波LC滤波网络。第一振荡器的输出是VcoClk，其由分频器105用来生成反馈时钟FbClk。第二振荡器的输出是高频时钟，其频率为VcoClk频率的两倍、三倍或四倍。在一些实施例中，第二振荡器的输出将输入到分频器105，该分频器105随后对该输出进行分频以生成FbClk。

图1B示出了根据一些实施例的具有包括耦合倍频器的振荡器的数字PLL 120。与PLL 100相比，这里CP 102和LPF 103被控制器122(例如，有限状态机)和数字环路滤波器(DLF)123代替。在一些实施例中，用时间-数字转换器(TDC)代替相位检测器101。TDC将RefClk和FbClk之间的相位误差转换为数字码(例如，4比特码spe<3:0>)，以及指示RefClk和FbClk的相对相位的单比特信号“领先(lead)”。控制器122接收该单比特并且使DLF 123增加或减少用于粗略/精细比特码的码。

虽然参考PLL示出倍频器(三倍频器或四倍频器)的实施例，但是倍频器(三倍频器或四倍频器)可以是独立的振荡器或其他电路的一部分。

图2示出了根据一些实施例的包括耦合倍频器的振荡器的高级架构200(例如，VCO/DCO 104)。虽然参考两个振荡器来描述各种实施例，但是可以将多于两个的振荡器与各自的变压器耦合以生成多个高频时钟。在该示例中，具有第一振荡频率(Clk_freq1)的第一振荡器201具有耦合到变压器202(变压器1)的虚拟接地1。具有第二振荡频率(Clk_freq2)的第二振荡器203的虚拟电源1耦合到变压器1 202。

第一振荡器201的n型GM的虚拟接地节点耦合到变压器202的初级变压器线圈的一侧，并且该初级线圈的另一侧耦合到变压器202的次级线圈的中心抽头。变压器202将第一振荡器201的谐波耦合到第二振荡器203。因此，Clk_freq2是Clk_freq1的两倍、三倍或四倍。

经由变压器耦合的振荡器的概念可以延续到N个振荡器和变压器，其中N是整数。例如，第二振荡器203的虚拟接地(虚拟接地2)耦合到变压器204的初级变压器线圈，并且该初级线圈的另一侧耦合到变压器204的次级线圈的中心抽头。第三振荡器205的虚拟电源(虚拟电源2)耦合到变压器204(变压器2)。变压器204将第二振荡器203的谐波耦合到第三振荡器205。因此，Clk_freq3是Clk_freq2的两倍、三倍或四倍。

图3示出了根据一些实施例的耦合倍频器架构300和变压器耦合机制。电流重复使用耦合振荡器架构包括两个NMOS耦合的LC振荡器。第一振荡器201包括n型晶体管MN11和MN12，以及包括L1和C1的LC谐振回路。晶体管MN11的栅极端子耦合到节点n12，并且晶体管MN11的栅极端子耦合到节点n11。第一振荡器201的虚拟接地(Vgnd)耦合到变压器202。变压器202包括初级线圈Lt1和Lt2，以及次级线圈Lt3和Lt4。线圈Lt2、Lt3和Lt4耦合到AC耦合电容器C_AC。第二振荡器203包括n型晶体管MN21和MN22、电容器C2、以及包括电感器L3和C3的滤波器。晶体管MN21的栅极端子耦合到节点n22，并且晶体管MN22的栅极端子耦合到节点n21。第二振荡器203的LC谐振回路由电容器C2和变压器202的电感器构成。

在一个示例中，对于224Gbps SerDes，第一(顶部)振荡器201以14GHz运行，第二(底部)振荡器203以28GHz运行。这两个振荡器通过变压器202耦合。第一振荡器(例如，14GHz振荡器)的二次谐波(2f0)AC电流(I_tail)流入初级线圈(L1)，第二振荡器203(例如，28GHz振荡器)的差分AC电流(I_AC28G)流入次级线圈(Lt3和Lt4)。当振荡器的电容器组被调谐时，两个电流通过变压器202耦合，并且信号功率可以被一些谐波增强(例如，两倍、三倍、四倍等)。

与传统的耦合振荡器相比，架构300具有若干优点。例如，通过将第二振荡器203(例如，28GHz振荡器)与第一振荡器(例如，14GHz振荡器)耦合，架构300具有更好的相位噪声性能。如等式1所示：

单边带(SSB)相位噪声与谐振回路品质因数成反比，其中f₀是振荡器输出频率，Q_T是加载的谐振回路品质因数，以及f_m是输出频率的偏移。

利用一半操作频率，电容器组品质因数翻番，因此可以改善(即，降低)振荡器相位噪声。例如，当电感器和电容器组在28GHz下的品质因数分别为14和10时，通过简单地将操作频率降低一半，假设电感器品质因数没有由于集肤效应(skin effect)而显著降低，则可以将谐振回路品质因数提高37％。因此，除了由于频率标度而降低相位噪声外，14GHz下的相位噪声降低了约4dB。因此，通过与具有好约4dB的更优相位噪声性能的振荡器相耦合(假设耦合比为1:1，并使用等式： 其中PN1和PN2分别是振荡器相位噪声，并且β是耦合系数)，在28GHz下，与传统的独立振荡器相比，耦合振荡器(例如，第二振荡器203)可以具有好约4.5dB的更优相位噪声性能。

在各种实施例中，利用架构300，可以消除用于由第二振荡器203生成的时钟的时钟分频器。因此，可以使用PLL来实现更高的时钟频率(Clk_freq2)，而无需使用分频器来分频该时钟(即，Clk_freq2的时钟)以生成反馈FbClk。设计能够分频高时钟频率(诸如28GHz)的分频器是一个挑战，原因在于这样的高速度和可靠性要求。利用架构300，PLL反馈回路可以由第一振荡器的输出(例如，14GHz核输出)构建，而第二振荡器的输出(例如，28GHz核输出)驱动IO发送器(例如，224Gbps SerDes PAM-4IO发送器)。

与用于生成高时钟频率的其他架构相比，架构300的另一个优点是其较低的功耗。与传统的耦合振荡器设计相比，通过将振荡器相互堆叠在一起并重复使用DC偏置电流，电流消耗可以减少例如50％。振荡器架构300具有更小的输出摆幅，这是由于降低了电压余量，然而，通过稍微增加电源电压，可以在满足可靠性约束的情况下恢复输出摆幅而不会造成太大的功率损失。表1总结了与传统LC振荡器(OSC)和耦合振荡器的相对性能比较。

表1

这里，FOM指的是品质因数(Figure Of Merit)，定义如下：

FOM＝f_offset下的相位噪声+10*log10(功率/1mW)–20*log10(f0/f_offset)

图4示出了根据一些实施例的电路级架构400耦合倍频器。DLF 123提供精细和粗略控制(例如，比特码)以控制第一振荡器201的电容器组。第一振荡器201的电容器C1包括作为粗略组的一部分的电容器阵列C1a和C1b。节点n11和n12之间的电容器可以使用由粗略码控制的(一个或多个)开关Sw1进行增减。第一振荡器201的电容器C1还包括作为精细组的一部分的电容器阵列C1c和C1d。节点n11和n12之间的这些电容器可以通过精细码控制的(一个或多个)开关Sw2进行增减。

来自DLF 123的粗略控制(例如，比特码)还用于控制第二振荡器203的电容器组。第二振荡器203的电容器C2包括作为粗略组的一部分的电容器阵列C2a和C2b。节点n21和n22之间的电容可以通过由粗略码(粗略2)控制的(一个或多个)开关Sw3来增减。第二振荡器203的电容器C2还包括作为精细组的一部分的电容器阵列C2c和C2d。节点n21和n22之间的这些电容器可以使用(一个或多个)开关Sw4进行增减，Sw4由一个精细码(精细2)控制。这些开关可以实现为n型器件、p型器件、或n型和p型器件的组合。

第一振荡器201(例如，14GHz振荡器)和第二振荡器203(例如，28GHz振荡器)二者共享来自数字环路滤波器123的相同的粗略调谐控制信号。在一些实施例中，用于第二振荡器203的粗略控制(粗略2)具有(一个或多个)加权因子(α)401，其基于第一振荡器201和第二振荡器203的电感和电容比。粗略频率控制回路在第一振荡器频率(Clk_freq1)和第二振荡器频率(Clk_freq2)下调谐两个振荡器的频率。在一些实施例中，通过频率跟踪回路(FTL)403校正粗略控制(粗略2)中的任何剩余频率误差。

在一些实施例中，FTL 403测量第一振荡器201和第二振荡器203频率之间的频率失配，并且调谐第二振荡器粗略和精细调谐电容器以减少频率误差。在求和节点402处调整第二振荡器粗略调谐，其中修改来自第一振荡器201的DLF 123的粗略调谐码。在一些实施例中，在求和节点402处的修改之前调整第一振荡器粗略调谐码。例如，在调整第二振荡器203的粗略控制中的任何剩余频率误差之前，调整第一振荡器粗略调谐码的权重。

n型GM晶体管MN11和MN12的虚拟接地节点Vgnd连接到初级变压器线圈的一侧，该初级线圈的另一侧连接到次级线圈的中心抽头。第二振荡器203由次级线圈、粗略/精细调谐电容阵列(C2a、C3b、C2c和C2d)、来自晶体管MN21和MN22的NMOS GM、FTL 403和二次谐波LC滤波器网络(L3和C3)构成。

分频器105使用输出时钟Clk_freq1或其互补时钟Clk_freq1_b之一来生成反馈时钟FbClk。例如，第二振荡器203的输出时钟Clk_freq2或其互补时钟Clk_freq2_b(例如，28GHz核输出)驱动IO发送器。

图5示出了根据一些实施例的当两个核频率被制造和失配时的等效耦合振荡器模型500以及电压和电流关系。可以通过监视振荡器203的振荡器+/-节点(n21和n22)幅度差来检测两个振荡器201和203之间的频率失配。图5示出了频率失配如何导致电压差。倍频器可以用注入电流源重新抽取。来自第一振荡器201的尾电流(i_tail)被耦合到次级线圈电流，并且次级线圈处的感应电流(i_tail,xf)被建模为跨导体的漏极节点处的注入电流源。当注入电流i_tail,xf和第二振荡器203的核频率相同时，注入电流i_tail,xf和振荡器输出电压V+同相，并因此与流过电感器的电流(i_L1,2)相比，i_tail,xf偏移90度(或基本上偏移90度)。除了注入电流外，第一振荡器201核频率的尾电流I_tail也流入AC耦合电容器(C_AC)，并且任何剩余电流(i_tail,res)流入两个电感器(L₁、L₂)。

当尾电流频率与第二振荡器203核固有频率匹配时，i_tail,xf/i_tail,res和i_L1具有90度相位差(或基本上90度相位差)，并且i_tail,res不会导致i_L1和i_L2之间的任何幅度失配。然而，当尾电流频率偏离第二振荡器203核频率时，由于LC谐振回路阻抗的相移，频率失配导致i_tail,xf/i_tail,res和V+之间的相位失配。因此，i_tail,res和i_L1之间的相位差不再为90度(或基本上90度)，从而导致i_L1和i_L2之间的电流幅度失配。

电流失配生成振荡器输出节点幅度差，并且其可以被用于频率误差检测。通过使用幅度检测器(例如，峰值检测器)，可以提取频率失配，并且可以将其用于精细频率控制。

图6示出了根据一些实施例的频率跟踪回路(FTL)电路600。FTL600包括峰值检测器601和602、比较器603、分频器604和电容(Cap.)控制器605。峰值检测器包括如图所示耦合的n型晶体管MN1、电阻器Rp和电容器Cp。节点n22耦合到第一峰值检测器601的晶体管MN1的栅极。节点n21耦合到第二峰值检测器602的晶体管MN1的栅极。峰值检测器601和602的输出节点In+和In-分别输出Clk iu freq2(28GHz)+/-输出的幅度DC值，然后比较器603输出高于/低于信号(Cmp_out)，用于控制第二振荡器203的电容器组。在一些实施例中，电容控制器605包括高于/低于计数器。计数器在慢时钟上操作，该慢时钟可以通过由分频器604将参考时钟(RefClk)向下分频而导出。频率跟踪回路可以根据应用需要而用作一次性或连续校准。

图7示出了根据各种实施例的具有耦合倍频器的智能设备或计算机系统或SoC(片上系统)。应指出，图7的具有与任何其他图的元素相同的参考标号(或名称)的那些元素可以以与所描述的类似的任何方式操作或起作用，但不限于此。这里描述的任何框都可以具有耦合倍频器。例如，用于高速I/O的时钟源(例如，PLL)可以具有耦合倍频器作为其振荡器。

在一些实施例中，设备2400表示适当的计算设备，诸如计算平板电脑、移动电话或智能电话、笔记本电脑、台式机、物联网(IOT)设备、服务器、可穿戴设备、机顶盒、支持无线的电子阅读器等。应当理解，总体示出了特定组件，而不是设备2400中示出了这种设备的所有组件。

在一个示例中，设备2400包括SoC(片上系统)2401。在图7中使用虚线示出了SOC2401的示例边界，其中一些示例组件被示出包括在SOC2401内–然而，SOC 2401可以包括设备2400的任何适当组件。

在一些实施例中，设备2400包括处理器2404。处理器2404可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件、处理核或其他处理装置。由处理器2404执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、与将计算设备2400连接到另一设备相关的操作等。处理操作还可以包括与音频I/O和/或显示I/O相关的操作。

在一些实施例中，处理器2404包括多个处理核(也称为核)2408a、2408b、2408c。尽管图7中仅示出三个核2408a、2408b、2408c，但是处理器2404可以包括任何其他适当数量的处理核，例如，数十个或甚至数百个处理核。可以在单个集成电路(IC)芯片上实现处理器核2408a、2408b、2408c。此外，芯片可以包括一个或多个共享和/或私有缓存、总线或互连、图形和/或存储器控制器、或其他组件。

在一些实施例中，处理器2404包括缓存2406。在一个示例中，缓存2406的部分可以专用于单个核2408(例如，缓存2406的第一部分专用于核2408a，缓存2406的第二部分专用于核2408b，以此类推)。在一个示例中，缓存2406的一个或多个部分可以在两个或多个核2408之间共享。缓存2406可以分为不同的级别，例如，级别1(L1)缓存、级别2(L2)缓存、级别3(L3)缓存等。

在一些实施例中，处理器核2404可以包括获取单元，以获取用于由核2404执行的指令(包括具有条件分支的指令)。可以从诸如存储器2430之类的任何存储设备获取指令。处理器核2404还可以包括解码单元，以解码所获取的指令。例如，解码单元可以将所获取的指令解码为多个微操作。处理器核2404可以包括调度单元，以执行与存储经解码的指令相关联的各种操作。例如，调度单元可以保存来自解码单元的数据，直到指令准备好分派为止，例如，直到经解码的指令的所有源值变得可用为止。在一个实施例中，调度单元可以将经解码的指令调度和/或发出(或分派)到执行单元以供执行。

执行单元可以在所分派的指令被解码(例如，由解码单元)和分派(例如，由调度单元)之后执行这些所分派的指令。在一个实施例中，执行单元可以包括一个以上的执行单元(诸如成像计算单元、图形计算单元、通用计算单元等)。执行单元还可以执行各种算术运算，诸如加法、减法、乘法和/或除法，并且可以包括一个或多个算术逻辑单元(ALU)。在一个实施例中，协同处理器(未示出)可以与执行单元一起执行各种算术运算。

进一步地，执行单元可以执行无序的指令。因此，在一个实施例中，处理器核2404可以是无序处理器核。处理器核2404还可以包括引退单元(retirement unit)。引退单元可以在指令被执行后将其引退。在一个实施例中，经执行的指令的引退可以使得从指令的执行提交处理器状态、由指令所使用的物理寄存器被去分派等。处理器核2404还可以包括总线单元，以使处理器核2404的组件与其他组件之间能够经由一条或多条总线进行通信。处理器核2404还可以包括一个或多个寄存器，以存储由核2404的各个组件访问的数据(诸如与分配的应用优先级和/或子系统状态(模式)关联相关的值)。

在一些实施例中，设备2400包括连接电路2431。例如，连接电路2431包括硬件设备(例如，无线和/或有线连接器和通信硬件)和/或软件组件(例如，驱动器、协议栈)，例如，以使设备2400能够与外部设备进行通信。设备2400可以与诸如其他计算设备、无线接入点或基站等的外部设备分离。

在一个示例中，连接电路2431可以包括多个不同类型的连接性。概括地说，连接电路2431可以包括蜂窝连接电路、无线连接电路等。连接电路2431的蜂窝连接电路通常是指由无线运营商提供的蜂窝网络连接，诸如经由GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物、第三代合作伙伴项目(3GPP)通用移动通信系统(UMTS)系统或变体或衍生物、3GPP长期演进(LTE)系统或变体或衍生物、3GPP高级LTE(LTE-A)系统或变体或衍生物、第五代(5G)无线系统或变体或衍生物、5G移动网络系统或变体或衍生物、5G新无线电(NR)系统或变体或衍生物、或其他蜂窝服务标准来提供。连接电路2431的无线连接电路(或无线接口)是指非蜂窝的无线连接性，并且可以包括个域网(诸如蓝牙、近场等)、局域网(诸如Wi-Fi)和/或广域网(诸如WiMax)和/或其他无线通信。在一个示例中，连接电路2431可以包括网络接口，诸如有线或无线接口，例如使得系统实施例可以被并入无线设备(例如，蜂窝电话或个人数字助理)中。

在一些实施例中，设备2400包括控制集线器2432，其表示与一个或多个I/O设备的交互相关的硬件设备和/或软件组件。例如，处理器2404可以经由控制集线器2432与显示器2422、一个或多个外围设备2424、存储设备2428、一个或多个其他外部设备2429等中的一者或多者进行通信。控制集线器2432可以是芯片组、平台控制集线器(PCH)等。

例如，控制集线器2432示出了用于连接到设备2400的附加设备的一个或多个连接点，例如，用户可以通过这些连接点与系统进行交互。例如，可以附接到设备2400的设备(例如，设备2429)包括麦克风设备、扬声器或立体声系统、音频设备、视频系统或其他显示设备、键盘或键盘设备、或用于诸如读卡器或其他设备之类的特定应用的其他I/O设备。

如上所述，控制集线器2432可以与音频设备、显示器2422等进行交互。例如，通过麦克风或其他音频设备的输入可以为设备2400的一个或多个应用或功能提供输入或命令。另外，替代显示输出或者在除了显示输出之外，可以提供音频输出。在另一示例中，如果显示器2422包括触摸屏，则显示器2422还充当输入设备，其至少可以部分地由控制集线器2432管理。在计算设备2400上还可以存在附加的按钮或开关，以提供通过控制集线器2432管理的I/O功能。在一个实施例中，控制集线器2432管理诸如加速计、相机、光传感器或其他环境传感器之类的设备，或者可以包括在设备2400中的其他硬件。输入可以是直接用户交互的一部分，并为系统提供环境输入以影响其操作(诸如过滤噪声、调整显示器以进行亮度检测、为相机应用闪光灯或其他特征)。

在一些实施例中，控制集线器2432可以使用任何适当的通信协议耦合到各种设备，例如，PCIe(外围组件互连快速)、USB(通用串行总线)、雷电接口(Thunderbolt)、高清多媒体接口(HDMI)、火线(Firewire)等。

在一些实施例中，显示器2422表示硬件(例如，显示设备)和软件(例如，驱动器)组件，其为用户提供视觉和/或触觉显示以与设备2400进行交互。显示器2422可以包括显示接口、显示屏、和/或用于向用户提供显示的硬件设备。在一些实施例中，显示器2422可以包括提供到用户的输出和输入两者的触摸屏(或触摸板)设备。在一个示例中，显示器2422可以直接与处理器2404通信。显示器2422可以是(如在移动电子设备或膝上型计算机设备中的)内部显示设备或经由显示接口(例如显示端口(DisplayPort)等)附接的外部显示设备中的一者或多者。在一个实施例中，显示器2422可以是头戴式显示器(HMD)，诸如用于虚拟现实(VR)应用或增强现实(AR)应用的立体显示设备。

在一些实施例中，尽管图中未示出，但是除了(或代替)处理器2404，设备2400还可以包括包含一个或多个图形处理核的图形处理单元(GPU)，其可以控制在显示器2422上显示内容的一个或多个方面。

控制集线器2432(或平台控制器集线器)可以包括硬件接口和连接器，以及软件组件(例如，驱动器、协议栈)，以进行例如到外围设备2424的外围连接。

将理解，设备2400既可以是到其他计算设备的外围设备，也可以具有连接到它的外围设备。设备2400可以具有“对接(docking)”连接器以连接到其他计算设备，用于诸如管理(例如，下载和/或上载、更改、同步)设备2400上的内容。另外，对接连接器可以允许设备2400连接到允许计算设备2400控制内容输出(例如，到视听或其他系统)的某些外围设备。

除了专用对接连接器或其他专用连接硬件外，设备2400还可以经由通用或基于标准的连接器进行外围连接。通用类型可以包括通用串行总线(USB)连接器(可以包括许多不同硬件接口中的任何一个)、显示端口(包括迷你显示端口(MiniDisplayPort，MDP)、高清多媒体接口(HDMI)、火线或其他类型。

在一些实施例中，例如除了直接耦合到处理器2404之外或者代替直接耦合到处理器2404，连接电路2431可以耦合到控制集线器2432。在一些实施例中，例如除了直接耦合到处理器2404之外或者代替直接耦合到处理器2404，显示器2422可以耦合到控制集线器2432。

在一些实施例中，设备2400包括经由存储器接口2434耦合到处理器2404的存储器2430。存储器2430包括用于在设备2400中存储信息的存储器设备。

在一些实施例中，存储器2430包括用于维持稳定时钟的装置，如参考各种实施例所述。存储器可以包括非易失性(如果存储器设备的电源中断，则状态不会改变)和/或易失性(如果存储器设备的电源中断，则状态是不确定的)存储器设备。存储器设备2430可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储器设备、或具有适当性能以用作处理存储器的其他存储器设备。在一个实施例中，存储器2430可以用作设备2400的系统存储器，以存储数据和指令以用于在一个或多个处理器2404执行应用程序或处理时使用。存储器2430可以存储应用程序数据、用户数据、音乐、照片、文档或其他数据，以及与设备2400执行应用程序和功能相关的系统数据(无论是长期的还是临时的)。

各种实施例和示例的元件还被提供为机器可读介质(例如，存储器2430)，用于存储计算机可执行指令(例如，用于实现本文讨论的任何其他处理的指令)。机器可读介质(例如，存储器2430)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)而被下载，该计算机程序可以经由通信链路(例如，调制解调器或网络连接)以数据信号的方式从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。

在一些实施例中，设备2400包括温度测量电路2440，例如，用于测量设备2400的各种组件的温度。在一个示例中，温度测量电路2440可以被嵌入、耦合或附接到要测量和监测其温度的各种组件。例如，温度测量电路2440可以测量核2408a、2408b、2408c、稳压器2414、存储器2430、SOC 2401的主板、和/或设备2400的任何适当组件中的一者或多者的温度(或内部温度)。

在一些实施例中，设备2400包括功率测量电路2442，例如，用于测量由设备2400的一个或多个组件消耗的功率。在一个示例中，除了测量功率之外或者代替测量功率，功率测量电路2442还可以测量电压和/或电流。在一个实例中，功率测量电路2442可以被嵌入、耦合或附接到要测量和监测其功率、电压和/或电流的各种组件。例如，功率测量电路2442可以测量由一个或多个稳压器2414供应的功率、电流和/或电压、供应给SOC 2401的功率、供应给设备2400的功率、由设备2400的处理器2404(或任何其他组件)消耗的功率等。

在一些实施例中，设备2400包括一个或多个稳压器电路，通常称为稳压器(VR)2414。VR 2414以适当的电压电平生成信号，这些信号可以被供应以操作设备2400的任何适当组件。仅作为示例，VR 2414被示为向设备2400的处理器2404供应信号。在一些实施例中，VR 2414接收一个或多个电压识别(VID)信号，并基于VID信号生成适当电平的电压信号。各种类型的VR可以用于VR 2414。例如，VR 2414可以包括“降压”VR、“升压”VR、降压和升压VR的组合、低压差(LDO)调节器、开关DC-DC调节器、基于恒定导通时间控制器的DC-DC调节器等。降压VR通常用于需要将输入电压以比单位更小的比率转换为输出电压的功率输送应用中。升压VR通常用于需要将输入电压以比单位更大的比率转换为输出电压的功率输送应用中。在一些实施例中，每个处理器核都具有其自己的VR，其由PCU 2410a/b和/或PMIC 2412控制。在一些实施例中，每个核都具有分布式LDO的网络，以提供对功率管理的有效控制。LDO可以是数字的、模拟的、或数字或模拟LDO的组合。在一些实施例中，VR 2414包括用于对通过(一个或多个)电源轨的电流进行测量的电流跟踪装置。

在一些实施例中，设备2400包括一个或多个时钟生成器电路，通常称为时钟生成器2416。时钟生成器2416以适当的频率水平生成时钟信号，其可被供应给设备2400的任何适当组件。仅作为示例，时钟生成器2416被示为向设备2400的处理器2404供应时钟信号。在一些实施例中，时钟生成器2416接收一个或多个频率识别(FID)信号，并基于FID信号以适当的频率生成时钟信号。

在一些实施例中，设备2400包括向设备2400的各种组件供电的电池2418。仅作为示例，电池2418被示为向处理器2404供电。尽管图中未示出，但是设备2400可以包括充电电路，例如，基于从AC适配器接收的交流电(AC)电源对电池再充电。

在一些实施例中，设备2400包括功率控制单元(PCU)2410(也称为功率管理单元(PMU)、功率控制器等)。在一个实例中，PCU 2410的一些部分可以由一个或多个处理核2408实现，并且PCU 2410的这些部分使用虚线框象征性地示出并被标记为PCU 2410a。在一个示例中，PCU 2410的一些其他部分可以在处理核2408之外实现，并且PCU 2410的这些部分使用虚线框象征性地示出并被标记为PCU 2410b。PCU 2410可以实现设备2400的各种功率管理操作。PCU 2410可以包括硬件接口、硬件电路、连接器、寄存器等、以及软件组件(例如，驱动器、协议栈)，以实现设备2400的各种功率管理操作。

在一些实施例中，设备2400包括功率管理集成电路(PMIC)2412，例如，以实现设备2400的各种功率管理操作。在一些实施例中，PMIC2412是可重构功率管理IC(RPMIC)和/或IMVP(移动电压定位)。在一个示例中，PMIC位于独立于处理器2404的IC芯片内。可以实现设备2400的各种功率管理操作。PMIC 2412可以包括硬件接口、硬件电路、连接器、寄存器等，以及软件组件(例如，驱动器、协议栈)，以实现设备2400的各种功率管理操作。

在一个实例中，设备2400包括PCU 2410或PMIC 2412中的一者或两者。在一个实例中，PCU 2410或PMIC 2412中的任一者在设备2400中可能不存在，并且因此，使用虚线示出这些组件。

设备2400的各种功率管理操作可以由PCU 2410、PMIC 2412、或PCU 2410和PMIC2412的组合来执行。例如，PCU 2410和/或PMIC 2412可以为设备2400的各种组件选择功率状态(例如，P状态)。例如，PCU 2410和/或PMIC 2412可以为设备2400的各种组件选择功率状态(例如，根据ACPI(高级配置和电源接口)规范)。仅作为示例，PCU 2410和/或PMIC 2412可以使设备2400的各种组件转换到睡眠状态、活动状态、适当的C状态(例如，C0状态或另一适当C状态，根据ACPI规范)等。在一个示例中，PCU 2410和/或PMIC 2412可以控制由VR2414输出的电压和/或由时钟生成器输出的时钟信号的频率，例如，通过分别输出VID信号和/或FID信号。在一个示例中，PCU 2410和/或PMIC 2412可以控制电池功率使用、电池2418的电荷、以及与节电操作相关的特征。

时钟生成器2416可以包括锁相环(PLL)、锁频回路(FLL)或任何合适的时钟源。在一些实施例中，处理器2404的每个核都具有其自己的时钟源。因此，每个核都可以在不依赖其他核的操作频率的频率下操作。在一些实施例中，PCU 2410和/或PMIC 2412执行自适应或动态频率缩放或调整。例如，如果处理器核没有在其最大功耗阈值或限制下操作，则可以增加处理器核的时钟频率。在一些实施例中，PCU 2410和/或PMIC 2412确定处理器的每个核的操作条件，并且当PCU 2410和/或PMIC 2412确定核在低于目标性能水平而操作时，适时地调整该核的频率和/或电源电压而不使核时钟源(例如，该核的PLL)失锁。例如，如果核从电源轨吸取的电流小于分配给该核或处理器2404的总电流，则PCU 2410和/或PMIC 2412可以暂时性地增加该核或处理器2404的功率吸取(例如，通过增加时钟频率和/或电源电压电平)，使得核或处理器2404能够在更高的性能水平执行。这样，可以在不损害产品可靠性的情况下暂时性地增加处理器2404的电压和/或频率。

在一个示例中，PCU 2410和/或PMIC 2412可以执行功率管理操作，例如，至少部分地基于接收来自功率测量电路2442、温度测量电路2440的测量、电池2418的电荷水平、和/或可以用于功率管理的任何其他适当信息。为此，PMIC 2412可通信地耦合到一个或多个传感器以感测/检测对系统/平台的功率/热行为有影响的一个或多个因素中的各种值/变化。该一个或多个因素的示例包括电流、电压降、温度、操作频率、操作电压、功耗、核间通信活动等。这些传感器中的一个或多个可以与计算系统的一个或多个组件或逻辑/IP块物理接近(和/或热接触/耦合)。另外，在至少一个实施例中，(一个或多个)传感器可以直接耦合到PCU 2410和/或PMIC 2412，以允许PCU 2410和/或PMIC 2412至少部分地基于由一个或多个传感器检测的(一个或多个)值来管理处理器核能量。

还示出了设备2400的示例软件堆栈(但并未示出软件堆栈的所有元素)。仅作为示例，处理器2404可以执行应用程序2450、操作系统(OS)2452、一个或多个功率管理(PM)特定应用程序(例如，通常称为PM应用2458)等。PM应用2458还可以由PCU 2410和/或PMIC 2412执行。OS 2452还可以包括一个或多个PM应用2456a、2456b、2456c。OS 2452还可以包括各种驱动程序2454a、2454b、2454c等，其中一些驱动程序可专门用于功率管理目的。在一些实施例中，设备2400还可以包括基本输入/输出系统(BIOS)2420。BIOS 2420可以与OS 2452通信(例如，经由一个或多个驱动器2454)、与处理器2404通信等。

例如，PM应用2458、2456、驱动器2454、BIOS 2420等中的一个或多个可以用于实现功率管理特定任务，例如，控制设备2400的各种组件的电压和/或频率，控制设备2400的各种组件的唤醒状态、睡眠状态和/或任何其他适当的功率状态，控制电池2418的电池功率使用、电荷，与节电操作相关的特征等。

说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意味着结合这些实施例描述的特定特征、结构或特性至少包括在一些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同的实施例。如果说明书陈述“可以”、“可能”或“可”包括组件、特征、结构或特性，则不需要包括该特定组件、特征、结构或特性。如果说明书或权利要求提及“一”或“一个”元件，这并不意味着只有一个元件。如果说明书或权利要求提及“附加”元件，则不排除存在一个以上的附加元件。

此外，特定特征、结构、功能或特性可以在一个或多个实施例中以任何合适的方式组合。例如，可以在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥的任何情况下组合第一实施例与第二实施例。

虽然已经结合其具体实施例描述了本公开，但是根据前述描述，对于本领域的普通技术人员来说，这些实施例的许多替代方案、修改和变化将是显而易见的。本公开的实施例旨在包含落入所附权利要求的广泛范围内的所有此类替代、修改和变化。

此外，为了简化说明和讨论并且为了不模糊本公开，在所示附图中可能示出也可能未示出到集成电路(IC)芯片和其他组件的众所周知的电源/接地连接。此外，可以以框图形式示出布置以避免模糊本公开，并且还考虑到关于此类框图布置的实施方式的细节高度依赖于将在其中实施本发明的平台(即，这些细节应该在本领域技术人员的视界范围内)。在为了描述本公开的示例性实施例而阐述具体细节(例如，电路)的情况下，对于本领域技术人员来说显而易见的是，本公开可以在没有这些特定细节或改变这些特定细节的情况下实践。因此，说明书被认为是说明性的而不是限制性的。

本文中描述的各种实施例被示为示例。这些示例的特征可以以任何合适的方式相互组合。这些示例包括：

示例1：一种装置，包括：第一振荡器，用于生成具有第一频率的第一输出；变压器，耦合到所述第一振荡器；以及第二振荡器，耦合到所述变压器，其中所述第二振荡器用于生成具有第二频率的第二输出，所述第二频率是所述第一频率的谐波，其中所述第二频率高于所述第一频率。

示例2：示例1所述的装置，其中，所述第一振荡器包括耦合到所述变压器的虚拟接地节点。

示例3：示例2所述的装置，其中，所述第一振荡器是LC振荡器，包括：第一LC谐振回路；以及跨导晶体管，耦合到所述第一LC谐振回路和所述虚拟接地节点。

示例4：示例3所述的装置，其中，所述第一LC谐振回路能够通过第一精细控制和第一粗略控制来控制。

示例5：示例4所述的装置，其中，所述第一精细控制和所述第一粗略控制由数字环路滤波器生成。

示例6：示例5所述的装置，其中，所述第二振荡器是第二LC振荡器，包括耦合到第二LC谐振回路和LC滤波器的跨导晶体管，其中所述第二LC谐振回路包括所述变压器的一部分。

示例7：示例6所述的装置，其中，所述第二LC谐振回路能够通过第二精细控制和第二粗略控制来控制。

示例8：示例7所述的装置，其中，所述第二粗略控制是所述第一粗略控制的加权版本。

示例9：示例7所述的装置，包括耦合到所述跨导晶体管的频率跟踪回路，用于确定所述跨导晶体管的漏极端子之间的频率失配，并根据所述频率失配生成所述第二精细控制。

示例10：示例1所述的装置，其中，所述第二振荡器包括耦合到所述变压器的虚拟电源节点。

示例11：示例1所述的装置，其中，所述第一输出耦合到分频器的输入。

示例12：示例1所述的装置，其中，所述第二输出耦合到IO发送器。

示例13：一种装置，包括：相位检测器，用于接收参考时钟和反馈时钟，并根据参考时钟和反馈时钟之间的相位差生成高于和/或低于信号；电荷泵，用于接收所述高于和/或低于信号，并根据所述高于和/或低于信号生成偏置；滤波器，用于对所述偏置进行滤波；以及振荡器，用于接收所述偏置，其中所述振荡器包括：第一振荡器，用于生成具有第一频率的第一输出；变压器，耦合到所述第一振荡器；第二振荡器，耦合到所述变压器，其中，所述第二振荡器用于生成具有第二频率的第二输出，所述第二频率是所述第一频率的谐波，其中所述第二频率高于所述第一频率。

示例14：示例13所述的装置，包括：分频器，用于接收所述第一输出并生成所述反馈时钟。

示例15：示例13所述的装置，其中，所述第二输出耦合到IO发送器。

示例16：示例13所述的装置，其中，所述第一振荡器包括虚拟接地节点，耦合到所述变压器。

示例17：示例13所述的装置，其中，所述第二振荡器包括：虚拟电源节点，耦合到所述变压器。

示例18：一种系统，包括：存储器；处理器，耦合到所述存储器；以及无线接口，通信地耦合到所述处理器，其中所述处理器包括振荡器，所述振荡器包括：第一振荡器，用于生成具有第一频率的第一输出；变压器，耦合到所述第一振荡器；以及第二振荡器，耦合到所述变压器，其中所述第二振荡器生成具有第二频率的第二输出，所述第二频率是所述第一频率的谐波，其中所述第二频率高于所述第一频率。

示例19：示例18所述的系统，其中，所述处理器包括分频器，用于接收所述第一输出并生成用于锁相环的反馈时钟。

示例20：示例18所述的系统，其中，所述处理器包括IO发送器，其中所述第二输出耦合到所述IO发送器。

提供了摘要，将使读者能够确定技术公开的性质和要点。该摘要是在理解它将不被用于限制权利要求的范围或含义的情况下提交的。权利要求在此并入具体实施方式中，并且每项权利要求单独作为一个实施例。