阅读说明：本技术 一种时频信号数字化锁相与传递装置 (Time-frequency signal digital phase locking and transmitting device ) 是由 孟彦春 何冬 杜二旺 孙云峰 秦晓伟 黄剑 赵明 于 2019-09-26 设计创作，主要内容包括：一种时频信号数字化锁相与传递装置,以压控晶体振荡器的输出信号为AD的采样钟,对外部时钟信号进行采样,同时压控晶体振荡器的输出信号给入FPGA,用以同步采样数据和调频调相控制,AD采样数据结果直接进入FPGA,在FPGA内部经过调频调相器生成新的调制数据信息(DDS数字正弦信号),调制数据信息经过数字鉴相器产生初始时钟和目标时钟的相差,相差数据经过二阶环路滤波器生成压控电压值,压控电压再经由DA模块电路对压控晶体振荡器进行反馈控制,最终构成闭环的以数字锁相环方式实现的星载时频信号数字化高精度锁相与低损传递装置。(A time-frequency signal digital phase-locking and transmitting device takes an output signal of a voltage-controlled crystal oscillator as an AD sampling clock to sample an external clock signal, meanwhile, the output signal of the voltage-controlled crystal oscillator is fed into an FPGA to be used for synchronous sampling data and frequency modulation phase modulation control, the AD sampling data result directly enters the FPGA, new modulation data information (DDS digital sine signal) is generated in the FPGA through a frequency modulation phase modulator, the modulation data information generates a phase difference between an initial clock and a target clock through a digital phase discriminator, the phase difference data generates a voltage-controlled voltage value through a second-order loop filter, the voltage-controlled voltage performs feedback control on the voltage-controlled crystal oscillator through a DA module circuit, and finally, a closed-loop satellite-borne time-frequency signal digital high-precision phase-locking and low-loss transmitting device realized in a digital phase-locked loop mode is formed.)

一种时频信号数字化锁相与传递装置

技术领域

本发明涉及一种时频信号数字化锁相与传递装置，特别是涉及一种星载时频信号数字化高精度锁相与低损传递装置。

背景技术

导航卫星以原子钟信号作为标准时间参考信号，原子钟标称频率通常为10M信号，导航卫星有效载荷需要10.23M信号作为其基准频率，时频生成与保持系统将10M原子钟信号低损传递为导航卫星有效载荷所需要的10.23M基准频率信号，并保证10.23M信号指标和原子钟信号相当。

现有的时频生成与保持系统中，两路10M原子钟信号分别通过DDS(直接数字式频率合成器)产生两路230K信号，两路230K信号和各自的10M信号混频产生两路10.23M信号，由电子开关选择其中一路10.23M信号作为模拟锁相环的参考信号，模拟锁相环锁定高稳压控晶振输出10.23MHz基准信号，当其中一路10M原子钟发生故障时，由电子开关来实现两路10.23M信号的平稳切换。最终由模拟锁相环锁定的高温压控晶振为导航卫星有效载荷提供10.23M基准频率。

现有的时频生成与保持系统，由于受到方案的限制，已有的时频生成与保持系统当中的平稳切换只能通过电子开关来实现，模拟锁相环在电子开关切换的瞬间会发生参考信号的丢失，其时频传递的性能将受到电子开关速度的限制，无法实现输出信号的相位保持；同时导航卫星时频基准需要进行频率、相位和频率漂移率的调整，模拟锁相环方案中只能通过调整参考信号实现。并且原有方案中采用了混频器、滤波器等较多的模拟电路，使得方案的灵活性降低，性能指标受环境因素影响较大。

发明内容

本发明要解决的技术问题是：克服现有技术的不足，提供了一种时频信号数字化锁相与传递装置，以压控晶体振荡器(VCXO)的输出信号为AD的采样钟，对外部时钟信号进行采样，同时压控晶体振荡器的输出信号给入FPGA，用以同步采样数据和调频调相控制，AD采样数据结果直接进入FPGA，在FPGA内部经过调频调相器生成新的调制数据信息(DDS数字正弦信号)，调制数据信息经过数字鉴相器产生初始时钟和目标时钟的相差，相差数据经过二阶环路滤波器生成压控电压值，压控电压再经由DA模块电路对压控晶体振荡器进行反馈控制，最终构成闭环的以数字锁相环方式实现的星载时频信号数字化高精度锁相与低损传递装置。

本发明目的通过以下技术方案予以实现：

一种时频信号数字化锁相与传递装置，包括AD模块、调频调相器、鉴相器、环路滤波器、DA模块、压控晶体振荡器；

所述AD模块接收外部的初始时钟，所述压控晶体振荡器输出的第二时钟信号发送给所述AD模块和调频调相器；所述AD模块根据所述第二时钟信号对所述初始时钟信号进行采样，然后将采样结果发送给所述调频调相器；所述调频调相器利用所述第二时钟信号和所述初始时钟信号的采样结果生成调制数据信息后发送给所述鉴相器；所述鉴相器根据所述调制数据信息获得所述初始时钟和所述第二时钟的相差后发送给环路滤波器；所述环路滤波器根据所述相差生成压控电压值；所述压控电压值经所述DA模块后用于对所述压控晶体振荡器进行反馈控制；所述压控晶体振荡器输出的第二时钟信号作为所述时频信号数字化锁相与传递装置输出的目标时钟。

优选的，所述调频调相器包括DDS和混频器；所述第二时钟信号经过所述DDS后发送给所述混频器；所述采样结果发送给所述混频器；所述混频器根据所述采样结果和经过DDS的第二时钟信号，生成调制数据信息。

优选的，所述调频调相器的调频精度优于0.018uHz。

优选的，所述鉴相器采用全相位快速傅里叶变换方法获得所述初始时钟和所述第二时钟的相差。

优选的，所述环路滤波器采用二阶环路滤波器。

优选的，所述DA模块包括至少两个DA转换器、至少两个放大电路、至少一个加法电路；DA转换器的个数与放大电路个数相等；DA转换器与放大电路各一个构成一个支路，多个支路均输出给所述加法电路。

一种时频信号数字化锁相与传递装置，包括至少两个AD模块、至少两个调频调相器、至少两个鉴相器、至少一个选择器、一个环路滤波器、一个DA模块、一个压控晶体振荡器；

所述AD模块、调频调相器、鉴相器的个数均相等；AD模块、调频调相器、鉴相器各一个组成一个通路，多个通路均输出给所述选择器；

每个AD模块均接收外部的初始时钟，所述压控晶体振荡器输出的第二时钟信号发送给每个AD模块和每个调频调相器；所述每个AD模块根据所述第二时钟信号对所述初始时钟信号进行采样，然后将采样结果发送给相应通路的调频调相器；所述调频调相器利用所述第二时钟信号和所述采样结果生成调制数据信息后发送给相应通路的鉴相器；所述鉴相器根据所述调制数据信息获得所述初始时钟和所述第二时钟的相差后发送给所述选择器，所述选择器选取某一鉴相器输出的相差发送给所述环路滤波器；所述环路滤波器根据所述选择器选取的相差生成压控电压值；所述压控电压值经所述DA模块后用于对所述压控晶体振荡器进行反馈控制；所述压控晶体振荡器输出的第二时钟信号作为所述时频信号数字化锁相与传递装置输出的目标时钟。

优选的，所述调频调相器包括DDS和混频器；所述第二时钟信号经过所述DDS后发送给所述混频器；所述采样结果发送给所述混频器；所述混频器根据所述采样结果和经过DDS的第二时钟信号，生成调制数据信息。

优选的，所述鉴相器采用全相位快速傅里叶变换方法获得所述初始时钟和所述第二时钟的相差。

优选的，所述环路滤波器采用二阶环路滤波器。

一种时频信号数字化锁相与传递装置，包括AD模块、FPGA、DA模块、压控晶体振荡器；

所述AD模块用于根据所述压控晶体振荡器输出的第二时钟信号对外部的初始时钟进行采样，然后将采样结果发送给FPGA；所述FPGA利用所述压控晶体振荡器输出的第二时钟信号，对所述AD模块输出的采样结果依次进行数字调频调相、数字鉴相、数字滤波后获得压控电压值；所述压控电压值经DA模块后对所述压控晶体振荡器进行反馈控制；

所述压控晶体振荡器输出的第二时钟信号作为所述时频信号数字化锁相与传递装置输出的目标时钟。

本发明相比于现有技术具有如下有益效果：

(1)本发明的鉴相方法兼具灵活性和高精度：现有的数字锁相环系统中，其鉴相器的实现形式多种多样，但却有着各种局限性：要么无法直接处理模拟信号之间的鉴相问题，要么只能对同频或固定频率的输入信号进行鉴相、或者鉴相精度达不到导航卫星时频信号的传递要求。本发明将全相位快速傅立叶鉴相法应用在锁相环路中，通过合理选择A/D转换器的采样带宽，优化处理算法，不仅实现了以数字化的形式对异频模拟信号直接进行相位提取，同时保证了5e-4量级的较高鉴相精度，使得系统保证高精度的同时具有较强的灵活性。

(2)本发明具有数字化、集成化和可扩展性特点：传统的星载时频传递设备采用模拟锁相环，对频率信号的调频、调相或调漂主要通过调整参考信号完成，且需要额外的处理电路，这导致整个时频传递的功能和性能需要依赖较复杂的硬件来实现，不仅提高了硬件复杂度，使得系统的集成度将低，同时影响了系统的鲁棒性，本发明采用数字锁相环实现时频传递，仅需一片处理器就可以实现异频信号鉴相、环路滤波以及在环路内对输出信号进行调频、调相和调漂的处理，大大简化了电路结构，降低了硬件成本。同时，数字锁相环克服了传统的模拟锁相环环路参数无法灵活调整、抗干扰性能差和VCXO相位无法保持等缺点，实现了复杂模拟电路的数字化和集成化。

(3)本发明VCXO压控信号的高精度生成：受限于宇航数字器件精度不够高，对VCXO压控信号的数字控制通常不能达到模拟环路的精细水平，这导致时频设备在数字化应用中，秒稳量级的时频指标传递受到限制，不能达到较高水平，本发明采用双16bitD/A转换器并联的电路结构结合控制电压粗调和精调相配合的策略，实现了优于18bitD/A转换器的调整精度，不仅克服了单片D/A转换器精度低得限制，同时在秒稳级别的指标传递上已经优于模拟锁相环的方式，满足了宇航级的高精度应用。

(4)本发明通过数字化锁相环的方式实现，规避了目标时钟信号的电子开关物理切换，能够实现输出目标时钟信号的相位保持，实现了真正的无缝切换；对目标时钟信号的调频、调相和漂移率调整可以在数字锁相环内部完成，在同等性能下，省去了混频器的模拟硬件电路，大大的降低了硬件成本。

附图说明

图1为星载时频信号数字化高精度锁相与低损传递装置组成示意图；

图2为星载时频信号数字化高精度锁相与低损传递装置扩展后组成示意图；

图3为调频调相器组成示意图；

图4为数据预处理组成示意图；

图5为环路滤波器离散信号流图；

图6为DA模块示意图硬件结构组成示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步详细描述。

本发明的技术方案是：以VCXO的输出信号作为AD的采样钟，对输入信号进行采样，采样时钟及采样数据一并进入FPGA内部，在FPGA内部经过调频调相器之后生成新的调制数据信息，调频调相器输出数据信息经鉴相器鉴相后，由二阶数字滤波器进行滤波，最终通过DA模块形成对VCXO的反馈控制，使得VCXO的输出信号锁定到输入信号上，实现时频信号的低损传递。

本发明基于数字化环路的方式实现时频信号的低损传递，其实施过程包括以下步骤：

步骤1，由FPGA控制对AD的采样数据进行读取，读取得到的数据和同步时钟一并给到调频调相器。

步骤2，调频调相器根据相应外部指令对DDS进行控制，DDS的输出与采样信号进行混频，实现对采样信号进行调频调相。

步骤3，调频调相得到的数据进行预处理，通常为不加窗、加单窗和加双窗。本发明采用加双汉明窗的形式进行预处理。预处理之后的数据经过FFT算法，选峰值并结合CORDIC算法解算出相位信息。

步骤4，鉴相器的相位信息给到二阶数字环路滤波器，环路滤波器的带宽等参数可以根据工程需要进行设置，同时也可以采用实时控制，实现变带宽滤波。

步骤5，滤波之后的电压数据控制DA进行粗调，实现环路捕获之后再控制DA模块转为精调，从而实现高精度的时频传递。

实施例：

星载时频信号数字化高精度锁相与低损传递装置的研制以10M信号到10.23M信号的时频传递为背景，以全数字锁相环的形式来实现，在实现中，以VCXO(压控晶体振荡器)的输出信号为AD的采样钟，对10M原子钟信号进行采样，同时VCXO的信号给入FPGA，用以同步采样数据和调频调相控制，AD采样数据(230K信号)直接进入FPGA，在FPGA内部经过调频调相器生成新的调制数据信息(DDS数字正弦信号)，调制信息经过数字鉴相器产生10M(初始时钟)和10.23M(目标时钟)的相差，相差数据经过二阶环路滤波器生成压控电压值，压控电压再经由DA模块电路对VCXO进行反馈控制，最终构成闭环的以数字锁相环方式实现的星载时频信号数字化高精度锁相与低损传递装置，如图1和图2所示。

在FPGA内部，调频调相器通过内部DDS和混频器来实现，如图3所示，VCXO的10.23M信号对10M信号采样后产生230K信号，再经过FPGA内部的DDS产生某一频点f_c(此频点应尽量靠近为FFT频率分辨率的整数倍，同时应和采样信号和被采信号具有相同的最小公倍数周期，有多个频点可以选择)，调频、调相和频率漂移率调整的功能通过对DDS的控制来实现，之后采样信号和f_c进行混频，混频之后的信号由鉴相器进行鉴相。在已有的时频传递装置当中，调频、调相和频率漂移率调整的功能是在环路外实现的，通常的做法是在环路前端通过调节参考的相关参数来实现(现有技术的方案为DDS和硬件混频器来实现)，这种做法需要相应的硬件支持才能实现，提高了整体方案的硬件复杂度，本方案中的调频、调相和频率漂移率调整在环路内部由调频调相器来实现，并且调整之后的信号没有物理化的过程，不需要额外的硬件成本，降低了复杂度，同时，DDS专用芯片通常调频精度受到限制，本实施例中采用数字化DDS来实现，使得调频精度优于0.018uHz，提高了调频调相的精度，满足了高精度的应用需求。

本方案中对于信号之间的鉴相具有非常高地灵活性，不仅仅限于10M信号和10.23M信号之间的鉴相，对于两路异频信号之间，只要两路信号的频点不是整数倍关系，均可以实现异频鉴相，因而可以覆盖相对广泛的鉴相及时频传递应用。附图中以10M信号和10.23M信号为例进行说明。鉴相器通过APFFT(全相位快速傅里叶变换)来实现，由离散傅里叶变换的原理可知，信号经过离散傅里叶变换之后由实部和虚部构成，通过傅里叶变换峰值的实部和虚部可以求得信号的相位值，在传统的FFT变换中，由于被采样信号的频点通常不是傅里叶变换频率分辨率的整数倍，从而导致鉴相精度很低。在APFFT当中，首先对原信号进行预处理(通常为不加窗、加单窗或加双窗)，预处理之后的信号再进行快速傅里叶变换，从而可以保证信号的“相位不变性”，FFT变换之后的信号再选峰值取相位，可以获得高精度的鉴相结果，如图4所示。

在现有技术的锁相系统当中，无论是数字或是模拟系统，其鉴相器的输入必须是标称频率相同的两个信号，如果环路的输出信号和输入信号不同频，必须对输出信号进行处理，将其标称频率变换为和输入信号一致才能保证环路的锁定，这降低了系统应用的灵活性，同时增加了硬件复杂度和成本。在星载时频信号数字化高精度锁相与低损传递装置当中，其实现依托于数字锁相系统，所采用的鉴相器采用全相位傅里叶变换的方法，利用输入输出信号之间频点的关系周期性提取相位信息，从而可以保证稳定的高精度相位输出，在避免传统锁相系统的缺点的同时，提高了系统应用的灵活性，使得不同频信号之间的鉴相通过修改算法即可实现，并且在一定带宽内，可以对任意不同频的信号进行鉴相。

星载时频信号数字化高精度锁相与低损传递装置依托于数字锁相系统来实现，并且具有调频、调相和频率漂移率调整的功能，因此环路滤波器采用二阶数字环路滤波器(具备跟踪频率斜升信号的能力)，构成三阶数字环路，如图5所示。二阶环路滤波器的连续函数如式(1)所示，离散表达式如式(2)所示。

式中，K为鉴相器增益和VCXO频率控制灵敏度(增益系数)的乘积，T为输入到滤波器的数据率(非AD的采样周期)，ω_n＝BL/0.7845，BL为环路带宽，a₃＝1.1，b₃＝2.4。

在星载时频信号数字化高精度锁相与低损传递装置当中，对VCXO的电压控制精度是一个关键环节，电压控制精度的高低会直接影响频率传递的短期稳定度。现有的宇航级单片D/A转换器最高位16bit，由于电压分辨率不足，不能满足星载时频信号10-13量级的附加短期频率稳定度传递需求，本实施例采用两片16bit D/A转换器并联的形式来实现对VCXO的控制，同时满足压控电压的大范围覆盖和高精度调整，如图6所示。在捕获阶段利用粗调来实现快速锁定，环路实现锁定之后由粗调转为精调，从而实现高精度的时频信号低损传递。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。