具体实施方式

根据本发明的LED背光部，其特征在于，包括：发光器件；数据控制部，其接收输入的发光数据、时钟信号和激活信号以不同电平被嵌入的控制信号之后，输出用于控制亮度的亮度控制信号和亮度时间的发光时间控制信号；发光控制部，其接收输入的所述亮度控制信号和所述发光时间控制信号，并且在与发光时间控制信号相应的发光时间内，驱动所述发光器件以具有与亮度控制信号相应的亮度发光；以及故障检测部，其检测连接到发光控制部和发光器件的节点处的电压并输出与发光器件的是否故障相应的故障信号，其中，数据控制部将由故障检测部检测到的故障作为故障检测信号而输出。

在下文中，将参照附图描述根据本发明的LED背光部。图1是示出根据本发明的LED背光部1的概要的框图。参照图1，根据本技术的LED背光部1包括：发光器件40；数据控制部10，其接收输入的发光数据、时钟信号(CLK)和激活信号(ON)以不同电平被嵌入的控制信号(S_SIG)及发光数据(DA_OUT)之后，输出用于控制亮度的亮度控制信号(DO[9:0])和亮度时间的发光时间控制信号(PWM)；发光控制部20，其接收输入的亮度控制信号(DO[9:0])和发光时间控制信号(PWM)，并且在与发光时间控制信号(DO[9:0])相应的发光时间内，驱动所述发光器件40以具有与亮度控制信号(DO[9:0])相应的亮度发光；以及故障检测部30，其检测连接到发光控制部20和发光器件40的节点处的电压并输出与发光器件的是否故障相应的故障信号(DA_FT)，其中，数据控制部10将由故障检测部30检测到的故障作为故障检测信号而输出。

图2是示意性示出数据控制部10的框图。参照图2，数据控制部10包括：信号分离部100，其输入有控制信号(S_SIG)，并且将时钟信号(CLK)和激活信号(ON)从控制信号(S_SIG)中分离并分别输出；数据输入/输出控制部，其根据输入/输出控制信号(DA_IO)而被控制，并且从数据输入/输出总线(DATA)接收输入的发光数据(DA_OUT)或将故障信号(DA_FT)输出到数据输入/输出总线(DATA)；以及数据处理部120，其提供输入/输出控制信号(DA_IO)，并且接收输入的发光数据(DA_OUT)之后，形成并输出亮度控制信号(DO[9:0])和发光时间控制信号(PWM)。

图3(A)是信号分离部100的示意性电路图，图3(B)是示出从信号分离部100输出的控制信号(S_SIG)及激活信号(ON)和脉冲串(S_OUT)的概况的图；

参照3(A)和3(B)，控制信号(S_SIG)可以在第一电平、第二电平和第三电平之间摆动(swing)。作为一例，第一电平可以是接地电压(GND)电平，第三电平可以是驱动电压(VCC)电平，第二电平大于信号分离部100中包括的NMOS晶体管的阈值电压，但比第三电平小，可以是小于NMOS晶体管的阈值电压的两倍的电平(VIH)。作为一例，如图3所示，第二电平(VIH)可以具有大于1.0V的电压电平。

控制信号(S_SIG)是嵌入有脉冲序列的信号，该脉冲序列包括：激活信号，其在接地电压(GND)和第二电平(VIH)之间摆动；以及脉冲，其在第二电平(VIH)和作为驱动电压(VCC)的第三电平之间摆动。

信号分离部100包括：激活信号分离电路112，其用于将激活信号(ON)与控制信号(S_SIG)分离；以及时钟信号分离电路114，其用于将时钟信号(CLK)与控制信号(S_SIG)分离。

激活信号分离电路112连接于包括电阻(Ra)和具有在第一电平和第二电平之间的阈值电压的晶体管(N1)的反相器(I1)施密特触发器(ST)和反相器I2级联。晶体管(N1)的阈值电压大于第一电平但小于第二电平。据此，如果第一电平的控制信号(S_SIG)输入到反相器I1，则晶体管N1被阻断以输出第三电平的逻辑高信号。然而，如果晶体管N1被输入第二电平或第三电平控制信号(S_SIG)，则其被导通。据此，反相器I1输出第一电平的逻辑低信号。

施密特触发器(schmitt trigger)是因根据输入大小和方向的输出响应具有磁滞曲线的特性而对瞬时噪声无响应的电路，并且其特征在于，当输入上升时，输出的响应具有相对较高的阈值电压，而当输入下降时，输出的响应具有相对较低的阈值电压。

施密特触发器(ST)的输出是提供给反相器I2且在第一电平和第三电平之间摆动的信号。反相器I2的输出是控制后续的发光控制部120的激活的激活信号(ON)。

时钟信号分离电路114可以包括级联连接的反相器I3、I4，并且第一级的反相器I3与接地电压连接，其间连接有二极管连接的NMOS晶体管N3。反相器I3中包括的NMOS晶体管(N4)以通过将二极管连接的NMOS晶体管(N3)的阈值电压与晶体管(N4)的阈值电压相加的电压被导通。

如上所述，将阈值电压(N3)和阈值电压N4相加的电压大于第二电平。据此，如果具有第一和第二电平的控制信号(S_SIG)提供给反相器(I3)，则NMOS晶体管(N4)不被导通，并且反相器(I3)输出第三电平的逻辑高信号。然而，如果具有第三电平的控制信号(S_SIG)提供给反相器(I3)，则NMOS晶体管(N4)被导通，并且反相器(I3)输出第一电平的逻辑低信号。据此，嵌入在控制信号(S_SIG)中的脉冲序列可以分离。反相器(I4)将反相器(I3)的输出信号反相并输出在第一电平和第三电平之间摆动的时钟信号(CLK)。

图4是数据输入/输出控制部110的示意性电路图。参照图4，数据输入/输出控制部110连接到数据输入/输出总线(DATA)，并且包括由输入/输出控制信号(DA_IO)控制的第一开关(SW1)和第二开关(SW2)。第一开关(SW1)可以是由逻辑低状态的输入/输出控制信号(DA_IO)导通的半导体开关，第二开关(SW2)可以是由逻辑高状态的输入/输出控制信号(DA_IO)导通的半导体开关。作为另一例，第一开关(SW1)可以是由逻辑高状态的输入/输出控制信号(DA_IO)导通的半导体开关，并且第二开关(SW2)可以是由逻辑低状态的输入/输出控制信号(DA_IO)导通的半导体开关。

第一开关SW1被导通且将通过数据输入/输出总线(DATA)提供的发光数据(DA_OUT)提供给输入缓冲器113。输入缓冲器113将发光数据(DA_OUT)输出到数据处理部120。输出缓冲器115缓冲并输出由故障检测部30提供的故障信号(DA_FT)，并且第二开关(SW2)导通之后将故障信号(DA_FT)输出到数据输入/输出总线(DATA)。

图5是示出数据处理部120的概况的图，图6是用于说明数据处理部120的操作的时序图。参照图5和图6，数据处理部120包括内部控制信号形成部122、发光时间控制信号形成部124和亮度控制信号形成部126。

内部控制信号形成部122包括第一SR锁存器(SRa)、第一计数器(122b)和第一运算部(122c)。第一SR锁存器(SRa)接收输入的激活信号(ON)之后输出逻辑高状态。第一计数器(122b)通过第一SR锁存器(SRa)的输出信号而被激活，并且计数并输出包括在时钟信号(CLK)中的脉冲数。

第一运算部(122c)接收输入的第一计数器(122b)的计数结果，并且当计数结果大于发光数据(DA_OUT)的比特数时，形成并输出短路故障通过信号(SH_EN)和开路故障通过信号(OP_EN)。在图示的实施例中，由于发光数据(DA_OUT)为10比特，当第一计数器122b的计数结果对应于11时，形成并输出逻辑高状态开路故障通过信号(SH_EN)之后，形成并输出逻辑高状态的短路故障通过信号(OP_EN)。作为一实施例，短路故障通过信号(SH_EN)导通短包括在路故障检测部320(参见图9)中的第五开关SW5，从而将检测到短路故障的短路故障信号(SH_FT)输出为故障信号(DA_FT)。另外，开路故障通过信号(OP_EN)导通包括在开路故障检测部340(参见图9)中的第六开关(SW6)，使得检测到开路故障的开路故障信号(OP_FT)输出为故障信号(DA_FT)。

第一运算部(122c)通过数据输入/输出总线(DATA)输出通过故障检测部30检测故障形成的短路故障信号(SH_FT，见图9)和开路故障信号(OP_FT，见图9)的故障信号(DA_FT)而在输出短路故障通过信号(SH_EN)和开路故障通过信号(OP_EN)的时间内，形成输入/输出控制信号(DA_IO)并将其输出到数据输入/输出控制部110。

第一运算部(122c)在输出短路故障通过信号(SH_EN)和开路故障通过信号(OP_EN)之后，形成并输出用于使内部控制信号形成部122去激活的内部控制信号形成部停止信号(STOPA)。当第一计数器122b计数13时，可以输出内部控制信号停止信号(STOPA)，并且提供给第一SR锁存器(SRa)的复位输入以使第一计数器122b去激活。

亮度控制信号形成部126包括移位寄存器、寄存器(126a)、与门和第三SR锁存器(SRc)。与门用第三SR锁存器(SRc)的输出信号将时钟信号(CLK)屏蔽。如果逻辑高状态的激活信号(ON)提供给第三SR锁存器(SRc)的SET输入，则第三SR锁存器(SRc)输出逻辑高状态，因此与门输出SHIFT_CLK信号，并且移位寄存器将发光数据的每个比特(DA_OUT)依次储存并输出。接着，随着以逻辑高状态提供输出控制信号(DA_IO)而第三SR锁存器(SRc)输出逻辑低状态以屏蔽时钟信号。

如图6所示，在提供激活信号(ON)之后，内部控制信号形成部122中包括的运算部(122c)按发光数据(DA_OUT)的总比特数而对包含在时钟中的脉冲进行计数，然后输出输入/输出控制信号(DA_IO)，因此发光数据(DA_OUT)的所有比特都存储在移位寄存器中。

寄存器126a采样并输出从移位寄存器输出的每个比特作为内部控制信号形成部停止信号(STOPA)。在图示的实施例中，发光数据(DA_OUT)是总共10比特的串行数据，并且由亮度控制信号形成部126形成并输出的亮度控制信号(DO[9:0])是总共10比特并行信号。

发光时间控制信号形成部124包括第二SR锁存器(SRb)、第二计数器(124b)和第二运算部(124c)。通过将内部控制信号形成部停止信号(STOPA)提供给SET输入而第二SR锁存器(SRb)输出逻辑高状态。通过第二计数器(124b)被激活为逻辑高状态的第二SR锁存器(SRb)而对时钟信号(CLK)中包括的脉冲数进行计数，并且将其输出到第二运算部(124c)。

第二运算部(124c)被提供第二计数器(124b)的计数结果(CNTB[3:0])和亮度控制信号(DO[9：0])，并且输出具有根据亮度控制信号(DO[9:0])的值的脉冲宽度的发光时间控制信号(PWM)。

在一实施例，当亮度控制信号(DO[9:0])的值大于或等于阈值时，第二运算部(124c)可以形成并输出发光时间控制信号(PWM)，使得发光器件40以预定时间发光。然而，当亮度控制信号(DO[9:0])小于阈值时，第二运算部(124c)可以设定发光时间来输出发光时间控制信号(PWM)，使得发光器件40发射与亮度控制信号([9：0])DO的值成比例的光。如果所提供的亮度控制信号DO[9:0]的值为0，则第二运算部(124c)输出逻辑低状态的发光时间信号(PWM)。

在图6所示的例中，阈值为十进制的16，并且亮度控制信号(DO[9:0])大于或等于阈值16。当第二计数器124b的计数结果(CNTB[3:0])为1时，第二运算部(124c)输出逻辑高状态，并且当计数结果(CNTB[3:0])为15时，逻辑低状态被输出以形成并输出发光时间控制信号(PWM)，使得发光器件40发光总共14个时钟周期。

在未图示的例中，图6所示的例，其阈值为十进制的16，如果亮度控制信号(DO[9:0])小于阈值16，并且当第二计数器124b的计数结果(CNTB[3:0])为1时，则第二运算部124c输出逻辑高状态，而当计数结果(CNTB[3:0])是亮度控制信号(DO[9:0])的十进制值+1时，则输出逻辑低状态以形成并输出发光时间控制信号(PWM)。据此，如果亮度控制信号(DO[9:0])小于16，则发光时间控制信号(PWM)的脉冲宽度与亮度控制信号(DO[9:0])的值成比例。

如果第二计数器(124b)的计数结果(CNTB[3:0])达到15，则第二运算部(124c)形成发光控制信号形成部停止信号(STOPB)并输出到第二SR锁存器(SRb)的RESET输入。据此，第二SR锁存器(SRb)输出逻辑低，并且第二计数器(124b)被去激活。

图7是示出发光控制部20的概要的图。参照图7，发光控制部20包括寄存器串(resistor string,210)、数模转换器220、驱动电路部240和驱动时间控制部230。

电阻器串210包括串联连接在上限电压(VREF)和下限电压(GND)之间的多个电阻器。串联连接的电阻分配并输出上限电压(VREF)和下限电压(GND)之间的电压差。由寄存器串210分配并输出的多个电压(V0,V1,...,V255)提供给发光器件40以确定发光等级(gradation)。

数模转换器210接收输入的亮度控制信号(DO[9:0])，并且输出从寄存器串输出的多个电压(V0,V1,...,V255)中的与亮度控制信号(DO[9:0])相应的灰阶电压(DAC_OUT)。在一实施例中，当对应于输入亮度控制信号(DO[9:0])的十进制值为15至255时，数模转换器210分配并输出多个电压(V0,V1,...,V255)。与此相反，当对应于亮度控制信号((DO[9:0])的十进制值为0至14时，无论亮度控制信号(DO[9:0])在相应范围内具有什么值，V15都将输出到DAC_OUT。

如图7所示，应该将数模转换器220的输出(DAC_OUT)提供给发光器件驱动晶体管(M1)的控制电极以控制导通，这可能是因为以低于V15的电压无法将发光器件驱动晶体管(M1)导通。据此，从数模转换器220输出的下限电压可以对应于使驱动电路部240中包括的发光器件驱动晶体管(M1)导通的电压。

驱动时间控制部230接收提供的发光时间控制信号(PWM)，并且在与驱动时间控制信号(PWM)的脉冲宽度相应的时间内控制第三开关(SW3)和第四开关(SW4)的导通。作为一实施例，驱动时间控制部230阻断第三开关(SW3)，并且导通第四开关(SW4)以将接地电压提供给发光器件驱动晶体管(M1)的控制电极。据此，发光器件驱动晶体管(M1)被阻断。

驱动时间控制部240在对应于驱动时间控制信号PWM的脉冲宽度的时间内导通第三开关(SW3)，并且阻断第四开关(SW4)。随着第四开关(SW4)被阻断且第三开关(SW3)被导通而运算放大器242的输出提供给发光器件驱动晶体管(M1)的控制电极，从而发光器件驱动晶体管(M1)被导通。

另外，作为运算放大器242的非反相输入提供的数模转换器220的输出信号(DAC_OUT)被复制为反相输入。将复制的输出信号(DAC_OUT)提供到限流电阻器(R)的一端。据此，ILED＝DAC_OUT/R电流流过发光器件。

图8是示出根据亮度控制信号(DO[9:0])流过发光器件的电流ILED与发光时间控制信号(PWM)之间的关系的图。参照图8，可以确认的是，当对应于亮度控制信号(DO[9:0])的值大于或等于阈值时，流过发光器件的电流增加。当发光器件是发光二极管(LED)时，发光的亮度与电流成比例。据此，可以确认的是，根据亮度控制信号(DO[9:0])的值来控制由发光器件发射的光的亮度。

另外，可以确认的是，当亮度控制信号(DO[9:0])的值小于阈值时，发光时间控制信号(PWM)的脉冲宽度根据亮度控制信号的值(DO[9:0])而变化。

图9是示出故障检测部30的概要的图。故障检测部30包括用于检测短路故障的短路故障(short fault)检测部320和用于检测开路故障(open fault)的开路故障检测部340。

短路故障检测部包括比较器322、锁存器324、触发器326和第五开关(SW5)。作为比较器322的一输入而提供连接有发光控制部20和发光器件40的节点的电压，并且作为另一输入而提供短路电压(VSHORT)，比较器322比较并输出连接有发光控制部20和发光器件40的节点的电压及短路电压(VSHORT)的大小。如果与发光控制部20和发光器件40连接的节点的电压大于短路电压(VSHORT)，则可以确定在发光器件40中存在短路故障(short fault)。

比较器322将与比较结果相应的短路故障信号(SH_FT)输出到锁存器324，并且锁存器324作为发光时间控制信号(PWM)而将短路故障信号(SH_FT)锁存并输出。触发器326作为短路故障通过信号(SH_EN)而将短路故障信号(SH_FT)采样并输出，并且将短路故障提供给通过信号(SH_EN)第五开关(SW5)，以输出短路故障信号(SH_FT)作为故障信号(DA_FT)。

开路故障检测部包括比较器342、锁存器344、触发器346和第六开关(SW6)。作为比较器342的一输入而连接有发光控制部20和发光器件40的节点的电压，并且作为另一输入而提供开路电压(VOPEN)。比较器342比较并输出连接有发光控制部20和发光器件40的节点的电压及开路电压(VOPEN)的大小。如果连接有发光控制部20和发光器件40的节点的电压低于开路电压(VOPEN)，则可以确定发光器件40中存在开路故障(open fault)。

锁存器344将与比较结果相应的开路故障信号(OP_FT)输出到锁存器344，并且锁存器344作为发光时间控制信号(PWM)而将开路故障信号(SH_FT)锁存并输出。触发器346作为开路故障通过信号(OP_EN)将开路故障信号(OP_FT)采样并输出，而且将开路故障通过信号(OP_EN)提供给第六开关(SW6)，以将开路故障信号(SH_FT)作为故障信号(DA_FT)输出。

故障检测部30输出包括短路故障信号(SH_FT)和/或开路故障信号(OP_FT)的故障信号(DA_FT)。故障信号(DA_FT)在输出输入/输出控制信号(DA_IO)的时间内，通过数据输入/输出控制部110(见图4)的第二开关(SW2，见图4)而被输出到数据输入/输出总线(DATA)。

图10是示出根据本发明的提供给LED背光部的控制信号(S_SIG)的概况的图。参照图10，控制信号(S_SIG)提供给LED背光部1以控制操作。在图示的实施例中，LED背光部执行发光数据(DA_OUT)输入到数据控制部10的编程阶段(DP)、故障检测部30输出故障报告(DA_FT)的故障输出阶段(FP)和发光器件40发光的发光阶段(EP)。LED背光部可以周期性地重复执行编程阶段(DP)、故障输出阶段(FP)和发光阶段(EP)。另外，编程阶段(DP)和将故障输出阶段(FP)快速执行并使发光阶段(EP)长时间执行的编程阶段(DP)与故障输出阶段(FP)相比，可以使发光阶段(EP)中的时钟周期更大。

图11是根据本发明的以有源矩阵形式配置的LED背光部1的图。参照图11，多个背光部1可以以行和列配置。作为一例，将相同的控制信号(S_SIG[1])提供给配置在第1行中的背光部1，并且像将相同的控制信号(S_SIG[2])向配置在第2行的背光部1提供一样将相同的控制信号提供给配置在同一行中的背光部1。

另外，将第一数据信号(DATA[1])提供给配置在第一列中的背光部1，并且与将第二数据信号(DATA[2])提供给配置在第二列中的背光部1一样，将相同的数据信号提供给配置在同一列中的背光部1。

以这种方式配置的背光部，在第一行的编程阶段(DP)和故障输出阶段(FP)结束之后，可以开始第二行的编程阶段(DP)和故障输出阶段(FP)。即，可以执行之前驱动的行的编程阶段(DP)和故障输出阶段(FP)结束之后下一个驱动行的编程阶段(DP)和故障输出阶段(FP)。

为了帮助理解本发明而参考附图中所示的实施例进行了描述，但这是用于实施的实施例，并且仅是示例性的，本领域普通技术人员将理解，由此可以进行各种变形和等同的其他实施例。因此，本发明的真正技术范围应由所附权利要求书确定。