具体实施方式

以下结合附图，详细阐明本申请实施例技术方案的实质。

图1为本申请实施例的巴特勒矩阵电路的立体组成结构示意图，图2为本申请实施例的巴特勒矩阵电路的组成结构示意图，如图1、图2所示，本申请实施例的巴特勒矩阵电路包括第一定向耦合器3a、第二定向耦合器3b、第三定向耦合器3c、第四定向耦合器3d、第一移相器4a、第二移相器4b、第一交叉结2a和第二交叉结2b，其中：

所述第一定向耦合器3a的第三端与所述第一移相器4a的第二端电连接，所述第一移相器4a的第一端与所述第二定向耦合器3b的第一端电连接，所述第一定向耦合器3a的第四端与所述第一交叉结2a的第三端电连接，所述第三定向耦合器3c的第二端与所述第一交叉结2a的第一端电连接；所述第三定向耦合器3c的第四端与所述第二交叉结2b的第三端电连接；所述第二定向耦合器3b的第三端与所述第一交叉结2a的第四端电连接，所述第二定向耦合器3b的第四端与所述第二移相器4b的第二端电连接，所述第二移相器4b的第一端与所述第四定向耦合器3d的第二端电连接，所述第四定向耦合器3d的第一端与所述第一交叉结2a的第二端电连接，所述第四定向耦合器3d的第三端与所述第二交叉结2b的第四端电连接；

所述第一定向耦合器3a的第一端、第二端，以及所述第二定向耦合器3b的第一端、第二端作为输入端，所述第三定向耦合器3c的第三端，所述第二交叉结2b的第二端、第四端，以及所述第四定向耦合器3d的第四端作为输出端；

本申请实施例中，上述的各定向耦合器、移相器和交叉结均加载有缺陷地结构。

图3为本申请实施例的定向耦合器的结构示意图，如图3所示，本申请实施例的定向耦合器包括：

设置于第一电路层的第一耦合线12a、第二耦合线12b、至少两根分支线(13a、13b、13c)，所述第一耦合线12a和所述第二耦合线12b并行排布，所述至少两根分支线连接于所述第一耦合线12a和所述第二耦合线12b之间；本示例中，分支线共有3条，3条分支线13a、13b、13c分别电连接于第一耦合线12a和第二耦合线12b之间。

设置于第二电路层的至少两组第一缺陷地结构(21a、21b)，所述至少两组第一缺陷地结构与所述至少两根分支线位置分别一一对应，即每根分支线的对应位置处的第二电路层中分别设置一组第一缺陷地结构；本申请实施例中，设置有2组第一缺陷地结构21a、21b，分别设置于两边的分支线(13a、13c)下方。图2中，定向耦合器的4端分别连接有传输线(11a、11b、11c、11d)。

所述第一电路层和所述第二电路层之间通过介质层相间隔。第一电路层和第二电路层分别设置于介质层相对的两个平面；介质层为具有电子元件承载能力的绝缘介质层，通常采用介电常数高、微波损耗低的材料，例如印制电路板PCB的绝缘介质层。对应地，第一电路层和第二电路层的形成可以包括在双面PCB基板的正反两面，根据电路的功能单元进行布局，通过蚀刻形成第一电路层和第二电路层。

图4为本申请实施例的移相器的结构示意图，如图4所示，本申请实施例的移相器包括：

设置于所述第一电路层的第一上层耦合线14a、第二上层耦合线14b，所述第一上层耦合线14a和所述第二上层耦合线14b并行排布；

图5为本申请实施例的移相器的接地平面的缺陷地结构示意图，如图5所示，移相器还包括设置于所述第二电路层的第一接地层耦合线22a、第二接地层耦合线22b和第二缺陷地结构23；

所述第一接地层耦合线22a、所述第二接地层耦合线22b分别与所述第一上层耦合线14a、所述第二上层耦合线14b位置相对，且分别电连接；所述第一接地层耦合线22a、所述第二接地层耦合线22b位于所述第二缺陷地结构23中。

图6为本申请实施例的交叉结的结构示意图，如图6所示，本申请实施例的交叉结包括：

设置于所述第一电路层的第一接地补偿线16a、第二接地补偿线16b、上层电路交叉传输线17，所述第一接地补偿线16a和所述第二接地补偿线16b并行排布，所述上层电路交叉传输线17以大致平行方式设置于所述第一接地补偿线16a和所述第二接地补偿线16b之间。

图7为本申请实施例的交叉结的缺陷地结构示意图，如图7所示，本申请实施例的交叉结还包括设置于所述第二电路层的下层电路交叉传输线24、第三缺陷地结构25；所述下层电路交叉传输线24和所述上层电路交叉传输线17以在所述第二电路层上投影线交叉的方式设置；所述下层电路交叉传输线24位于所述第三缺陷地结构25中。如图7所示，所述下层电路交叉传输线24呈哑铃状；所述第三缺陷地结构25具有与所述下层电路交叉传输线24匹配的形状，也呈哑铃状。

本申请实施例中，所述缺陷地结构通过在金属接地平面蚀刻而形成。

如图1、图2所示，巴特勒矩阵电路整体动作关系如下：

输入信号可由4个端口(Port1、Port 2、Port 3、Port 4)任意端口进入，下面以从端口1为例进行描述。输入信号由Port1进入，经过3dB定向耦合器3a，耦合出两路等幅信号分别进入45度移相器4a与交叉结2a；等幅信号经过45度移相器4a后进入3dB定向耦合器3c，耦合输出两路等幅信号，一路直接进入端口5输出，另一路经过交叉结2b由进入端口7输出；等幅信号经过交叉结2a输入3dB定向耦合器3d，耦合输出两路等幅信号，其中一路经过交叉结2b进入端口6输出，另外一路直接由端口8输出，最终在端口Port5、Port 6、Port7、Port 8输出等幅相位相差45度的四路信号。

如图3所示，定向耦合器的电路结构完全对称，信号可由任意端口输入，下面以端口Port1输入进行描述。信号由Port输入，经过耦合线12a、12b以及分支线13的耦合作用，在端口Port3、Port4输出等幅相位相差90度信号，Port2为隔离端，无信号输出。

如图4所示，移相器的工作过程为：信号可任意由端口Port1、Port2进入，下面以从Port2进入进行说明。信号由Port2输入，进入第一上层耦合线14a，经由过孔进入第二接地层耦合线22b，两路信号分别与对应第一接地层耦合线22a，第二上层耦合线14b产生耦合作用，在Port1合路产生相移信号输出，相移参考基准为交叉结对应的传输线。

如图6所示，本申请实施例的交叉结动作关系如下：

本申请实施例的交叉结结构总体呈交叉十字状，信号可由任意两段无直接电连接关系端口输入，以信号由端口Port1、Port2输入为例，从Port1进入的一路信号经过端口传输线18a进入上层交叉传输线结构并经由端口传输线18d输出，从Port2进入的一路信号经过端口传输线18b、金属过孔，由上层电路传入下层哑铃形交叉传输线，随后经过金属过孔传输至端口传输线18c由Port3输出。即，从端口Port1、Port2输入的两路信号空间上分别从电路上下层传输线结构进行传输，且互不产生影响实现了0dB交叉耦合的功能。

本申请实施例的Butler矩阵电路设计方法，分别对3dB定向耦合器、45移相器以及交叉结进行加载缺陷地结构。同时，本申请实施例的Butler矩阵电路简单易行，电路结构紧凑便于使用双面PCB技术进行制作，且对电路加工精度要求较低。具体的设计方法如下：

步骤S1：设计微带线结构的分支线定向耦合器，如图2所示，传输线长度由电路工作频率计算得到，高阻抗传输线根据实际加工精度选取适当数值；

步骤S2：在两段高阻抗分支线正下方的电路金属接地平面，设计蚀刻缺陷地结构；

步骤S3：调整缺陷地结构长宽参数与上层传输线结构共同作用实现理论所需的高特征阻抗；

步骤S4：利用缺陷地结构产生的慢波效应，缩短各级分支线的物理长度，同时保证频率中心；

步骤S5：对整体3dB定向耦合器结构进行调整，达到所需指标要求；

步骤S6：如图3所示，根据电路设计中心频率以及45度相移角度计算所需45度移相器耦合线结构电长度；

步骤S7：在移相器两段耦合线正下方的电路金属接地平面设计蚀刻缺陷地结构，实现两段下层耦合线结构；

步骤S8：设计金属化过孔结构将移相器电路上层耦合线与下层缺陷地耦合线结构电连接；

步骤S9：如图4所示，两路信号传输线分别位于电路上下层成相互垂直的十字结构，交叉部分下层电路采用加载的镂空哑铃型缺陷地结构。

步骤S10：其中Port2到Port3的一路信号，经过孔结构连接接地面蚀刻的哑铃型传输线结构，为补偿因传输线结构不连续产生的阻抗突变，下层线宽可视为共面波导结构进行调整；

步骤S11：另一路Port3到Port4的信号通路保持电路上层走线，由于下层蚀刻的交叉结构改变了传输线原始接地层的完整性，产生了额外寄生效应，则在该路传输线上下两侧对称位置设计了短路传输线结构，用于补偿由于地面变化造成的影响。

步骤S12：将上述加载缺陷地结构的3dB定向耦合器、45度移相器以及交叉结按照图2所示形成4×4Butler矩阵拓扑结构进行组合连接；

步骤S13：根据实际工作频段，分别调整交叉结两段传输线长度，使得其与45度移相器相位差保持在45度。

步骤S14：对电路整体结构进行调整优化，使其达到设计技术指标。

上述步骤中，S1-S5为3dB定向耦合器结构设计过程，S6-S8为45度移相器设计过程，S9-S11为交叉结设计过程，S12-S14为Butler矩阵电路整体调整设计过程。上述步骤之间可以并行进行，也可以按其他顺序进行加工设计。

本申请实施例中，图1所示的巴特勒矩阵电路是以4×4结构为例进行说明的，本领域技术人员应当理解，基于图所示的巴特勒矩阵电路，以其为基本结构拓展成的8×8，16×16结构，是很容易实现的。

本申请实施例中，缺陷地结构可以为矩形、圆形等各种形状。分支线定向耦合器可以采用多级，本实施例仅为三分支线结构。

本申请实施例的Butler矩阵电路采用的加载缺陷地结构的3dB定向耦合器基本单元，可以采用多级结构实现较大的工作带宽，同时利用缺陷地结构产生的高特征阻抗效应，使得定向耦合器的分支线可以在较宽线宽的前提下实现较高特征阻抗从而满足理论计算所需的阻抗值，减弱实际加工精度对电路设计的限制。本申请实施例的加载缺陷地结构的耦合线45度移相器，利用上下双层结构提高耦合度，从而实现移相器在较大频率范围内的相移效果。综合采用两种宽带基本单元，本申请实施例的Butler矩阵可以实现较大的工作带宽。

本申请实施例大量采用缺陷地结构，对应传输线结构利用其产生的慢波效应，可以有效缩短物理尺寸。通过采用缺陷地结构设计的交叉结结构，上下电路双层走线的方式，相比于传统的0dB交叉耦合电桥结构，本申请实施例的电路结构更加紧凑，物理尺寸更小，且引入的额外相移较小且工作频带较宽，有利于微波射频电路的小型化集成化设计。

电路结构简单。本发明电路结构仅包括一层介质板，可由双面PCB技术加工制作，结构简单成本低廉，且对电路加工精度要求较低

可以理解的是，在一些实施例中，耦合线、分支线也可以称为传输线，本申请实施例中对于各耦合线分支线的命名是出于对信号处理过程中电路各部分部件的功能考虑，并非对本申请保护范围的具体限定。

本申请实施例还记载了一种电子设备，所述电子设备中设置有图1所示的巴特勒矩阵电路。

以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“如但不限于”，且可与其互换使用。

还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。