具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

图2为本发明实施例的自适应控制电路的框图。如图2所示，自适应控制电路20包括电压检测电路21和调节电路22。在本发明中，所述自适应控制电路20应用于同步整流电路中。其中，所述电压检测电路21用于检测当前开关周期内所述同步整流电路的同步整流管M2最小导通时间结束后的漏源电压 Vds。应理解，任何能够检测漏源电压的电路均在本发明保护范围内。调节电路 22用于根据所述同步整流管M2的漏源电压Vds调整所述同步整流管M2下一开关周期的最小导通时间。本发明所述的同步整流电路可以为全波整流电路，全桥整流电路、半波整流电路、倍压整流电路等任意类型的整流电路，本发明对此不进行限制。

具体地，所述电压检测电路21用于检测当前开关周期内所述同步整流电路的同步整流管M2最小导通时间结束时开始延迟第一时间T_A的结束时刻的漏源电压Vds，当所述电压检测电路21检测的所述同步整流管M2的漏源电压Vds 不大于第一阈值电压V1时，增加同步整流管M2下一开关周期的最小导通时间；当所述电压检测电路21检测的所述同步整流管M2的漏源电压Vds不小于第二阈值电压V2时，减小同步整流管M2下一开关周期的最小导通时间；当所述电压检测电路21检测的所述同步整流管的漏源电压大于所述第一阈值电压V1并小于所述第二阈值电压V2时，不改变同步整流管M2下一开关周期的最小导通时间。更进一步地，当检测的所述同步整流管M2的漏源电压不大于第一阈值电压V1时，调整下一开关周期的最小导通时间为当前开关周期的最小导通时间增加第二时间T_B；以及当检测的所述同步整流管M2的漏源电压不小于第二阈值电压V2时，调整下一开关周期的最小导通时间为当前开关周期的最小导通时间减小第二时间T_B。

在本发明中，所述第一时间T_A为同步整流管最小导通时间后电压Vds的采样延迟时间。在本实施例中，所述第一时间T_A被设置为不小于芯片内部的逻辑延迟时间、驱动下拉时间和所述同步整流管的关断时间之和。若需考虑同步整流管关断之后，漏感能量给同步整流管的寄生电容Cds充电，使其上升，则所述第一时间T_A被设置为不小于芯片内部的逻辑延迟时间、驱动下拉时间、所述同步整流管的关断时间以及给所述同步整流管的寄生电容的充电时间之和。所述第二时间T_B为同步整流管最小导通时间的调节量，其值大于零，可根据所述同步整流电路的参数设置。在本实施中，所述第二时间T_B可设置为400-600ns，优选地，设置为500ns。所述第一阈值电压V1由所述同步整流管的体二极管导通的阈值电压决定。在本实施例中，当所述体二极管导通的阈值电压为正时，所述第一阈值电压V1设置小于所述体二极管导通的阈值电压且小于零；当所述体二极管导通的阈值电压为负时，所述第一阈值电压V1设置大于所述体二极管导通的阈值电压且小于零。例如，该值一般设置为-200mV～-500mV，优选地，设置为-300mV。所述第二阈值电压V2被设置为显著大于所述同步整流管关断时刻的漏源电压，所述第二阈值电压V2被设置大于0，在本实施中，该值一般设置为2V。

图3为本发明实施例的调节电路的电路结构图。如图3所示，所述调节电路22包括比较电路31、逻辑电路32、以及最小导通时间生成电路33。所述比较电路31用于接收所述同步整流管M2的漏源电压Vds和参考电压，输出比较信号。所述逻辑电路32用于接收所述比较信号，输出计数指令。所述逻辑电路 32用于在当前周期的最小导通时间结束时开始延迟第一时间后根据所述比较信号输出所述计数指令。所述最小导通时间生成电路33接收所述计数指令，并根据所述计数指令输出表征所述同步整流管下一开关周期的最小导通时间的信号。

具体地，所述比较电路31包括第一比较电路CMP1和第二比较电路CMP2。其中所述第一比较电路CMP1的正输入端接收第一阈值电压V1，负输入端接收所述同步整流管的漏源电压Vds，输出第一比较信号Vc1；所述第二比较电路 CMP2的正输入端接收所述同步整流管的漏源电压Vds，负输入端接收第二阈值电压V2，输出第二比较信号Vc2。当所述漏源电压Vds小于所述第一阈值电压 V1时，输出第一比较信号Vc1为高电平；反之则输出第一比较信号Vc1为低电平。当所述漏源电压Vds大于所述第二阈值电压V2时，输出第二比较信号Vc2为高电平；反之输出第二比较信号Vc2为低电平。

所述逻辑电路32包括异或门U1，反相器U2以及触发电路U3。其中所述异或门U1的输入端接收所述第一比较信号Vc1和所述第二比较信号Vc2；所述反相器U2的输入端接收表征第一时间TA的所述第一时间信号V_TA，所述第一时间信号V_TA从最小导通时间结束时刻开始至第一时间TA结束期间有效；所述触发电路U3的D端接收所述异或门U1的输出信号，复位端reset接收当前开关周期的最小导通时间信号V_TON-MIN(N)，时钟端clk接收所述反相器U2的输出信号。当所述漏源电压Vds小于所述第一阈值电压V1或当所述漏源电压Vds 大于所述第二阈值电压V2时，所述异或门U1的输出信号为高电平；当所述漏源电压Vds大于所述第一阈值电压V1且小于第二阈值电压V2时，所述异或门 U1的输出信号为低电平。当所述触发器的D端接收为高电平，其复位端reset 为低电平，所述时钟端clk为上升沿时，所述触发电路的输出信号为高电平；当所述触发器的D端接收为低电平，所述触发电路的输出信号为低电平。

所述最小导通时间生成电路33包括增减计数器U4和数模转换电路U5。其中所述增减计数器U4接收所述第一比较信号VC1和所述触发电路U3的输出信号，输出数值信号。所述数模转换电路U5接收所述数值信号，通过数模转换后，输出与数值信号对应的模拟信号。其中，所述增减计数器接收所述第一比较信号和所述触发器的输出信号以作为所述计数指令，所述模拟信号表征所述同步整流管下一开关周期的最小导通时间。当所述增减计数器U4接收的第一比较信号Vc1为高电平，所述触发电路U3的输出信号也为高电平时，所述计数指令为 1，所述增减计数器U4加1；当所述第一比较信号Vc1为低电平，所述触发电路U3的输出信号为高电平时，所述计数指令为0，所述增减计数器U4减1；当所述第一比较信号CMP1为低电平，所述触发电路的输出信号也为低电平时，所述增减计数器U4不加不减。其中，所述增减计数器U4输出的数值信号为二进制数值信号，其从小到大分别为(0,0,0)＜(1,0,0)＜(1,1,0)＜(1,1,1)。若增减计数器U4输出的数值信号为(0,0,0)，经过所述数模转换电路U5转换后，输出的模拟信号电压最小，其对应的T_ON-MIN最小；若增减计数器U4输出的数值信号为(1,1,1)，经过所述数模转换电路U5转换后，输出的模拟信号电压最大，其对应的T_ON-MIN最大。本发明采用的是D触发器串联增减计数器的方案，当然，在其他实施例中，也可以纯数字的方案，在此不作限制。

图4a为本发明实施例的自适应控制电路的第一种工作波形。如图4a所示，当所述同步整流电路工作于轻载时，当前开关周期的最小导通时间远大于干扰信号持续时间。

t1时刻为在当前开关周期内，所述同步整流管M2最小导通时间的结束时刻；t2时刻为在当前开关周期内，所述同步整流管M2最小导通时间的结束后延迟第一时间T_A后的时刻。在t2时刻检测所述同步整流管M2的漏源电压Vds，所述漏源电压Vds大于第二阈值电压V2，则所述第一比较电路输出的第一比较信号Vc1为低电平，所述第二比较电路输出的第二比较信号为高电平，所述异或门U1输出高电平。在t1-t2时刻，最小导通时间信号V_TON-MIN(N)为低电平，即触发电路的复位端reset为零。第一时间信号V_TA为一脉冲，则所述反相器U2 的输出信号V_U2为低电平，并在t2时刻，V_U2上升为高电平，为上升沿。在t2 时刻，触发器U3的D端接收所述异或门的输出信号即高电平，置位端reset为零，时钟端clk接收所述反相器U2输出信号V_U2为上升沿，则触发器U3的输出信号V_U3为高电平；所述增减计数器U4接收第一比较信号Vc1和触发器U3 的输出信号V_U3，输出低电平V_U4，即所述增减计数器减1，则减小下一开关周期的最小导通时间。

在下一开关周期中，检测经过调整后的最小导通时间T_ON-MIN(N+1)结束(t3 时刻)后延迟第一时间T_A后的t4时刻的漏源电压Vds，所述漏源电压Vds大于第一阈值电压V1且小于第二阈值电压V2，则所述第一比较电路CMP1输出的第一比较信号Vc1为低电平，所述第二比较电路输出的第二比较信号为低电平，所述异或门U1输出低电平。在t3-t4时刻，最小导通时间信号V_TON-MIN(N+1)为低电平；在t4时刻，所述反相器U2的输出信号V_U2上升为高电平，为上升沿；在 t4时刻，所述触发器U3的D端接收所述异或门U1的输出信号即低电平，则触发器输出V_U3为低电平。所述增减计数器接收的第一比较信号Vc1和触发器的输出信号V_U3都为低电平，则所述增减计数器不加不减，不改变下下一开关周期的最小导通时间。

图4b为本发明实施例的自适应控制电路的第二种工作波形。如图4b所示，当所述同步整流电路工作于重载时，当前开关周期的最小导通时间小于干扰信号持续时间。

t1时刻为在当前开关周期内，所述同步整流管M2最小导通时间的结束时刻；t2时刻为在当前开关周期内，所述同步整流管M2最小导通时间的结束后延迟第一时间T_A后的时刻。在t2时刻检测所述同步整流管M2的漏源电压Vds，所述漏源电压Vds小于第一阈值电压V1，则所述第一比较电路输出的第一比较信号Vc1为高电平，所述第二比较电路输出的第二比较信号为低电平，所述异或门U1输出高电平。在t1-t2时刻，最小导通时间信号V_TON-MIN(N)为低电平，即触发电路的复位端reset为零。第一时间信号V_TA为一脉冲，则所述反相器U2 的输出信号V_U2为低电平，并在t2时刻，V_U2上升为高电平，为上升沿。在t2 时刻，触发器U3的D端接收所述异或门的输出信号即高电平，置位端reset为零，时钟端clk接收所述反相器U2输出信号V_U2为上升沿，则触发器U3的输出信号V_U3为高电平；所述增减计数器U4接收第一比较信号Vc1和触发器U3 的输出信号V_U3，输出高电平V_U4，即所述增减计数器加1，则增加下一开关周期的最小导通时间。

在下一开关周期中，检测经过调整后的最小导通时间结束后延迟第一时间 T_A后的漏源电压Vds，所述漏源电压Vds大于第一阈值电压V1且小于第二阈值电压V2。如上所述，不改变下下一开关周期的最小导通时间。

本发明还公开了一种同步整流控制方法，应用于同步整流电路，包括：检测当前开关周期内所述同步整流电路的同步整流管最小导通时间结束后的漏源电压，以及根据检测的所述同步整流管的漏源电压调整所述同步整流管下一开关周期的最小导通时间。

图5为本发明实施例的自适应控制方法的流程图，包括：

步骤51：检测当前开关周期内所述同步整流管最小导通时间结束后延迟第一时间后的时刻的漏源电压Vds；

步骤52：判断所述漏源电压Vds与第一阈值电压和第二阈值电压大小；

步骤53a：若所述漏源电压Vds不大于所述第一阈值电压，增加下一关开周期的最小导通时间；具体地，调整下一开关周期的最小导通时间为当前开关周期的最小导通时间增加第二时间；

步骤53b：若所述漏源电压Vds不小于所述第二阈值电压，减小下一关开周期的最小导通时间；具体地，调整下一开关周期的最小导通时间为当前开关周期的最小导通时间减小第二时间；

步骤53c：若所述漏源电压Vds大于所述第一阈值电压且小于所述第二阈值电压，不改变下个开关周期的最小导通时间。

依照本发明实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。