阅读说明：本技术 用于避免并发写入流之间冲突的动态数据放置 (Dynamic data placement for avoiding conflicts between concurrent write streams ) 是由 S·苏巴劳 于 2020-05-05 设计创作，主要内容包括：一种存储器子系统,其被配置成动态地产生媒体布局以避免并发流中的媒体访问冲突。所述存储器子系统可标识可用于并发写入数据的多个媒体单元,从多个流选择命令以用于并发执行可用媒体单元,响应于被选择用于并发执行所述多个媒体单元的所述命令,动态地产生和存储媒体布局的一部分,并且在所述媒体布局的动态产生的部分中,通过根据物理地址将数据存储到所述存储器单元中来并发执行选定命令,所述选定命令中使用的逻辑地址映射到所述物理地址。(A memory subsystem configured to dynamically generate a media layout to avoid media access conflicts in concurrent streams. The memory subsystem may identify a plurality of media units available for concurrent writing of data, select a command from a plurality of streams for concurrent execution of available media units, dynamically generate and store a portion of a media layout in response to the command selected for concurrent execution of the plurality of media units, and concurrently execute a selected command in the dynamically generated portion of the media layout by storing data into the memory unit according to a physical address to which a logical address used in the selected command maps.)

具体实施方式

本公开的至少一些方面涉及存储器子系统中的动态数据放置，以用于避免在逻辑地址空间中循序写入的并发流之间的冲突。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可使用包含例如存储数据的存储器装置之类的一或多个组件的存储器子系统。主机系统可以提供将存储在存储器子系统处的数据并且可以请求将从存储器子系统检索的数据。

媒体布局指定在存储器子系统中从主机系统接收的命令中使用的地址与存储器子系统的存储器媒体中的物理存储器位置之间的映射。固定的媒体布局可能引起活动写入流之间的媒体访问冲突、缓冲区寿命延长和/或缓冲要求增加。缓冲区寿命对应于在将数据提交、写入、存储或编程到存储器子系统的存储器媒体之前在存储器子系统中缓冲的数据的寿命。例如，存储器子系统连接到的主机系统、在存储器子系统中运行的垃圾收集过程和/或来自主机系统的一或多个写入流(例如，用于在存储器子系统中配置的命名空间的不同区中写入)可产生多个写入命令流。存储器媒体可以具有能够并行地写入数据的多个存储器装置。因此，在将数据提交到存储器子系统的存储器媒体中时，至少一些写入命令流可以在存储器子系统中并行执行。然而，一个存储器装置可一次支持一个写入操作。当通过媒体布局映射两个写入命令以在同一存储器装置上操作时，会发生访问冲突。每次冲突会增加对应的缓冲区寿命。媒体布局可通过将逻辑地址映射到存储器子系统的存储器媒体中的随机存储器位置来随机化。随机化的媒体布局可减少冲突。然而，当使用预定媒体布局时，即使当写入流的数量等于或小于可并行独立地执行写入操作的存储器装置的数量时，仍然可能发生冲突。

本公开的至少一些方面通过动态数据放置解决以上和其它不足。例如，对于传入写入命令中使用的逻辑地址的媒体布局的一部分的确定可以推迟到可以在无冲突的情况下执行写入命令为止。当存储器媒体被配置成在集成电路裸片(例如，作为NAND存储器单元)上时，媒体布局确定可基于可用于在输入/输出调度时执行写入操作的集成电路裸片的标识。确定媒体布局以使得要并行执行的命令的逻辑地址映射到可用于并发/并行操作而无冲突的不同集成电路裸片。因此，可完全避免来自不同活动流的写入命令当中的媒体访问冲突。当活动写入流的数量小于存储器子系统中集成电路裸片的数量时，在使用动态媒体布局时不会发生媒体访问冲突。一般来说，写入流包含将数据集一起作为群组进行写入、微调、重写的命令集合。在所述群组中，数据可循序、随机或伪循序地在逻辑空间中写入。优选地，群组中的数据写入到擦除块集合中，其中擦除块集合中的存储器单元存储所述流的数据，但不存储来自其它流的数据。可擦除所述擦除块集合以移除所述流的数据，而不擦除其它流的数据。在一些情况下，当不同流的逻辑地址映射到同一擦除块集合中时，不同流的数据不能单独擦除，可能会发生冲突。还可通过动态媒体布局技术避免此类冲突。

图1示出了根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置102)、一或多个非易失性存储器装置(例如，存储器装置104)，或这些的组合。

存储器子系统110可以是存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。图1示出了耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与...耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。

主机系统120可包含处理器芯片组(例如处理装置118)和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，控制器116)(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110和从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)，或任何其它接口。物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步使用NVM高速(NVMe)接口来访问组件(例如，存储器装置104)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1示出了存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合访问多个存储器子系统。

主机系统120的处理装置118可例如是微处理器、中央处理单元(CPU)、处理器的处理核心、执行单元等。在一些情况下，控制器116可称作存储器控制器、存储器管理单元和/或启动器。在一个实例中，控制器116控制通过耦合在主机系统120与存储器子系统110之间的总线进行的通信。一般来说，控制器116可将对存储器装置102、104的所要存取的命令或请求发送到存储器子系统110。控制器116可另外包含用于与存储器子系统110通信的接口电路系统。接口电路系统可将从存储器子系统110接收到的响应转换成用于主机系统120的信息。

主机系统120的控制器116可与存储器子系统110的控制器115进行通信以执行操作，所述操作例如在存储器装置102、104处读取数据、写入数据或擦除数据以及其它此类操作。在一些情况下，控制器116集成在处理装置118的同一封装内。在其它情况下，控制器116与处理装置118的封装隔开。控制器116和/或处理装置118可包含硬件，例如一或多个集成电路(IC)和/或离散组件、缓冲存储器、高速缓存存储器或其组合。控制器116和/或处理装置118可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或另一合适的处理器。

存储器装置102、104可以包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。易失性存储器装置(例如，存储器装置102)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器组件的一些实例包含“与非”(NAND)类型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。

存储器装置104中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如，多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)可以每单元存储多个位。在一些实施例中，每个存储器装置104可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或其任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置104的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。在一些类型的存储器(例如，NAND)的情况下，页可分组以形成块。

虽然描述了非易失性存储器装置，例如3D交叉点型和NAND型存储器(例如，2DNAND、3D NAND)，但存储器装置104可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、“或非”(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置104通信以执行操作，例如在存储器装置104处读取数据、写入数据或擦除数据和其它这类操作(例如，响应于控制器116在命令总线上排程的命令)。控制器115可包含硬件，例如一或多个集成电路(IC)和/或离散组件、缓冲区存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。控制器115可以是微控制器、专用逻辑电路(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或另一合适的处理器。

控制器115可包含处理装置117(处理器)，其被配置成执行存储于本地存储器119中的指令。在所示出的实例中，控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。

在一些实施例中，本地存储器119可以包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含控制器115，而是可替代地依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。

一般来说，控制器115可从主机系统120接收命令或操作，并且可将所述命令或操作转换为指令或适当命令以实现对存储器装置104的所需存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置104相关联的逻辑地址(例如，逻辑块地址(LBA)、命名空间)与物理地址(例如，物理块地址)之间的地址转译。控制器115还可包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置104，以及将与存储器装置104相关联的响应转换成用于主机系统120的信息。

存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从控制器115接收地址并且对地址进行解码以存取存储器装置104。

在一些实施例中，存储器装置104包含本地媒体控制器105，其结合存储器子系统控制器115操作以在存储器装置104的一或多个存储器单元上执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置104(例如，对存储器装置104执行媒体管理操作)。在一些实施例中，存储器装置104是受管理存储器装置，其为与本地控制器(例如，本地控制器105)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。

计算系统100包含存储器子系统110中的动态数据放置器113，其动态地确定媒体布局以将与逻辑地址相关联的数据放置在媒体单元/存储器装置102至104中。在一些实施例中，存储器子系统110中的控制器115包含动态数据放置器113的至少一部分。在其它实施例中，或在组合中，主机系统120中的控制器116和/或处理装置118包含动态数据放置器113的至少一部分。例如，控制器115、控制器116和/或处理装置118可以包含实施动态数据放置器113的逻辑电路。例如，控制器115或主机系统120的处理装置118(处理器)，可被配置成执行存储在存储器中的用于执行本文所描述的动态数据放置器113的操作的指令。在一些实施例中，动态数据放置器113在安置在存储器子系统110中的集成电路芯片中实施。在其它实施例中，动态数据放置器113是主机系统120的操作系统、装置驱动器或应用程序的一部分。

动态数据放置器113可基于媒体单元/存储器装置102至104在存储器子系统110中的输入/输出调度时写入、编程、存储、提交数据的可用性而确定用于在媒体单元/存储器装置102至104中的逻辑地址处放置数据的逻辑地址的一部分的媒体布局。当媒体单元/存储器装置(例如，102或104)可用于提交/编程数据时，调度写入命令以用于在存储器子系统110中执行；并且动态数据放置器113产生用于写入命令的媒体布局的一部分并且映射写入命令中使用的逻辑地址以使用媒体单元/存储器装置(例如，102或104)标识存储器位置。写入命令的执行使得存储器子系统110将与写入命令相关联的数据提交/编程到媒体单元/存储器装置(例如，102或104)中。由于已知媒体单元/存储器装置(例如，102或104)可用于提交/编程数据，而不依赖于其它媒体单元/存储器装置(例如，102或104)的操作，因此在执行写入命令时不存在媒体访问冲突。当存在多个媒体单元/存储器装置(例如，102和104)可用时，在来自多个写入流的命令中使用的逻辑地址可分别由动态产生的媒体布局的一部分映射到多个媒体单元/存储器装置(例如，102和104)，使得在执行来自多个写入流的命令时不存在媒体访问冲突。下文描述关于动态数据放置器113的操作的其它细节。

图2示出了动态数据放置器113，其被配置成以减少和/或避免写入数据时并发媒体访问中的冲突的方式确定媒体布局130。例如，可在图1的计算机系统100中实施动态数据放置器113和媒体布局130。

在图2中，并行地调度多个写入命令123A至123N以用于执行。为并行执行而调度的写入命令123A至123N的数量基于可用于并行操作的媒体单元/存储器装置109A至109N(例如，图1所示的存储器装置102和/或104)的数量。写入命令123A至123N可分别来自多个写入流。

写入命令123A至123N使用逻辑块寻址(LBA)地址131、...、133指定用于写入操作的位置。

在调度写入命令123A至123N时，动态数据放置器113产生逻辑块寻址(LBA)地址131、…、133到物理地址141、…、143的映射。由于确定媒体单元/存储器装置109A至109N可用于并行写入操作，因此动态数据放置器113将LBA地址131、…、133中的每一个映射到媒体单元/存储器装置109A、…、109N中的不同一个。因此，用于LBA地址131、…、133的物理地址141、…、143对应于不同媒体单元/存储器装置109A、…、109N中的存储区151、…、153。由于物理地址141、…、143中没有两个用于同一媒体单元(例如，109A或109N)中的存储器区，因此在并行执行写入命令123A、…、123N时不会发生冲突。因此，消除了媒体访问冲突。

一般来说，跨不同媒体单元/存储器装置109A至109N的写入操作可能不一致。因此，当媒体单元/存储器装置109A、…、109N的子集变得可用于下一次写入操作时，媒体单元/存储器装置109A、…、109N的另一子集在其操作中可能仍然忙碌并且不可用于下一次写入操作。媒体单元/存储器装置109A、…、109N中的一些可在执行例如读取操作、擦除操作之类的其它操作时忙碌，并且因此不可用于执行写入操作。一般来说，当为媒体单元/存储器装置109A、…、109N的可用子集调度一或多个写入命令时，动态数据放置器113产生媒体布局103的一部分，以将所调度写入命令的LBA地址映射到媒体单元/存储器装置109A、…、109N的可用子集中的存储器区的物理地址。因此，可在媒体访问冲突的情况下执行所调度命令。

图3示出了具有动态数据放置的存储器子系统的实例。例如，可以使用图2的动态数据放置器113在图1的存储器子系统110中实施图3的存储器子系统。然而，图1和图2的技术不限于图3中所示出的存储器子系统的实施方案。例如，所述技术可实施平面块装置、支持命名空间的装置，或支持分区名称空间的装置(例如，图3中所示出的存储器子系统)。因此，本文中呈现的公开内容不限于图3的实例。

在图3中，命名空间201被配置成在存储器子系统110的媒体存储容量上。命名空间201提供逻辑块寻址空间，所述逻辑块寻址空间可以由主机系统120使用以指定用于读取或写入操作的存储器位置。命名空间201可以被分配在存储器子系统110的媒体存储容量的一部分或存储器子系统110的整个媒体存储容量上。在一些情况下，可以在存储器子系统110的媒体存储容量的单独、非重叠部分上分配多个命名空间。

在图3中，命名空间201被配置成具有多个区211、213、…、219。命名空间中的每个区(例如,211)允许对区(例如，211)中的LBA地址进行随机读取访问，并且允许对区(例如，211)中的LBA地址进行循序写入访问，但不允许对区(211)中的随机LBA地址进行随机写入访问。因此，在命名空间201的LBA地址空间中以预定的顺序次序将数据写入区(例如，211)。

当配置命名空间201中的区(例如，211)时，(例如，为简单起见)可为所述区(例如，211)预定媒体布局。区(例如，211)中的LBA地址可预映射到存储器子系统110的媒体203。然而，如上文所论述的，此预定媒体布局可在存在多个并行写入流时引起媒体访问冲突。将从区(例如，211)中的LBA地址到媒体203中的存储器位置的映射随机化可以减少冲突，但不能消除冲突。

优选地，在存储器子系统110中配置动态数据放置器113，以在调度用于执行的写入命令时创建媒体布局130的部分，从而完全消除冲突。

例如，存储器子系统110的媒体203可以具有多个集成电路裸片205、…、207。集成电路裸片(例如，205)中的每一个可以具有存储器单元(例如，NAND存储器单元)的多个平面221、…、223。平面(例如，221)中的每一个可以具有存储器单元(例如，NAND存储器单元)的多个块231、…、233。块(例如，231)中的每一个可以具有存储器单元(例如，NAND存储器单元)的多个页241、…、243。每个页(例如,241)中的存储器单元被配置成被编程以在不可中断的操作中一起存储/写入/提交数据；并且每个块(例如，231)中的存储器单元被配置成在不可中断的操作中一起擦除数据。

当用于将数据存储在一个区(例如，211)中的写入命令(例如，123A)和用于将数据存储在另一区(例如，213)中的另一写入命令(例如，123N)被调度以用于并行执行时，结果两个集成电路裸片(例如，205和207)可用于并发操作，动态数据放置器113将写入命令(例如，123A和123N)的LBA地址(例如，131和133)映射到位于不同裸片(例如，205和207)中的页中。因此，可以避免媒体访问冲突。

图4示出了被配置成支持动态数据放置的数据结构的实例。例如，可以使用图4的数据结构来实施图2或3的媒体布局130。

在图4中，区映射301被配置成提供用于命名空间(例如，201)中的区(例如，211)的媒体布局信息。区映射301可以具有多个条目。区映射301中的每个条目标识关于区(例如，211)的信息，例如区(例如，211)的起始LBA地址311、区(例如，211)的块集合标识符313、区(例如，211)的光标值315、区(例如，211)的状态317等。

主机系统120在区起始LBA地址311处开始在区(例如，211)中写入数据。主机系统120在LBA空间中循序地在区(例如，211)中写入数据。在一定量的数据已写入到区(例如，211)中之后，由光标值315标识用于写入后续数据的当前起始LBA地址。针对区的每个写入命令将光标值315移动到用于区的下一写入命令的新起始LBA地址。状态317可以具有指示区(例如，211)为空、满、隐含地打开、明确打开、关闭等的值。

在图4中，逻辑到物理块映射303被配置成促进LBA地址(例如，331)转译成媒体(例如，203)中的物理地址。

逻辑到物理块映射303的逻辑可以具有多个条目。LBA地址(例如，331)可用作或转换成逻辑到物理块映射303的逻辑中的条目的索引。所述索引可用于查找LBA地址的条目(例如，331)。逻辑到物理块映射303中的每个条目针对LBA地址(例如，331)标识媒体(例如，203)中的存储器块的物理地址。例如，媒体(例如，203)中的存储器块的物理地址可以包含裸片标识符333、块标识符335、页映射条目标识符337等。

裸片标识符333标识存储器子系统110的媒体203中的特定集成电路裸片(例如，205或207)。

块标识符335标识使用裸片标识符333标识的集成电路裸片(例如，205或207)内的特定存储器块(例如，NAND快闪存储器)。

页映射条目标识符337标识页映射305中的条目。

页映射305可以具有多个条目。页映射305中的每个条目可以包含标识存储器单元块(例如，NAND存储器单元)内的存储器单元页的页标识符351。例如，页标识符351可包含页的字线编号和NAND存储器单元块中的页的子块编号。此外，页的条目可以包含页的编程模式353。例如，页可以在SLC模式、MLC模式、TLC模式或QLC模式下编程。当在SLC模式下配置时，页中的每个存储器单元将存储一个数据位。当在MLC模式下配置时，页中的每个存储器单元将存储两个数据位。当在TLC模式下配置时，页中的每个存储器单元将存储三个数据位。当在QLC模式下配置时，页中的每个存储器单元将存储四个数据位。集成电路裸片(例如，205或207)中的不同页可以具有用于数据编程的不同模式。

在图4中，块集合表307存储区(例如，211)的动态媒体布局的数据控制方面。

块集合表307可以具有多个条目。块集合表307中的每个条目标识集成电路裸片(例如，205和207)的数目/计数371，在所述集成电路裸片中存储区(例如，211)的数据。对于用于区(例如，211)的每个集成电路裸片(例如，205和207)，块集合表307的条目具有裸片标识符373、块标识符375、页映射条目标识符377等。

裸片标识符373标识存储器子系统110的媒体203中的特定集成电路裸片(例如，205或207)，在所述裸片(例如，205或207)上可存储区(例如，211)的后续数据。

块标识符375标识使用裸片标识符373标识的集成电路裸片(例如，205或207)内的存储器(例如，NAND快闪存储器)的特定块(例如，231或233)，在所述特定块(例如，231或233)中可存储区(例如，211)的后续数据。

页映射条目标识符337标识页映射305中的条目，其标识可用于存储区(例如，211)的后续数据的页(例如，241或241)。

图5示出了动态数据放置的方法。图5的方法可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，图5的方法至少部分地由图1、2或3的动态数据放置器113执行。虽然以特定顺序或次序示出，但是除非另外规定，否则可修改过程的次序。因此，应理解，所示出的实施例仅为实例，并且所示出的过程可以不同次序执行，并且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流程是可能的。

在框401处，存储器子系统110接收多个写入命令流。例如，所述多个流中的每个相应流被配置成在一个实施例中循序地在逻辑地址空间中写入数据；并且在另一实施例中，所述多个流中的流被配置成在一个实施例中伪循序地或随机地在逻辑地址空间中写入数据。每个写入流包含将数据集一起作为群组进行写入、微调、重写的命令集合。在所述群组中，数据可循序、随机或伪循序地在逻辑空间中写入。优选地，群组中的数据写入到擦除块集合中，其中擦除块集合中的存储器单元存储所述流的数据，但不存储来自其它流的数据。可擦除所述擦除块集合以移除所述流的数据，而不擦除其它流的数据。

例如，准许写入流中的每一个循序在存储器子系统110的媒体203上所分配的命名空间(例如，201)中的区(例如，211)中的LBA地址处写入，但禁止在LBA地址空间中无序地写入数据。

在框403处，存储器子系统110的动态数据放置器113标识存储器子系统中可用于并发写入数据的多个媒体单元(例如，109A至109N)。

在框405处，动态数据放置器113从多个流中选择第一命令以并发执行可用于写入数据的多个媒体单元。

在框407处，动态数据放置器113可响应于被选择用于并发执行多个媒体单元的第一命令，动态地产生和存储从逻辑地址空间中的第一命令标识的逻辑地址映射到多个媒体单元中的存储器单元的物理地址的媒体布局130的一部分。

在框409处，存储器子系统110通过根据物理地址将数据存储到存储器单元中来并发执行第一命令。

例如，在调度用于执行的第一命令时，可以在存储器子系统110的媒体的存储器单元的子集中进行执行第二命令。因此，用于执行第二命令的存储器单元的子集不可用于第一命令。在调度第一命令并且确定第一命令中使用的逻辑地址的媒体布局的一部分之后，第一命令可以在多个媒体单元中并发执行和/或与存储器子系统110的其余媒体单元中的第二命令的执行进度并发执行。

例如，在标识可用于执行下一命令的多个存储器单元(例如，集成电路裸片)之后，动态数据放置器113可以从块集合表307标识可用于存储下一命令的数据的物理地址。物理地址可用于更新针对下一命令中使用的LBA地址的逻辑到物理块映射303中的对应条目。

例如，当集成电路裸片(例如，205)不含写入数据时，动态数据放置器113可以确定可写入/编程到集成电路裸片(例如，205)中的存储器单元中的区的命令。根据块集合表307，动态数据放置器113定位区(例如，205)的条目，定位与集成电路裸片(例如，205)的标识符373相关联的块标识符375和页映射条目标识符377，并且使用裸片标识符373、块标识符375和页映射条目标识符377，以用于针对区(例如，211)的命令中使用的LBA地址331更新逻辑到物理块映射303中的条目的对应字段。因此，对于LBA地址331，可以在没有媒体访问冲突的情况下执行区(例如，211)的命令。

图6示出了动态媒体布局确定的实例。

在图6的实例中，示出了两个并发写入流420和430。流420具有待写入到集成电路裸片441、443、445、…的存储器单元中的项目421、423、425、…、429。流430具有待写入到集成电路裸片441、443、445、…的存储器单元中的项目431、433、435、…、439。如果流420的项目421和流452的项目431被分配成写入到同一裸片(例如，441)中，则会发生冲突，因为裸片(例如，441)无法用于并发写入流420的项目421和流430的项目431。因此，动态数据放置器(例如，图1、2或3中的113)将并发流420和430的项目421和431分配给不同裸片441和443中的页451和454，如图6所示。类似地，来自并发流420和430的项目423和433被分配到不同裸片443和441中的页453和42。例如，当流420的项目425被分配到裸片455中的页455时，并发项目435被分配成写入到另一裸片中的页中；并且裸片445中的页457可被分配到不与流420的项目425并发写入/编程的流430的项目439。因此，避免了冲突。动态媒体布局改变相对于裸片441、443、445、…的次序写入的项目的次序。例如，按一个次序将流420的项目421至429写入到裸片441、443、445、…中；并且按另一次序将流430的项目431至439写入到裸片441、443、445、…中，使得流420和430不同时访问同一裸片。在图6中，不同流420和430的数据被标记以写入到不同擦除块中。例如，用于存储流420的数据项目421的裸片441中的页451和用于存储流430的数据项目431的裸片441中的页452在单独的擦除块集合中，使得可以在不擦除存储流430的数据的页452的情况下擦除流420的页451，并且使得可以在不擦除存储流420的数据的页451的情况下擦除流430的页452。

在一些实施方案中，处理装置118与存储器子系统110之间的通信信道包含计算机网络，例如局域网、无线局域网、无线个域网、蜂窝式通信网络、宽带高速始终连接的无线通信连接(例如，当前或未来一代的移动网络链路)；并且处理装置118和存储器子系统可被配置成使用与NVMe协议中的那些类似的数据存储管理和使用命令来彼此通信。

存储器子系统110通常可具有非易失性存储媒体。非易失性存储媒体的实例包含形成于集成电路中的存储器单元和涂布在硬磁盘上的磁性材料。非易失性存储媒体可在不消耗电力的情况下维护存储在其中的数据/信息。存储器单元可使用各种存储器/存储装置技术来实施，所述存储器/存储装置技术例如NAND逻辑门、“或非”逻辑门、相变存储器(PCM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器、交叉点存储装置及存储器装置(例如，3D XPoint存储器)。交叉点存储器装置使用无晶体管存储器元件，所述无晶体管存储器元件中的每一个具有在一起堆叠成列的存储器单元和选择器。存储器元件列通过两个垂直线材层连接，其中一个层处于存储器元件列上方，并且另一层处于存储器元件列下方。可以单独地在两个层中的每一层上的一个导线的交叉点处选择每个存储器元件。交叉点存储器装置为快速且非易失性的，并且可用作通用存储器池以供处理和存储。

存储器子系统(例如，110)的控制器(例如，115)可运行固件以响应于来自处理装置118的通信而执行操作。一般来说，固件是一种提供工程化计算装置的控制、监测和数据操纵的计算机程序类型。

涉及控制器115的操作的一些实施例可使用由例如控制器115的固件之类的控制器115执行的计算机指令来实施。在一些情况下，硬件电路可用于实施功能中的至少一些。固件可最初存储在非易失性存储媒体或另一非易失性装置中，并且加载到易失性DRAM和/或处理器内高速缓存存储器中以供控制器115执行。

非暂时性计算机存储媒体可用于存储存储器子系统(例如，110)的固件的指令。当指令由控制器115和/或处理装置117执行时，所述指令使得控制器115和/或处理装置117执行上文所论述的方法。

图7示出了计算机系统500的实例机器，在所述实例机器内可执行用于使得机器执行本文所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统500可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或使用存储器子系统(例如，图1的存储器子系统110)或可用以执行动态数据放置器113的操作(例如，执行指令以执行对应于参考图1-5描述的动态数据放置器113的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中进行操作。

机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接桥，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。此外，虽然示出了单个机器，但还应认为术语“机器”包含单独地或共同地执行一组(或多组)指令以执行本文所论述的方法中的任何一种或多种的机器的任何集合。

实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态随机存取存储器(SRAM)等)，以及数据存储系统518，其经由总线530(其可包含多个总线)彼此通信。

处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可以是一或多个专用处理装置，如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502被配置成执行指令526，以用于执行本文中所论述的操作和步骤。计算机系统500可进一步包含用以经由网络520通信的网络接口装置508。

数据存储系统518可以包含机器可读存储媒体524(也被称作计算机可读媒体)，在所述机器可读存储媒体上存储有一或多组指令526或体现本文中所描述的方法或功能中的任何一或多个的软件。指令526还可以在由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。

在一个实施例中，指令526包含用以实施对应于动态数据放置器113(例如，参看图1-5所描述的动态数据放置器113)的功能的指令。虽然在实例实施例中将机器可读存储媒体524展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储指令的一或多个集合的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令并且使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。

已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里并且通常被认为是引起所需结果的操作的自洽序列。操作是需要物理量的物理操纵的那些操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目或类似物是方便的。

然而，应牢记，所有这些和类似术语应与适当物理量相关联，并且仅是应用于这些量的方便标记。本公开可涉及将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操纵和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。

本文中呈现的算法和显示本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。将了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。

本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。

在本说明书中，各种功能和操作描述为由计算机指令执行或由计算机指令引起以简化描述。然而，所属领域的技术人员将认识到，此类表达的意图是所述功能源自由一或多个控制器或处理器(例如微处理器)执行计算机指令。替代地或组合地，所述功能和操作可使用具有或不具有软件指令的专用电路系统实施，例如使用专用集成电路(ASIC)或现场可编程门阵列(FPGA)来实施。可使用并无软件指令的固线式电路或结合软件指令实施实施例。因此，技术不限于硬件电路和软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定来源。

在前述说明书中，已参考其具体实例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本发明进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。