具体实施方式

下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

在例如相机快门驱动、电磁铁充磁驱动、补光灯(闪光灯)驱动或者测距系统供电等需要提供瞬时高脉冲功率驱动的应用场景中，通常利用驱动装置和储能电容组件实现对目标负载的驱动。而在相关技术中，对储能电容组件实现充电管理和放电驱动是分别以两个相互独立的电路来实现的，电路体积较大；并且控制器需要以两条独立的控制线路对充电管理模块和放电驱动模块进行分别控制，控制线路复杂。

为了解决相关技术中存在的问题，本申请提供了一种驱动装置，以复用电路实现充电管理和放电驱动的结构复用，在减小电路体积的同时，精简了控制线路，也降低了电路上的能耗。

图1是本申请实施例提供的一种驱动装置结构示意图。如图1所示的驱动装置10包括：控制器11、储能电容单元12以及复用电路13。其中，控制器11与复用电路13连接，用于向复用电路13发送控制信号。复用电路13与储能电容单元12连接，用于响应控制器11的控制信号，对储能电容单元12进行充电或放电，向目标负载输出驱动信号。图1所示的复用电路13具有对储能电容单元12进行充电管理的功能和控制储能电容单元12放电实现对目标负载驱动的功能，是相关技术中充电管理模块和放电驱动模块的电路结构复用。其中，复用电路13包括滤波电路单元，滤波电路单元电连接在控制器11与目标负载之间，以及储能电容单元12与目标负载之间；当对储能电容单元12进行充电时，滤波电路单元作为充电回路的无源网络使用，当储能电容单元12进行放电时，滤波电路单元作为电磁干扰(Electromagnetic Interference，简称：EMI)滤波器使用。控制器11与复用电路13的通信是复用信号线的连接通信，例如可以通过时序的控制实现充电和放电的交替控制，实现了控制线路的复用和精简。

本实施例中驱动装置通过控制器与复用电路连接，向复用电路发送控制信号；复用电路与储能电容单元连接，响应所述控制器的控制，对所述储能电容单元进行充电或放电，向目标负载输出驱动信号，其中，复用电路包括滤波电路单元，滤波电路单元电连接在控制器与所述目标负载之间，以及储能电容单元与目标负载之间；当对储能电容单元进行充电时，滤波电路单元作为充电回路的无源网络使用，当储能电容单元进行放电时，滤波电路单元作为EMI滤波器使用，通过电路复用结构的精简设计，减小驱动单元的体积占用，利于小型化应用，并通过控制信号线的复用，精简了信号线路，提高了电路可靠性。

示例性的，上述控制器向复用电路输出的控制信号可以是复用的控制信号，即控制器发送一个控制信号同时控制复用电路对储能电容单元进行充电或放电，当充电或放电结束后，复用电路向目标负载输出驱动信号。另外，上述控制器向复用电路输出的控制信号也可以是独立的控制信号，即控制器发送一个控制信号控制复用电路对储能电容单元进行充电或放电，发送另一个控制信号控制复用电路向目标负载输出驱动信号。其中，复用电路还可以包括开关电路单元，开关电路单元电连接在控制器与滤波电路单元之间，以及储能电容单元与滤波电路单元之间，用于控制储能电容单元进行充电或放电。可以理解的是，在具体实现过程中还有其它控制信号发送方式，本申请对此不做限制。在图1所示结构的基础上，下面对图1中复用电路13的可选电路结构进行举例说明。进一步地，复用电路还可以包括阻断电路单元，该阻断电路单元电连接在滤波电路单元与目标负载之间。当储能电容单元通过滤波电路单元对目标负载进行供电时，阻断电路单元起到阻断作用，避免出现环流。图2是本申请实施例提供的另一种驱动装置结构示意图。在图2所示的驱动装置10中，控制器11未示出，储能电容单元12以单个电容作为示意，复用电路13具体可以包括第一开关单元Q1(图中以场效应管为示例)、第二开关单元Q2(图中以场效应管为示例)、第三开关单元Q3(图中以场效应管为示例)、第四开关单元Q4(图中以场效应管为示例)、第一电感单元L1(图中以单个电感为示例)、第二电感单元L2(图中以单个电感为示例)、第一阻环流二极管D1以及第二阻环流二极管D2。如图2所示，复用电路13可以理解为是一种充放电复用的H桥电路，目标负载两侧所连电路基本对称一致。储能电容单元12的一端连接至电压节点Vcap，另一端接地。

具体结构如图2所示，第一开关单元Q1的一端通过第二开关单元Q2连接接地端，另一端与储能电容单元的高压端连接。第一电感单元L1的一端与目标负载连接，另一端连接至第一开关单元Q1与第二开关单元Q2之间。第一阻环流二极管D1的正极与电源端Vs连接，负极连接至第一电感单元L1与目标负载之间。第四开关单元Q4的一端通过第三开关单元Q3连接接地端，另一端与储能电容单元的高压端连接。第二电感单元L2的一端与目标负载连接，另一端连接至第四开关单元Q4与第三开关单元Q3之间。第二阻环流二极管D2的正极与电源端Vs连接，负极连接至第二电感单元L2与目标负载之间。储能电容单元的低压端与接地端连接。如图2所示，第一开关单元Q1、第二开关单元Q2、第三开关单元Q3、第四开关单元Q4都以N型场效应管作为示例，但也可以是晶体管、继电器等具有开关功能的元器件。本实施例中第一开关单元Q1、第二开关单元Q2、第三开关单元Q3、第四开关单元Q4都是正向连接。正向连接例如是图2所示各开关单元的源极接低电位，漏极接高电位，各开关管正向偏置。

在图2所示的示例中，其中，第一开关单元Q1的控制端、第二开关单元Q2的控制端、第三开关单元Q3的控制端、第四开关单元Q4的控制端都与控制器连接。例如图2中第一开关单元Q1的栅极、第二开关单元Q2的栅极、第三开关单元Q3的栅极、第四开关单元Q4的栅极都与控制器连接，用于响应控制器的控制而导通或截止各开关管。控制器具体用于发出控制第一开关单元Q1、第二开关单元Q2、第三开关单元Q3和第四开关单元Q4的导通时序的控制信号。

由于图2中第一开关单元Q1、第二开关单元Q2、第一电感单元L1以及第一阻环流二极管D1构成的左侧半桥，与第三开关单元Q3、第四开关单元Q4、第二电感单元L2以及第二阻环流二极管D2构成的右侧半桥在结构上相互对称，其充放电原理类似，本实施例以左侧半桥进行充放电过程举例说明。第一开关单元Q1、第二开关单元Q2的导通和截止由控制器发出的控制信号实现控制。

图2A-2C是本申请实施例提供的在图2结构基础上的充放电阶段示意图。图2中实现一个完整充放电过程具体可以顺序地包含三个阶段：在第一阶段，如图2A所示，控制器控制第一开关单元Q1截止且第二开关单元Q2导通，第一阻环流二极管D1正向偏置提供充电电流路径，电源端Vs直接对第一电感单元L1充电，实现对第一电感单元L1的充能；在第二阶段，如图2B所示，控制器控制第一开关单元Q1导通且第二开关单元Q2截止，第一电感单元L1在此阶段中相当于一个电流源放电至储能电容单元，第一电感单元L1上电流逐渐减小到0，实现对储能电容单元的充能；在第三阶段，如图2C所示，控制器保持第一开关单元Q1导通且第二开关单元Q2截止，储能电容单元通过第一开关单元Q1、第一电感单元L1向目标负载放电，实现对目标负载的驱动，并且在此阶段中第一阻环流二极管D1反向偏置，将放电电流路径与电源端Vs阻断，避免出现环流。循环执行图2A-2C所示的三个阶段，就能实现对储能电容单元的循环充放电控制。

其中，充电阶段可以理解为是在第一阶段和第二阶段中，电源端Vs通过第一电感单元L1将能量转移至储能电容单元的过程，由于能量转移过程与电容器的电压无关，因此本实施例中充电阶段的充电功率恒定。而放电阶段可以理解为是在第三阶段，储能电容单元经过第一开关单元Q1、第一电感单元L1向目标负载放电。在图2所示的结构中，第一阻环流二极管D1和第二阻环流二极管D2对两侧半桥的充电过程和放电过程进行隔离，避免放电过程高压反灌电源端Vs，由此实现了充电路径和放电路径的结构复用，减少了充电电路和放电电路的体积。可选地，储能电容单元还可以与控制器连接实现充电情况的反馈和监控，以便控制器进一步根据储能电容单元的充电情况控制各开关单元的工作状态，使得储能电容单元始终在预设的电压值附近波动。

图2A-2C示出了图2中左侧半桥的充放电过程，而图2中左侧半桥和右侧半桥对目标负载放电的充放电时序，可以是交替进行的，也可以是同步进行的。

作为一种对目标负载交替放电的实施例，可以是左侧半桥和右侧半桥的放电时序相反。在图2中，例如，左侧半桥在T1时段中处于第一阶段和第二阶段，即先第一开关单元Q1截止、第二开关单元Q2导通对第一电感单元L1充能，然后第一开关单元Q1导通、第二开关单元Q2截止对储能电容单元充能；而右侧半桥在该T1时段内则处于第三阶段，即保持第三开关单元Q3截止、第四开关单元Q4导通形成储能电容单元对目标负载的放电路径。接着，左侧半桥在T1之后的T2时段中进入第三阶段，即保持第一开关单元Q1导通、第二开关单元Q2截止形成储能电容单元对目标负载的放电路径；而右侧半桥在该T2时段内则进入第一阶段和第二阶段，即先第四开关单元Q4截止、第三开关单元Q3导通对第二电感单元L2充能，然后第四开关单元Q4导通、第三开关单元Q3截止对储能电容单元充能。如此循环T1-T2实现左侧半桥和右侧半桥对目标负载的交替充放电。左侧半桥和右侧半桥交替对目标负载放电，降低了电源端Vs输出电流，减小传输路线的损耗，也减小了对电源端Vs的冲击。

作为一种对目标负载同步放电的实施例，可以是左侧半桥和右侧半桥的放电时序相同。在图2中，例如，左侧半桥和右侧半桥在T1同时处于第一阶段和第二阶段，即先第一开关单元Q1截止、第二开关单元Q2导通对第一电感单元L1充能，同时第四开关单元Q4截止、第三开关单元Q3导通对第二电感单元L2充能，然后第一开关单元Q1导通、第二开关单元Q2截止对储能电容单元充能，同时第四开关单元Q4导通、第三开关单元Q3截止对储能电容单元充能。接着，左侧半桥和右侧半桥在T2时段都进入第三阶段，即保持第一开关单元Q1导通、第二开关单元Q2截止形成储能电容单元对目标负载的放电路径，同时保持第三开关单元Q3截止、第四开关单元Q4导通形成储能电容单元对目标负载的放电路径。如此循环T1-T2实现左侧半桥和右侧半桥对目标负载的同步充放电。目标负载同步放电简化了时序控制。

上述对储能电容单元充电的过程中，由于电源端Vs和相当于电流源的电感单元串联对储能电容单元充电，能够在储能电容单元上加载高于电源端Vs电压的电压值。上述实施例中第一电感单元L1、第二电感单元L2都可以如图2所示的单个电感，也可以是多个电感构成的组件，在此不做限定。上述的第一开关单元Q1、第二开关单元Q2、第三开关单元Q3、第四开关单元Q4具体可以是如图2所示的N型场效应管，也可以是晶体管，还可以是继电器等具有开关控制的器件，其实现原理和技术效果与图2所示场效应管类似，在此不做赘述。

在图2所示结构的基础上，图3是本申请实施例提供的再一种驱动装置结构示意图。与图2相比，如图3所示的复用电路中的滤波电路单元具体可以包括第一滤波电容单元C1和第二滤波电容单元C2，分别与第一电感单元L1和第二电感单元L2构成LC低通滤波，以实现储能电容单元放电过程中的滤波。具体地，如图3所示，第一滤波电容单元C1的一端连接至第一电感单元L1和目标负载之间，另一端与接地端连接。第二滤波电容单元C2的一端连接至第二电感单元L2和目标负载之间，另一端与接地端连接。第一电感单元L1和第二电感单元L2在上述图2A所示的第一阶段和图2B所示的第二阶段，都作为充电电感，但在上述图2C所示的第三阶段，则与第一滤波电容单元C1和第二滤波电容单元C2构成二阶低通滤波器，降低输入目标负载的高次谐波，减小目标负载对外辐射的电磁干扰。并且，由于电子元器件通常都存在因自身的体电容(开关管的Coss电容与Crss电容)导致能量流失的问题，而本实施例中的第一滤波电容单元C1和第二滤波电容单元C2，能够实现对开关单元中体电容能量的回收。具体地，在上述图2C所示实施例的第三阶段的死区时间内，第二开关单元Q2的体电容可以通过第一电感单元L1对第一滤波电容单元C1放电，体电容的能量转移到第一滤波电容单元C1中存储。而在图2A所示实施例的第一阶段中，第一滤波电容单元C1存储的这部分能量也参与给第一电感单元L1的充能，由此通过第一滤波电容单元C1实现了对第二开关单元Q2的体电容能量的回收。第二滤波电容单元C2基于同样的原理实现了对第三开关单元Q3的体电容能量的回收。

在图2或图3所示实施例中，图4是本申请实施例提供的又一种驱动装置结构示意图。与图2或图3所示相比，图4所示复用电路还包括主栅极驱动单元131,主栅极驱动单元131用于将来自控制器的控制信号转换为驱动开关管栅极的栅极驱动信号，主栅极驱动单元可以是主栅极驱动器。主栅极驱动单元131具有一个接入复用信号的输入端和四个输出端(g1、g2、g3、g4)。具体地，主栅极驱动单元131的输入端与控制器连接，第一输出端g1与第一开关单元Q1的控制端连接，第二输出端g2与第二开关单元Q2的控制端连接，第三输出端g3与第三开关单元Q3的控制端连接，第四输出端g4与第四开关单元Q4的控制端连接。主栅极驱动单元131将来自控制器的控制信号转变为可以直接驱动各开关单元的开关驱动信号。图4中第一开关单元Q1、第二开关单元Q2、第三开关单元Q3、第四开关单元Q4为场效应管，则其各自的控制端是各场效应管的栅极。假如第一开关单元Q1、第二开关单元Q2、第三开关单元Q3、第四开关单元Q4是晶体管，则控制端是晶体管的基极。假如第一开关单元Q1、第二开关单元Q2、第三开关单元Q3、第四开关单元Q4是继电器，则控制端是继电器的切换控制端口。

在上述各种实施例中，储能电容单元可以是一个电容器也可以是多个电容器构成的组件，在此不做限定。但对于储能电容单元包含两个串联电容器的结构，可以增加电容均压单元进行均压。其中，储能电容单元包含的电容器可以是法拉电容器。

图5是本申请实施例提供的一种电容均压单元结构示意图。在图2、图3或者图4所示实施例基础上，储能电容单元具体可以包括2个电容子单元121。为了在储能电容单元充放电过程中，降低2个电容子单元121之间因元器件个体差异导致的电压不均衡，驱动装置还可以包括如图5所示的电容均压单元14。该电容均压单元14连接至图5所示2个电容子单元121之间，用于对该2个电容子单元121均衡电压。图5中电容子单元121以单个电容进行示例，但每个电容子单元121具体还可以是包含多个电容的组件，或者是电容和其他电子器件构成的电容型组件。电容均压单元14接入位置两侧的电容子单元121结构应一致，实现2个电容子单元121的相互串联的对称结构，本实施例对单个电容子单元121的具体结构不做限定。储能电容单元中的电容子单元121可以是法拉电容器。

图5中电容均压单元14可以包括：第一基准分压单元Rp1、第二基准分压单元Rp2、比较器U1、正反馈阻抗单元RF+、负反馈阻抗单元RF-、振荡电容单元Cosc以及滤波电感单元Lo。具体地，如图5所示，第一基准分压单元Rp1和第二基准分压单元Rp2串联在储能电容单元的高压端和接地端之间。图5中储能电容单元的高压端为图2所示储能电容单元所连的电压节点Vcap，由此在第一基准分压单元Rp1和第二基准分压单元Rp2之间的节点提供稳定的基准电压，且电压值为电压节点Vcap电压的一半。第一基准分压单元Rp1和第二基准分压单元Rp2例如可以是图5所示的电阻或其他阻抗型元器件，在此不做限定。比较器U1的正相输入端(以符号+标识)连接至第一基准分压单元Rp1和第二基准分压单元Rp2之间，由此接入较为基准电压。比较器U1的反相输入端(以符号-标识)通过振荡电容单元Cosc与接地端连接。滤波电感单元Lo的第一端与比较器U1的输出端连接，第二端连接至2个电容子单元121之间。正反馈阻抗单元RF+的一端与比较器U1的正相输入端连接，另一端与比较器U1的输出端连接。负反馈阻抗单元RF-的一端与比较器U1的反相输入端连接，另一端与滤波电感单元Lo的第二端连接。如图5所示的电容均压单元14不需要与控制器通讯，即可实现电容高动态响应稿精度均压。

电容均压单元14上电后即可进入极高频率的震荡状态，使得比较器U1输出占空比和频率都变化的脉冲宽度调制(Pulse width modulation，PWM)波。其中，电压节点Vcap的电压值是UCap，第一基准分压单元Rp1和第二基准分压单元Rp2的电阻值都是RP，正反馈阻抗单元RF+和负反馈阻抗单元RF-的电阻值都是RF。当储能电容单元中的2个电容子单元121存在电压不均衡，比较器U1输出占空比和频率会随之改变,电容子单元121的电压在如下设定误差区间内上下波动：

若其中一个电容子单元121的电压稍高，它的能量会被滤波电感单元Lo吸收并转移到电压低的另一个电容子单元121上，实现能量转移和电压均衡。

图5中第一基准分压单元Rp1和第二基准分压单元Rp2、正反馈阻抗单元RF+、负反馈阻抗单元RF-分别可以是如图5所示的单个电阻，也可以是多个电阻构成的组件；振荡电容单元Cosc可以是如图5所示的单个电容，也可以是多个电容构成的组件；滤波电感单元Lo可以是如图5所示的单个电感，也可以是多个电感构成的组件，本实施例在此都不做限定。

在一些实施例中，图6是本申请实施例提供的另一种电容均压单元结构示意图。图7是本申请实施例提供的再一种电容均压单元结构示意图。在图5所示实施例中，要对电容容量较大的储能电容单元进行均压，电容均压单元14需要较高的均压能力。为了提高对储能电容单元的均压效果，图6和图7所示电容均压单元14还可以包括缓冲单元141。比较器U1的输出端通过缓冲单元141与滤波电感单元Lo的第一端连接。如图6和图7所示，缓冲单元141的输入端连接比较器U1的输出端，输出端连接滤波电感单元Lo的第一端，缓冲单元141的加入，减少了振荡、提高了电容均压单元14矫正电流输出能力，使得电容均压单元14能够实现较大容量电容组的均压。其中，缓冲单元141可以是如图6所示的两个场效应管组成的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称：CMOS)缓冲电路，也可以是如图7所示的两个晶体管组成的双极性晶体管缓冲电路。相比较而言，在电压较低的电容组均压场景中，采用图6所示的CMOS缓冲电路可以实现更小的损耗；而在电压较高的电容组均压场景中，采用图7所示的双极性晶体管缓冲电路可以实现更小的损耗。

以法拉电容作为电容子单元121为例，由于法拉电容单体耐压为2.5V，两个法拉电容进行均压获得的电容组耐压为5V。若需要获得更高耐压的电容组，那么就需要对更多数目的电容进行串联和均压。在上述加缓冲单元141或不加缓冲单元141的各种电压均压单元实施例中，储能电容单元中每个电容子单元121可以具体包括：2n个电容单体，以及2n-1个树形连接的电容均压单元14，n为大于0的整数。可以理解为，本实施例中可以对均压单元进行树形连接，实现均压结构的扩展组合和浮地工作，由此实现对2个以上电容的均压。以未加缓冲单元141的均压单元为例，图8是本申请实施例提供的一种树形连接的电容均压单元结构示意图。在图8所示的树形连接结构中，第一电容均压单元14a、第二电容均压单元14b、第三电容均压单元14c是三个结构相同的电容均压电路，第一存储电容CL1和第二存储电容CL2串联构成一个电容子单元121，第三存储电容CL3和第四存储电容CL4串联构成另一个电容子单元121。第一存储电容CL1、第二存储电容CL2、第三存储电容CL3和第四存储电容CL4依次串联在电压节点Vcap和接地端之间。第一电容均压单元14a连接至第二存储电容CL2与第三存储电容CL3之间，第二电容均压单元14b连接至第一存储电容CL1与第二存储电容CL2之间，第三电容均压单元14c连接至第三存储电容CL3与第四存储电容CL4之间。其中，电压节点Vcap作为第二电容均压单元14b的高压端，第二存储电容CL2与第三存储电容CL3之间作为第二电容均压单元14b的接地端；第二存储电容CL2与第三存储电容CL3之间作为第三存储电容CL3的高压端，第三存储电容CL3直接连接至接地端。在图8所示的结构中，每个电容子单元121包括2个电容单体和1个电容均压单元14。假如电容子单元121中有4个电容单体，则设置3个树形连接的电容均压单元14。每个电容子单元121中，对于2n个电容单体的均压任务，需要电容均压单元14的数目是1+2+4+…2^(n-1),这是一个以2为公比的等比数列求和，也就是2n-1个。例如，对于4个电容单体的均压任务，n＝2，电容子单元121包含的电容均压单元14的数目也就是4-1＝3个；对于8个电容单体均压，n＝3,电容子单元121包含电容均压单元14的数目也就是8-1＝7个。本实施例中电容均压单元14对电容单体两两均压。

在上述各种实施例中，在目标负载所需驱动电压较高的情况下，驱动装置需要对电源端Vs电压进行更高的升压处理。在利用上述复用电路的充电可以进行升压之外，还可以通过引入预升压单元15来提高升压效果。图9是本申请实施例提供的一种预升压的驱动装置结构示意图。如图9所示的驱动装置，还可以包括预升压单元15。复用电路通过预升压单元15与电源端Vs连接。预升压单元15用于将电源端Vs的电压升压后传输给复用电路。例如，在电源端Vs的电压经过预升压单元15提高2-4倍后再送入复用电路给储能电容单元充能时，与无预升压单元15的结构中原电流相比较，本实施例的复用电路中电流会降低到1/2-1/4的原电流。电路中电流的降低，可以实现发热的降低和储能电容单元的电感尺寸的减小，也进一步降低了电路能耗。

图9所示的预升压单元15可以是传统的DC/DC电路，例如boost电路，但功率电感器会占据较大尺寸，导致整体电路尺寸较大。预升压单元15也可以使用开关电容变换器(SCC)来实现，然而现有的二极管开关电容变换器由于二极管的存在，效率较低，且需要搭配交流电源使用。对于电子线路而言，交流电源本身属于逆变电路，需要占用一定尺寸，与体积庞大的二极管阵列和电容阵列共同使用，很难实现电路的小型化。现有的二极管开关电容变换器中二极管和电容需要承受二倍电源电压，电压应力较高，不利于优化成本。并且，二极管式开关电容变换器等效模型中的输出阻抗较高，不利于大功率场景。

为了实现结构的小型化，以及对大功率场景的适用，本实施例的预升压单元15引入场效应管桥式电路来实现。图10是本申请实施例提供的一种预升压单元结构示意图。如图10所示，预升压单元15具体包括第一半桥控制单元151和第二半桥储能单元152。第一半桥控制单元151与控制器、第二半桥储能单元152、电源端Vs和接地端连接，用于响应控制器的控制，将电源端Vs的电源电压信号或接地端的接地电压信号传输给第二半桥储能单元152。第二半桥储能单元152还与控制器、复用电路、直流端和接地端连接，用于在第一半桥控制单元151传输接地电压信号时，响应控制器的控制导通直流端进行充电储能，以及，在第一半桥控制单元151传输电源电压信号时，响应控制器的控制导通接地端升压放电输出至复用电路。

其中，第二半桥储能单元152的数量可以是1个也可以是多个。如果预升压单元15中仅包括一个第二半桥储能单元152，那么该第二半桥储能单元152对应的直流端直接为电源端Vs。例如图10中，1个第一半桥控制单元151和1个第二半桥储能单元152实现将电源端Vs的电压提升至2倍的升压输出。如果预升压单元15中包含的第二半桥储能单元152的数量为大于1的M，那么图11是本申请实施例提供的另一种预升压单元结构示意图。如图11所示，该M个第二半桥储能单元152顺序依次连接，每个第二半桥储能单元152都与第一半桥控制单元151连接，且顺序第一个第二半桥储能单元152对应的直流端为电源单元的输出端，其余M-1个第二半桥储能单元152对应的直流端为顺序前一个第二半桥储能单元152的输出端，顺序最后一个第二半桥储能单元152与复用电路连接。如图11所示，顺序第二个第二半桥存储单元是顺序依次连接的最后一个第二半桥存储单元，其输出的电压是电源端Vs的电压的3倍。每增加一个第二半桥存储单元，就是在前一个第二半桥存储单元输出电压的基础上加上1倍电源端电压。由此，通过增加顺序依次连接的第二半桥存储单元的数量，可以实现输出电压以1倍电源端电压逐个叠加的预升压。本实施例中单个第二半桥存储单元可以相当于一个电压加法器单元153。

具体地，如图10或图11所示，第一半桥控制单元151包括：第一栅极驱动器1511、第一场效应管G1和第二场效应管G2。其中，第一场效应管G1和第二场效应管G2正向串联连接于电源端Vs和接地端之间。如图10和图11所示，正向串联可以理解为第一场效应管G1和第二场效应管G2串联，且都正接。第一场效应管G1和第二场效应管G2都是N型场效应管。第一栅极驱动器1511用于将控制器输出的控制信号转化为对第一场效应管G1和第二场效应管G2的栅极驱动信号。具体地，第一栅极驱动器1511的高侧驱动信号输出端(Vho)与第一场效应管G1的栅极连接，第一栅极驱动器1511的半桥模块输出端(VS)连接至第一场效应管G1和第二场效应管G2之间，第一栅极驱动器1511的低侧驱动信号输出端(Vlo)与第二场效应管G2的栅极连接，第一栅极驱动器1511的高侧输入端(Hin)和低侧输入端(Lin)与控制器连接。

第二半桥储能单元152包括：第一飞跨电容Cfly1Cfly1、第一输出电容Cout1Cout1、第二栅极驱动器1521、耦合阻抗器Rd、耦合电容Cd、第三场效应管G3和第四场效应管G4。第三场效应管G3和第四场效应管G4反向串联连接，第三场效应管G3的漏极通过第一输出电容Cout1与接地端连接，所述第四场效应管G4的源极与直流端连接。如图10和图11所示，反向串联可以理解为第三场效应管G3和第四场效应管G4串联，且都反接。第三场效应管G3和第四场效应管G4也都是N型场效应管。第二栅极驱动器1521用于将控制器输出的控制信号转化为对第三场效应管G3和第四场效应管G4的栅极驱动信号。第二栅极驱动器1521的高侧驱动信号输出端(Vho)与第三场效应管G3的栅极连接,第二栅极驱动器1521的低侧驱动信号输出端(Vlo)通过耦合电容Cd与第四场效应管G4的栅极连接，耦合阻抗器Rd的一端与直流端连接，另一端连接至第四场效应管G4和耦合电容Cd之间，第二栅极驱动器1521的高侧输入端(Hin)和低侧输入端(Lin)与控制器连接。第一飞跨电容Cfly1的一端与第二栅极驱动器1521的半桥模块输出端(VS)连接，另一端连接至第一场效应管G1和第二场效应管G2之间。

在上述图10和图11所示的实施例的第一栅极驱动器1511和第二栅极驱动器1521中，各栅极驱动器的高侧输入端(Hin)输入的控制信号都互相同步，各低侧输入端(Lin)输入的控制信号也互相同步，但且高侧输入端(Hin)与低侧输入端(Lin)输入的控制信号相反。由此对预升压单元15中各场效应管的控制，实现对电源端的电压预升压。具体例如，当控制第二场效应管G2和第四场效应管G4导通、第一场效应管G1和第三场效应管G3截止时，电源端Vs对第二半桥储能单元152中的第一飞跨电容Cfly1充电，使其电压极性为左负右正。当控制第一场效应管G1和第三场效应管G3导通、第二场效应管G2和第四场效应管G4截止时，电源端Vs与两端电压为Vs的第一飞跨电容Cfly1串联，通过第三场效应管G3输出2Vs的电压对第一输出电容Cout1充电，实现图10所示2Vs输出或图11所示3Vs输出。在上述过程中，图10和图11所示第三场效应管G3和第四场效应管G4反接形成的“颠倒半桥”实现特殊的同步整流网络。场效应管工作在同步整流状态，也就是第四场效应管G4的导通将屏蔽其体二极管，第三场效应管G3的导通将屏蔽其体二极管。

如图10和图11所示，由于第四场效应管G4是源极接正电压的NMOS，要让第四场效应管G4导通，栅极需要比Vs更高的驱动电压。但是第二栅极驱动器1521的高侧驱动信号输出端(Vho)已经被第三场效应管G3占用，所以上述实施例中利用耦合阻抗器Rd和耦合电容Cd构成的交流耦合网络、第二栅极驱动器1521的低侧驱动信号输出端(Vlo)提供的交流驱动分量，为第四场效应管G4提供驱动电压。耦合电容Cd隔离低侧驱动信号输出端(Vlo)输出的直流分量，最终在第四场效应管G4的栅极耦合出幅度为Vd/2的驱动电压，实现对第四场效应管G4的驱动。其中，第二栅极驱动器1521的低侧驱动信号输出端(Vlo)输出电压为Vd，而第二栅极驱动器1521的高侧驱动信号输出端(Vho)是相对于半桥模块输出端(VS)输出Vd电压。例如，Vd为12V，通过电容耦合过去的栅极电压为6V。

在上述实施例中，第一栅极驱动器1511和第二栅极驱动器1521都可以是自举栅极驱动器，从而降低硬件成本。

在一些自举栅极驱动器的实施例中，第一半桥控制单元151还包括第一自举二极管Db1和第一隔离电容Cb1。如图10和图11所示，第一自举二极管Db1的正极连接第一栅极驱动器1511的芯片供电端(Vd)，负极连接第一栅极驱动器1511的浮空供电端(Vb)。第一隔离电容Cb1的一端连接第一栅极驱动器1511的浮空供电端(Vb)，另一端连接第一栅极驱动器1511的半桥模块输出端(VS)，其中，第一栅极驱动器1511的芯片供电端(Vd)还连接至第一供电端(图中还以Vd示意第一供电端及其提供的电压值)。如图10和图11所示，第二半桥控制单元还可以包括第二自举二极管Db2和第二隔离电容Cb2。第二自举二极管Db2的正极连接第二供电端(图中以Vd+Vs示意第二供电端及其提供的电压值)，负极连接第二栅极驱动器1521的浮空供电端(Vb)。第二隔离电容Cb2的一端连接第二栅极驱动器1521的浮空供电端(Vb)，另一端连接第二栅极驱动器1521的半桥模块输出端(VS)；其中，第二栅极驱动器1521的芯片供电端(Vb)还连接至第一供电端，且第二供电端的电压为电源端的电压与第一供电端的电压之和。由于第三场效应管G3的参考最低电压为Vs而不是地，所以驱动第三场效应管G3的自举驱动器的自举二极管需要接的电压是Vd+Vs，其中Vd可以为完全导通场效应管所需的电压。其中，Vd也是第一供电端提供的电压值。本实施例通过交流耦合和自举结合的方式实现场效应管的栅极驱动。

在图10和图11所示的实施例中，各场效应管可以是硅场效应管，也可以是氮化镓、碳化硅等新型宽禁带半导体器件，在此不做限定。第一栅极驱动器1511、第二栅极驱动器1521根据不同的实际需要，可以串联额外的阻尼电阻或者快速泄放二极管，或者也可以并联稳压二极管等元器件，在此不做限定。

在另一些预升压单元15的实施例中，区别于图10和图11所示的结构，还可以通过引入P型场效应管实现上述预升压单元15，由此可以降低栅极驱动器成本，减小栅极驱动器的尺寸。图12是本申请实施例提供的再一种预升压单元结构示意图。图13是本申请实施例提供的又一种预升压单元结构示意图。预升压单元15具体可以包括单个或多个基本二倍压单元153。

在一些预升压单元15包括单个基本二倍压单元153的实施例中，如图12所示，复用电路通过单个基本二倍压单元153与电源端Vs连接，电源端Vs为单个基本二倍压单元153的倍压前供电端。基本二倍压单元153用于将电源端电压升压2倍后传输给复用电路。

在一些预升压单元15包括多个基本二倍压单元153的实施例中，如图13所示，预升压单元15具体包括K个顺序依次连接的基本二倍压单元153，K为大于1的整数。图13所示结构可以理解为是图12所示结构的扩展。顺序依次连接的具体方式可以如图13示意，每个基本二倍压单元153都连接至控制器，且第一个基本二倍压单元153所连接的倍压前供电端为电源端Vs，第二个基本二倍压单元153所连接的倍压前供电端为第一个基本二倍压单元153的输出端，以此类推，之后每个基本二倍压单元153的倍压前供电端都是顺序前一个基本二倍压单元153的输出，由此实现2K倍电源端电压的升压。具体地，例如复用电路通过K个顺序依次连接的基本二倍压单元153与电源端Vs连接。K个顺序依次连接的基本二倍压单元153用于将电源端电压升压2K倍后传输给复用电路。其中，K个顺序依次连接基本二倍压单元153中，顺序第一个基本二倍压单元153与电源端Vs和接地端连接，用于将电源端电压升压2倍后输出。其余K-1个基本二倍压单元153与接地端和顺序前一个基本二倍压单元153的倍压输出端相连，用于将顺序前一个基本二倍压单元153的输出电压叠加2倍电源端电压后输出。电源端Vs为顺序第一个基本二倍压单元153的倍压前供电端，所述顺序前一个基本二倍压单元153的倍压输出端为所述其余K-1个基本二倍压单元153的倍压前供电端。

如图12所示，基本二倍压单元153具体包括：第五场效应管G5、第六场效应管G6、第七场效应管G7、第八场效应管G8、第一滤波阻抗器R1、第二滤波阻抗器R2、第三滤波阻抗器R3、第四滤波阻抗器R4、第一滤波电容C31、第二滤波电容C32、第三滤波电容C33、第四滤波电容C34、第二输出电容Cout2以及第二飞跨电容Cfly2。其中，第五场效应管G5和第六场效应管G6正向串联连接于倍压前供电端和接地端之间，第七场效应管G7和第八场效应管G8反向串联连接于倍压前供电端和接地端之间，且第八场效应管G8通过第二输出电容Cout2连接接地端。正向串联是指第五场效应管G5和第六场效应管G6相互串联，且都正接；反向串联是指第七场效应管G7和第八场效应管G8相互串联，且都反接。其中，第五场效应管G5和第八场效应管G8为P型场效应管；第六场效应管G6和第七场效应管G7为N型场效应管。第一滤波阻抗器R1的一端与倍压前供电端连接，另一端通过第一滤波电容C31与控制器连接，第五场效应管G5的栅极连接至第一滤波阻抗器R1和第一滤波电容C31之间。第二滤波阻抗器R2的一端与接地端连接，另一端通过第二滤波电容C32与控制器连接，第六场效应管G6的栅极连接至第二滤波阻抗器R2和第二滤波电容C32之间。第三滤波阻抗器R3的一端与倍压前供电端连接，另一端通过第三滤波电容C33与控制器连接，第七场效应管G7的栅极连接至第三滤波阻抗器R3和第三滤波电容C33之间。第四滤波阻抗器R4的一端通过第二输出电容Cout2与接地端连接，另一端通过第四滤波电容C34与控制器连接，第八场效应管G8的栅极连接至第四滤波阻抗器R4和第四滤波电容C34之间。第二飞跨电容Cfly2的第一端连接至第五场效应管G5和第六场效应管G6之间，第二飞跨电容Cfly2的第二端连接至第七场效应管G7和第八场效应管G8之间。

图12所示的基本二倍压单元153中，第五场效应管G5、第六场效应管G6、第七场效应管G7以及第八场效应管G8都是为MOS管，其中第五场效应管G5和第八场效应管G8为PMOS，第六场效应管G6和第七场效应管G7为NMOS。第一滤波阻抗器R1、第二滤波阻抗器R2、第三滤波阻抗器R3、第四滤波阻抗器R4、第一滤波电容C31、第二滤波电容C32、第三滤波电容C33、第四滤波电容C34两两构成RC高通滤波器。图12中的倍压前供电端就是电源端Vs，从控制器发来的控制信号接入第一滤波电容C31与第二滤波电容C32之间、以及第三滤波电容C33与第四滤波电容C34之间，以实现对第五场效应管G5、第六场效应管G6、第七场效应管G7以及第八场效应管G8的同步控制。基本二倍压单元153倍压后输出值复用单元的电压为2Vs。控制器发出控制信号通过高通滤波器对第五场效应管G5、第六场效应管G6、第七场效应管G7以及第八场效应管G8进行驱动，第一滤波电容C31、第二滤波电容C32、第三滤波电容C33、第四滤波电容C34承担控制信号与电压轨之间的压差。由于NMOS和PMOS开启条件的相反性，第六场效应管G6和第七场效应管G7同时导通时第五场效应管G5和第八场效应管G8截止，电源端Vs通过第六场效应管G6和第七场效应管G7对第二飞跨电容Cfly2充电，第二飞跨电容Cfly2电压极性左负右正。第五场效应管G5和第八场效应管G8导通时，第六场效应管G6和第七场效应管G7截止，此时电源端Vs与左负右正的第二飞跨电容Cfly2串联对第二输出电容Cout2充电，第二输出电容Cout2上输出电压为2Vs，即是输入电压的2倍。

在上述基本二倍压单元153的实施例中，第二飞跨电容Cfly2的第一端还形成反向脉冲输出端，用于输出电压值与电源端电压相同、相位与控制器输入二倍压单元的信号相反的脉冲信号。由此可以从基本二倍压单元153引出幅度为Vs、相位和控制信号相反的脉冲信号。在如图12和图13所示基本二倍压单元153的实施例中，只需要对基本二倍压单元153输入一路控制信号，减少了控制线路的复杂程度。

在引出反向脉冲输出端的基础上，图14是本申请实施例提供的又一种预升压单元结构示意图。如图14所示的预升压单元15还可以包括：与基本二倍压单元153一一对应的加法器单元，以及T+1个开关选择器，T为加法器单元的数量。T个加法器单元顺序依次连接，每个加法器单元通过一个开关选择器与一个基本二倍压单元153的反向脉冲输出端连接。其中，顺序最后一个加法器单元还通过一个开关选择器与顺序最后一个基本二倍压单元153的倍压输出端连接，其余T-1个加法器单元的加法输出端与顺序前一个加法器单元的输入端连接，顺序第一个加法器单元的加法输出端与复用电路连接。其中，T+1个开关选择器用于控制所述顺序第一个加法器单元的加法输出端向所述复用电路输出的电压。

例如，在图12所示单个基本二倍压单元153的基础上，可以仅加入1个加法器单元和2个开关选择器，由此通过对开关选择器的选通实现0-3倍Vs的预升压。

例如，在图13所示多个基本二倍压单元153的基础上，加法器单元的数量也为多个。T个带反向脉冲输出端的基本二倍压单元153顺序连接时，具有T+1路直流电压输出，其大小分别为2^T,2^T,2^T…2,2,1倍的Vs，具有T路反相的脉冲信号输出，其峰值大小分别为2^T…2,2,1倍的Vs，配合上述T个上述加法器单元，可以得到T+1位数字倍压器。以图14为例，预升压单元15包含4个基本二倍压单元153、4个加法器单元以及5个开关选择器(D00、D01、D02、D03、D04)，则可以实现对电源端电压的0至63倍任意整数倍数的倍压。假设要向复用电路输出3倍电源端的电压，即3Vs，则控制图中D00和D01接入其对应的反向脉冲输出端，其他开关选择器都接地。如此，可以通过对开关选择器的配置，实现预升压输出的配置。以此类推可以实现八位，十位，十二位甚至更高位数的数字倍压器。

上述图12至14所示的各种预升压的实施例中，控制信号线路布线简单，提高了线路抗干扰能力，减小了电路体积。

图15是本申请实施例提供的一种加法器单元的结构示意图。如图15所示的加法器单元153具体包括：第三飞跨电容Cfly3、第九场效应管G9、第十场效应管G10、第五滤波阻抗器R5、第六滤波阻抗器R6、第五滤波电容C35、第六滤波电容C36以及加法电容C+。其中，第九场效应管G9和第十场效应管G10反向串联连接于加法输入端和接地端之间，且第十场效应管G10通过加法电容C+连接接地端。这里的反向串联是第九场效应管G9和第十场效应管G10相互串联，且都反接。第五滤波阻抗器R5的一端与加法输入端(图中以V1示意加法输入端的电压)连接，另一端通过第五滤波电容C35与控制器连接，第九场效应管G9的栅极连接至第五滤波阻抗器R5和第五滤波电容C35之间。第六滤波阻抗器R6的一端通过加法电容C+与接地端连接，另一端通过第六滤波电容C36与控制器连接，第十场效应管G10的栅极连接至第六滤波阻抗器R6和第六滤波电容C36之间。第三飞跨电容Cfly3的一端连接基本二倍压单元153的反相脉冲输出端(图中以V2示意反相脉冲输出端的电压)，另一端连接至第九场效应管G9和第十场效应管G10之间。其中，第九场效应管G9是N型场效应管，第十场效应管G10是P型场效应管。加法电容C+与第十场效应管G10相连的一端为加法器单元153的加法输出端(图中以V1+V2示意加法输出端的电压)。

图15所示的加法器单元153中，第五滤波阻抗器R5、第六滤波阻抗器R6、第五滤波电容C35、第六滤波电容C36两两构成高通滤波器。例如，当控制器发来的控制信号为高电平时，基本二倍压单元153的反相脉冲输出端提供峰值V2的脉冲信号为低电平,此时第九场效应管G9导通，加法输入端通过第九场效应管G9对第三飞跨电容Cfly3充电，极性为左负右正；当控制信号为低电平时，第十场效应管G10导通，基本二倍压单元153的反相脉冲输出端提供峰值V2的脉冲信号为高电平，V2与左负右正且两端电压为V1的第三飞跨电容Cfly3串联后输出到加法电容C+,加法电容C+上的电压就是V1+V2,实现了电压的相加。上述加法器单元153需要一路直流电压V1和一路峰值为V2的脉冲信号,V2要求与该加法器从控制器接收的控制信号反相，由此最终可以输出V1+V2的电压，实现预升压单元15中的电压加法。

上述第九场效应管G9和第十场效应管G10可以是硅场效应管，也可以是氮化镓、碳化硅等新型宽禁带半导体器件，在此不做限定。

图16是本申请实施例提供的一种芯片结构示意图。本申请还提供如图16所示的芯片20，包括上述任一实施例所述的驱动装置10。该芯片具体可以是对目标负载的驱动芯片。芯片20例如可以是闪光灯芯片、快门芯片、磁控芯片等，在此不做限定。

图17是本申请实施例提供的一种拍摄装置结构示意图。如图17所示的拍摄装置30，包括目标负载，以及所述芯片20或上述任一实施例所述的驱动装置10。图17中以拍摄装置30包含芯片20作为举例。

应当理解地，本申请可以应用于各种瞬时高脉冲功率驱动的应用场景中，拍摄装置仅为一种应用场景的举例，本申请不限于此。

图18是本申请实施例提供的一种无人机结构示意图。如图18所示的无人机，包括主体机身40和安装于主体机身40上的所述拍摄装置30。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。

应当理解，在本申请中，“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

应当理解，在本申请中，“多个”是指两个或两个以上。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。