具体实施方式

请参照图1，图1为根据本公开的信号传输装置的一实施例的示意图。信号传输装置包含多个正差分引脚(Pin)、多个负差分引脚、多个控制信号引脚、多个电源信号引脚及多个接地引脚。其中，正差分引脚的数量、负差分引脚的数量、接地引脚的数量、电源信号引脚的数量及控制信号引脚的数量可根据不同产品需求(例如所需电流大小、信号传输速率)进行客制化设计，图1仅是示例出信号传输装置的其中一种实施例，本公开并不以此为限。

图1示例多个正差分引脚111、121、131、141、多个负差分引脚112、122、132、142及对应前述各差分引脚111、112、121、122、131、132、141、142的多个接地引脚(GND)21-25。正差分引脚111、121、131、141及负差分引脚112、122、132、142分别传输差分信号的正信号分量及负信号分量，在此先以正差分引脚111、121(为方便描述，分别称为第一正差分引脚111及第二正差分引脚121)、负差分引脚112、122(分别称为第一负差分引脚112及第二负差分引脚122)及对应的接地引脚21(以下称为第一接地引脚21)为例说明。

第一正差分引脚111及第一负差分引脚112传输第一差分信号，其中，第一正差分引脚111传输第一差分信号的正信号分量，第一负差分引脚112传输第一差分信号的负信号分量；第二正差分引脚121及第二负差分引脚122传输有别于第一差分信号的另一差分信号(以下称为第二差分信号)，第二正差分引脚121传输第二差分信号的正信号分量，第二负差分引脚122传输第二差分信号的负信号分量。在配置上，第一正差分引脚111以及第一负差分引脚112位于第一接地引脚21的一侧(即，传输相同差分信号的两个差分引脚111、112位于第一接地引脚21的同一侧)，第二正差分引脚121以及第二负差分引脚122位于第一接地引脚21的另一侧(即，传输相同差分信号的两个差分引脚121、122位于第一接地引脚21的同一侧)，也就是传输不同差分信号的两个差分引脚111、122位于第一接地引脚21的不同一侧。

再者，图1示例四个电源信号引脚31-34以及多个控制信号引脚。电源信号引脚31-34能传输符合特定通信规格的电源信号，控制信号引脚能传输符合特定通信规格的控制信号，换言之，信号传输装置除了能传输差分信号之外亦能传输供电子装置运行的电源信号及控制信号，并符合特定的通信规格。基此，有别于现有的信号传输装置，本公开的信号传输装置可在传输第一差分信号及第二差分信号时避免不同差分信号之间的串扰(crosstalk)，并得到更好的阻抗匹配特性，因此提升信号传输装置的传输品质，可更有效率地传输信号至电子装置。

在一些实施例中，如图1所示，信号传输装置能传输至少四对差分信号，第三正差分引脚131及第三负差分引脚132能传输第三差分信号，第三正差分引脚131传输第三差分信号的正信号分量，第三负差分引脚132传输第三差分信号的负信号分量，第四正差分引脚141及第四负差分引脚142能传输第四差分信号，第四正差分引脚141传输第四差分信号的正信号分量，第四负差分引脚142传输第四差分信号的负信号分量。为使前述的四对差分信号之间不相互干扰，如图1所示，信号传输装置的多个接地引脚为第一接地引脚21、第二接地引脚22、第三接地引脚23、第四接地引脚24及第五接地引脚25。第二正差分引脚121及第二负差分引脚122位于第一接地引脚21及第四接地引脚24之间，即第二正差分引脚121及第二负差分引脚122位于第四接地引脚24的一侧，第三正差分引脚131及第三负差分引脚132位于第四接地引脚24的另一侧；第三正差分引脚131及第三负差分引脚132位于第四接地引脚24及第五接地引脚25之间，即第三正差分引脚131及第三负差分引脚132位于第五接地引脚25的一侧，第四正差分引脚141以及第四负差分引脚142位于第五接地引脚25的另一侧。基此，第二正差分引脚121与第三负差分引脚132之间受第四接地引脚24屏蔽，第三正差分引脚131与第四负差分引脚142之间受第五接地引脚25屏蔽，第一差分信号、第二差分信号、第三差分信号及第四差分信号之间不相互干扰。

在一些实施例中，多个正差分引脚111、121、131、141及多个负差分引脚112、122、132、142是沿着同一直线方向D1(例如，信号传输装置的长度方向)排列，信号传输装置可更容易地相容于现有的通信传输规格。

在一些实施例中，请参照图2，图2为图1的信号传输装置的另一实施例的示意图，信号传输装置亦可包含八对差分引脚，且传输相同差分信号的每一对差分引脚是受两个接地引脚所屏蔽。信号传输装置还包含正差分引脚171、181、191、101(以下分别称为第七正差分引脚171、第八正差分引脚181、第九正差分引脚191及第十正差分引脚101)、负差分引脚172、182、192、102(以下分别称为第七负差分引脚172、第八负差分引脚182、第九负差分引脚192及第十负差分引脚102)以及对应的接地引脚26、27、28、29。正差分引脚171、181、191、101及负差分引脚172、182、192、102亦沿着同一直线方向D1排列。第七正差分引脚171及第七负差分引脚172能传输第七差分信号，第七正差分引脚171传输第七差分信号的正信号分量，第七负差分引脚172传输第七差分信号的负信号分量。第八正差分引脚181及第八负差分引脚182能传输第八差分信号，第八正差分引脚181传输第八差分信号的正信号分量，第八负差分引脚182传输第八差分信号的负信号分量。第九正差分引脚191及第九负差分引脚192能传输第九差分信号，第九正差分引脚191传输第九差分信号的正信号分量，第九负差分引脚192传输第九差分信号的负信号分量。第十正差分引脚101及第十负差分引脚102能传输第十差分信号，第十正差分引脚101传输第十差分信号的正信号分量，第十负差分引脚102传输第十差分信号的负信号分量。

为使前述的八个差分信号之间不相互干扰，如图2所示，第四正差分引脚141及第四负差分引脚142位于第五接地引脚25及第六接地引脚26之间，即第四正差分引脚141及第四负差分引脚142位于第六接地引脚26的一侧，第七正差分引脚171及第七负差分引脚172位于第六接地引脚26的另一侧；第七正差分引脚171及第七负差分引脚172位于第六接地引脚26及第七接地引脚27之间，即第七正差分引脚171及第七负差分引脚172位于第七接地引脚27的一侧，第八正差分引脚181及第八负差分引脚182位于第七接地引脚27的另一侧；第八正差分引脚181及第八负差分引脚182位于第七接地引脚27及第八接地引脚28之间，即第八正差分引脚181及第八负差分引脚182位于第八接地引脚28的一侧，第九正差分引脚191及第九负差分引脚192位于第八接地引脚28的另一侧；第九正差分引脚191及第九负差分引脚192位于第八接地引脚28及第九接地引脚29之间，即第九正差分引脚191及第九负差分引脚192位于第九接地引脚29的一侧，第十正差分引脚101及第十负差分引脚102位于第九接地引脚29的另一侧。基此，第四正差分引脚141与第七负差分引脚172之间受第六接地引脚26屏蔽，第七正差分引脚171与第八负差分引脚182之间受第七接地引脚27屏蔽，第八正差分引脚181与第九负差分引脚192之间受第八接地引脚28屏蔽，第九正差分引脚191与第十负差分引脚102之间受第九接地引脚29屏蔽，第一差分信号、第二差分信号、第三差分信号、第四差分信号、第七差分信号、第八差分信号、第九差分信号及第十差分信号之间不相互干扰。基此，信号传输装置能传输至少八对差分信号，且八对差分引脚是沿着同一直线方向D1排列，信号传输装置可更容易地相容于现有的通信传输规格。

在一些实施例中，如图1及图2所示，多个接地引脚中的第三接地引脚23的其中一侧(即，远离第一负差分引脚112的一侧)未设置有正差分引脚及负差分引脚而可设置有电源信号引脚31、32，且第三接地引脚23的其中另一侧为第一正差分引脚111及第一负差分引脚112，即第一正差分引脚111以及第一负差分引脚112位于第一接地引脚21与第三接地引脚23之间，第一正差分引脚111以及第一负差分引脚112受两个接地引脚21、23屏蔽，接地引脚21、23可共同提供第一差分信号接地。基此，第三接地引脚23的设置将第一正差分引脚111及第一负差分引脚112分隔于多个电源信号引脚31、32，如此可防止第一正差分引脚111及第一负差分引脚112在传输第一差分信号时受到电源信号干扰而导致第一差分信号的传输品质下降的情况。

在一些实施例中，如图2所示，第二接地引脚22位于信号传输装置的最边缘位置，也就是第二接地引脚22于直线方向D1上的其中一侧未设置有正差分引脚及负差分引脚，第二接地引脚22于直线方向D1上的其中另一侧为第十正差分引脚101及第十负差分引脚102。即第十正差分引脚101及第十负差分引脚102位于第九接地引脚29与第二接地引脚22之间，第十正差分引脚101及第十负差分引脚102受两个接地引脚29、22屏蔽，也就是接地引脚29、22可共同提供第十差分信号接地。基此，可进一步避免第十正差分引脚101及第十负差分引脚102在传输第十差分信号时受到信号传输装置外的噪声干扰而导致第十差分信号的传输品质下降的情况。。。

在一些实施例中，如图2所示，信号传输装置的多个差分引脚亦包含为两个正差分引脚151、161及两个负差分引脚152、162(以下将正差分引脚151、161分别称为第一正差分高速引脚151及第二正差分高速引脚161，并将负差分引脚152、162分别称为第一负差分高速引脚152及第二负差分高速引脚162)，并且，信号传输装置的多个接地引脚亦包含第十接地引脚20。第一正差分高速引脚151用以传输第五差分信号的正信号分量，第一负差分高速引脚152用以传输第五差分信号的负信号分量；第二正差分高速引脚161用以传输第六差分信号的正信号分量，第二负差分高速引脚162用以传输第六差分信号的负信号分量。在配置上，第一正差分高速引脚151以及第一负差分高速引脚152位于第十接地引脚20的一侧，第二正差分高速引脚161及第二负差分高速引脚162位于第十接地引脚20的另一侧，正差分高速引脚151、161、第十接地引脚20及负差分高速引脚152、162是沿着同一直线方向D1排列。

在一些实施例中，信号传输装置的多个正差分引脚及多个负差分引脚为传输高速信号，例如，差分引脚111、112传输的第一差分信号、差分引脚121、122传输的第二差分信号、差分引脚131、132传输的第三差分信号、差分引脚141、142传输的第四差分信号、差分引脚171、172传输的第七差分信号、差分引脚181、182传输的第八差分信号、差分引脚191、192传输的第九差分信号、差分引脚101、102传输的第十差分信号、差分高速引脚151、152传输的第五差分信号及差分高速引脚161、162传输的第六差分信号皆为高速信号。并且，如图1及图2所示，信号传输装置还可包含传输低速数据信号的正差分低速引脚51及负差分低速引脚52，且正差分低速引脚51及负差分低速引脚52与差分高速引脚151、152、161、162是沿着同一直线方向D1排列。正差分低速引脚51及负差分低速引脚52传输为低速数据的低速差分信号，正差分低速引脚51传输低速差分信号的正信号分量，负差分低速引脚52传输低速差分信号的负信号分量。基此，信号传输装置可同时支持高速信号及低速数据信号的传输。

在一些实施例中，图1至图2示例的信号传输装置可支持通用序列总线(UniversalSerial Bus；USB)2.0的规格，正差分低速引脚51、负差分低速引脚52适用于USB2.0的规格，正差分低速引脚51及负差分低速引脚52传输的低速差分信号为USB2.0的USB信号，正差分低速引脚51能传输USB-DP信号，负差分低速引脚52能传输USB-DM信号。再者，图2示例的信号传输装置亦可支持各种采用差分传输方式的规格，信号传输装置中为传输高速信号的多个正差分引脚、多个负差分引脚中(即，差分引脚111、112、121、122、131、132、141、142、171、172、181、182、191、192、101、102及差分高速引脚151、152、161、162)的任两对差分引脚能传输符合USB 2.0或PCIe 1.0以及更新版本规格，或是其他采用差分传输方式的高速数据收发信号。

在一些实施例中，图1至图2示例的信号传输装置亦可支持PCIe接口的规格，其中，正差分低速引脚51、负差分低速引脚52、第一正差分高速引脚151、第一负差分高速引脚152、第二正差分高速引脚161及第二负差分高速引脚162亦可适用于PCIe接口的传输，且正差分低速引脚51、负差分低速引脚52能传输符合PCIe接口规格的时钟信号(可包含正时钟分量与负时钟分量)。

在一些实施例中，信号传输装置可支持高画质多媒体接口(High DefinitionMultimedia Interface；HDMI)，如图1及图2所示，前述多个控制信号引脚可为多个SCL引脚、多个SDA引脚及热插拔检测(Hot Plug Detection)引脚411或选自前述项目所形成的组合。多个SCL引脚即为用以传输SCL(Serial Clock)信号的SCL/PCIE_WAKE_N引脚414及REALONE_SCL引脚419；多个SDA引脚即为用以传输SDA(Serial Data)信号的SDA/PCIE_PERST_N引脚412及REALONE_SDA引脚420。SCL引脚及SDA引脚可用于信号产生源(例如Digital Video Disc，即DVD)装置和信号接收端(例如television，即TV)装置之间的沟通，来源装置通过SCL引脚及SDA引脚读取播放装置所支持的分辨率，使来源装置显示符合播放装置的分辨率的影像画面。并且，正差分引脚111、121、131、141、171、181、191、101及负差分引脚112、122、132、142、172、182、192、102中的四对差分引脚共能传输三对最小化传输差分信号(Transition Minimized Differential Signaling；TMDS)及一对适于HDMI规格的时钟信号，以支持HDMI信号的传输。

在一些实施例中，信号传输装置的多个控制信号引脚可为iRealOne_LINK引脚415、CLK(AUDIO-SYNC clock)引脚413、多个适于序列周边接口(SPI)的引脚或选自前述项目所形成的组合，以在电子装置之间传输语音视频相关的控制信号，其中，多个适于SPI的引脚包含SPI_DI引脚416、SPI_CS引脚417、SPI_WP_PWM引脚421、SPI_DO引脚423、SPI_HOLD_PWM引脚422及SPI_CLK引脚418。

在一些实施例中，信号传输装置的多个控制信号引脚中之一可为系统主电源致能引脚410，系统主电源致能引脚410为传输用以开启或关闭外接装置是否提供电源的控制信号(或称为致能信号)，举例来说，信号传输装置可连接在笔记本电脑与平板电脑之间，平板电脑可视为笔记本电脑的外接装置，且平板电脑具有可供电给笔记本电脑的供电功能，系统主电源致能引脚410可为传输开启或关闭前述供电功能的控制信号。在配置上，系统主电源致能引脚410位于正差分低速引脚51、负差分低速引脚52与第一正差分高速引脚151、第一负差分高速引脚152、第二正差分高速引脚161、第二负差分高速引脚162之间，以隔离低速数据信号与高速信号的传输。在一些实施例中，前述多个控制信号引脚是沿着同一直线方向D1排列。

在一些实施例中，电源信号引脚31-34可为多个低压电源引脚及多个高压电源引脚，其中，电源信号引脚31、32为低压电源引脚，即HV-POWER电源引脚，电源信号引脚31、32供应与HV相关的低压电源信号，其电压可为12伏特(V)；电源信号引脚33、34为高压电源引脚，即UHV-POWER电源引脚，电源信号引脚33、34供应与UHV相关的高压电源信号，其电压可为350V。在一些实施例中，多个低压电源引脚及多个高压电源引脚的数量可根据信号传输装置实际导通电流大小与差分信号传输速率作调整。

在一些实施例中，如图1及图2所示，信号传输装置的多个接地引脚可提供电源信号接地，也就是说，多个接地引脚中的高压接地引脚61、62可提供为高压电源引脚的电源信号引脚33、34接地使用，前述电源信号引脚33、34、高压接地引脚61、62是沿着同一直线方向D1排列。再者，信号传输装置还包含绝缘层I，绝缘层I位于电源信号引脚33、34与多个接地引脚中供电源信号引脚33、34接地的高压接地引脚61、62之间，也就是说，为UHV-POWER引脚的电源信号引脚33、34位于绝缘层I的一侧，高压接地引脚61、62位于绝缘层I的另一侧。因此，于电源信号引脚33、34与高压接地引脚61、62之间设置绝缘层I可防止因跨压太大而导致电弧或信号传输装置损坏。在此实施例中，绝缘层I为引脚形式。

在一些实施例中，请参照图1及图2，信号传输装置设置一金属隔离层M作为电气结构与物理结构(信号传输装置的多个引脚之间)的隔离。详细而言，如图1、图2所示，电源信号引脚31、32、正差分引脚111、121、131、141、171、181、191、101及负差分引脚112、122、132、142、172、182、192、102以及接地引脚21、22、23、24、25、26、27、28、29位于金属隔离层M于方向D2上的一侧；正差分低速引脚51、负差分低速引脚52、第一正差分高速引脚151、第一负差分高速引脚152、第十接地引脚20、第二正差分高速引脚161、第二负差分高速引脚162、多个控制信号引脚、电源信号引脚33、34、高压接地引脚61、高压接地引脚62及绝缘层I位于金属隔离层M于方向D2上的另一侧，且方向D2垂直于方向D1(例如，方向D2可为信号传输装置的长度方向)，换言之，正差分引脚111、121、131、141、171、181、191、101、负差分引脚112、122、132、142、172、182、192、102与正差分低速引脚51、负差分低速引脚52之间是通过金属隔离层M沿着方向D2并列地排列；正差分引脚111、121、131、141、171、181、191、101、负差分引脚112、122、132、142、172、182、192、102与第一正差分高速引脚151、第一负差分高速引脚152、第二正差分高速引脚161、第二负差分高速引脚162之间是通过金属隔离层M沿着方向D2并列地排列；正差分引脚111、121、131、141、171、181、191、101、负差分引脚112、122、132、142、172、182、192、102与多个控制信号引脚之间是通过金属隔离层M沿着方向D2并列地排列；电源信号引脚31、32与电源信号引脚33、34之间是通过该金属隔离层M沿着方向D2并列地排列。在一些实施例中，金属隔离层M可为铁片，并且可提供信号接地。基此，金属隔离层M可使两侧的引脚之间不相互干扰，且提供良好的参考接地平面以强化信号品质和阻抗匹配特性，双排并列的引脚也可缩小信号传输装置的尺寸并提升生产的便利性。

在一些实施例中，请参照图1、图2及图3，信号传输装置的全部引脚可由芯线(line)线材绕线而成，并且其排列方式可为排列于同一直线方向上。举例来说，如图3所示，线材G1可为有接地引脚做遮蔽的双绞线、线材G2可为没有接地引脚做遮蔽的双绞线、线材G3可为细的单芯线及线材G4可为粗的单芯线，信号传输装置的全部引脚可分别捆束为线材G1、线材G2、线材G3、线材G4而排列在同一直线方向上。在另一些实施例中，如图4所示，线材G1-G4亦可为包覆为圆环状的一束绕线，也就是线材G1、线材G2、线材G3、线材G4可不排列于同一直线方向上。

在一些实施例中，信号传输装置包含一壳体。信号传输装置可设计为公接头或是母接头中的其中一种，公接头与母接头相互对应，作为公接头的信号传输装置与作为母接头的信号传输装置可相连接。请参照图5A至图5D，图5A及图5B分别为母接头及公接头的实施例，图5C为图5A中信号传输装置的一侧SA的侧视示意图、图5D为图5B中信号传输装置的一侧SB的侧视示意图。如图5C及图5D所示，A端及A’端设计为斜切角，B端及B’端亦设计为斜切角，因此，分别为母接头及公接头的两个信号传输装置可根据A端对A’端及B端对B’端而相互连接，斜切角可作为防止公接头与母接头连接错误的防呆机制。在另一些实施例中，壳体包含一斜切角及一直角，且斜切角及直角分别位于壳体的两侧。请参照图6A、图6B，图6A为作为母接头的信号传输装置的另一示意图、图6B为作为公接头的信号传输装置的另一示意图。如图6A、图6B所示，C端及C’端设计为直角，D端及D’端设计为斜切角，因此，分别为母接头及公接头的两个信号传输装置可根据C端对C’端及D端对D’端而相互连接。在另一些实施例中，请参照图7A、图7B，图7A为作为母接头的信号传输装置的另一示意图、图7B为作为公接头的信号传输装置的另一示意图。如图7A、图7B所示，E端及E’端设计为斜切角，F端及F’端设计为直角，因此，分别为母接头及公接头的两个信号传输装置可根据E端对E’端及F端对F’端而相互连接。基此，信号传输装置根据接头为不同的斜切角形式，可提供不同产品上的信号传输装置组合并对信号传输装置接头进行区隔，以防止公接头与母接头之间误连接的可能。

在一些实施例中，请参照图8A至图8E，图8A及图8B分别为母接头的外观示意图及侧视图，图8C及图8D分别为公接头的外观示意图及侧视图，图8E为对应图8A、图8B的母接头对接图8C、图8D的公接头的一实施例的外观示意图。如图8A及图8B所示，母接头包含壳体O1、舌部O2、由壳体环围的容置空间O3及多个多个引脚，并且，舌部O2设置于容置空间O3内，舌部O2为绝缘材质。在一些实施例中，舌部O2内部嵌一金属隔离层M，因此，舌部O2除了可以设置引脚外，当金属隔离层M连接至一固定电位时(如接地电位)，金属隔离层M可做为舌部O2上、下表面信号的电性隔离之用、以及高速信号的参考接地之用。母接头设置于为电路板的基板Z上。其中，多个引脚为上述的差分引脚111、121、131、141、171、181、191、101、51、151、161、112、122、132、142、172、182、192、102、52、152、162、接地引脚20-29、61-62、电源信号引脚31-34、控制信号引脚410-423，所述引脚及绝缘层I设置于舌部O2上，并且分列于舌部O2的上、下表面，举例来说，电源信号引脚31、32、正差分引脚111、121、131、141、171、181、191、101及负差分引脚112、122、132、142、172、182、192、102以及接地引脚21、22、23、24、25、26、27、28、29可位于舌部O2的上表面，而正差分低速引脚51、负差分低速引脚52、第一正差分高速引脚151、第一负差分高速引脚152、第十接地引脚20、第二正差分高速引脚161、第二负差分高速引脚162、多个控制信号引脚、电源信号引脚33、34、高压接地引脚61、高压接地引脚62及绝缘层I可位于舌部O2的下表面。此外，金属隔离层M亦位于舌部O2，金属隔离层M位于舌部O2的上表面与下表面之间。在另一举例中，前述设置于舌部O2上表面的引脚亦可改为设置于下表面，而前述设置于下表面的引脚可改为设置于上表面。

在一些实施例中，壳体O1包含一凸出部O11，凸出部O11位于壳体O1的一表面，例如，如图8A、图8B所示，凸出部O11可位于壳体O1的上表面。凸出部O11包含一对侧壁Oa、Ob、一顶壁Oc，侧壁Oa、Ob分别连接壳体O1，且顶壁Oc连接于侧壁Oa、Ob之间，借此，侧壁Oa、Ob、顶壁Oc共同形成母接头的插入空间O4，插入空间O4与容置空间O3为相互连通。

在一些实施例中，壳体O1包含多个弹扣O12，其中弹扣O12数量可调整，弹扣O12位于壳体的其中至少一表面，例如，如图8A、图8B所示，弹扣O12的数量为两个，且弹扣O12可位于壳体O1的上表面，即与凸出部O11同一表面。在另一些实施例中，壳体O1包含多个扣孔O13，其中扣孔O13数量亦可调整，扣孔O13位于壳体的至少一表面，如图8A、图8B所示，扣孔O13的数量为两个，且扣孔O13可位于壳体O1的上表面，即与凸出部O11、弹扣O12同一表面。

在一些实施例中，如图8C、图8D所示的公接头，其中公接头包含壳体K1、位于壳体K1内的绝缘体T、由绝缘体T环围的容置空间K2及多个引脚，所述多个引脚设置于该绝缘体T上。其中，多个引脚为上述的差分引脚111、121、131、141、171、181、191、101、51、151、161、112、122、132、142、172、182、192、102、52、152、162、接地引脚20-29、61-62、电源信号引脚31-34、控制信号引脚410-423，所述引脚及绝缘层I设置于壳体K1的内侧(即该绝缘体T的内侧)，并且分列于壳体K1的上、下表面(即该绝缘体T内侧的上、下表面)，举例来说，电源信号引脚31、32、正差分引脚111、121、131、141、171、181、191、101及负差分引脚112、122、132、142、172、182、192、102以及接地引脚21、22、23、24、25、26、27、28、29可位于壳体K1内侧的上表面(即该绝缘体T的内侧上表面)，而正差分低速引脚51、负差分低速引脚52、第一正差分高速引脚151、第一负差分高速引脚152、第十接地引脚20、第二正差分高速引脚161、第二负差分高速引脚162、多个控制信号引脚、电源信号引脚33、34、高压接地引脚61、高压接地引脚62及绝缘层I可位于壳体K1内侧的下表面(即该绝缘体T内侧的下表面)。在另一举例中，前述设置于壳体K1内侧上表面的引脚亦可改为设置于下表面，而前述设置于内侧下表面的引脚可改为设置于上表面。

在一些实施例中，壳体K1包含一凸出部K11，凸出部K11位于壳体K1的一表面，例如，如图8C、图8D所示，凸出部K11可位于壳体K1的上表面。凸出部K11包含一对侧壁Ka、Kb、一顶壁Kc，侧壁Ka、Kb分别连接壳体K1，且顶壁Kc连接于侧壁Ka、Kb之间，借此，侧壁Ka、Kb、顶壁Kc共同形成公接头的插入空间K3。

在一些实施例中，壳体K1包含多个凹槽K12，其中凹槽K12的数量对应于欲与其连接的母接头的弹扣O12的数量，并且，凹槽K12位于壳体K1的位置对应于弹扣O12位于壳体O1的位置，例如，如图8C、图8D所示，凹槽K12的数量为两个，且凹槽K12与弹扣O12皆设置于壳体的上表面，凹槽K12与凸出部K11为位于壳体K1的同一表面。在另一些实施例中，壳体K1包含多个扣孔K13，其中扣孔K13的数量对应于欲与其连接的母接头的扣孔O13的数量，并且，扣孔K13位于壳体K1的位置对应于扣孔O13位于壳体O1的位置，如图8C所示，扣孔K13的数量为两个，且扣孔K13可位于壳体K1的上表面，即与凸出部K11、凹槽K12同一表面。

在一些实施例中，请参照图8E，图8E为图8A(图8B)的母接头及图8C(图8D)的公接头对接的结构示意图(依对接方向SV连接)。当两个信号传输装置连接后，母接头的壳体O1环围公接头的壳体K1，换言之，壳体O1的多个表面包覆壳体K1的多个表面，壳体K1位于壳体O1的内侧，详细而言，壳体O1对应壳体K1连接，凸出部O11对应凸出部K11连接且凸出部O11覆盖凸出部K11，母接头的舌部O2插入公接头的容置空间K2，使得母接头的引脚分别与公接头的引脚电性连接。此外，弹扣O12与凹槽K12相互扣合连接，且扣孔O13亦与扣孔K13相互扣合连接，使得母接头及公接头对接之后无法轻易脱离。

在一些实施例中，请参照图8F，图8F为图8E的公接头与母接头尚未连接的俯视图。图中可以看出，母接头的凸出部O11位于壳体O1中心偏左位置(依据图8F的水平方向SH)，亦即凸出部O11的中心轴Y到壳体O1右内侧面SE的距离(以下称第一距离)为长度a1，凸出部O11的中心轴Y到壳体O1左内侧面SF的距离(以下称第二距离)为长度a2，长度a1大于或等于长度a2。类似地，公接头的凸出部K11位于壳体K1中心轴Y偏左位置(依据图8F水平方向SH)，亦即凸出部K11中心轴Y到壳体K1右外侧面SG的距离(以下称第三距离)为长度a3，凸出部K11到壳体K1左外侧面SH的距离(以下称第四距离)为长度a4，长度a3大于或等于长度a4。其中，第一距离对应第三距离，第二距离对应第四距离，因此，当公接头与母接头连接时，母接头的壳体环围公接头的壳体。

在一些实施例中，凸出部O11、K11位于壳体O1、K1的位置可以依据使用者设计做调整，只要在母接头与公接头对接时，母接头壳体O1的凸出部O11能够顺利覆盖公接头壳体K1的凸出部K11即可。在一些实施例中，凸出部O11、K11于壳体O1、K1上的位置亦可如图9、图10或图11配置。在图9中，第一距离的长度b1大于或等于第二距离的长度b2，第三距离的长度b3大于或等于第四距离的长度b4，且相较于图8F，长度b1小于长度a1，长度b2大于长度a2，长度b3小于长度a3，长度b4大于长度a4。在另一些实施例中，在图10中，凸出部O11亦可位于壳体O1中心偏右位置(依据图8F的水平方向SH)，第一距离的长度c1小于或等于第二距离的长度c2，第三距离的长度c3小于或等于第四距离的长度c4。在另一些实施例中，在图11中，第一距离的长度d1小于或等于第二距离的长度d2，第三距离的长度d3小于或等于第四距离的长度d4，且相较于图10，长度d1小于长度c1，长度d2大于长度c2，长度d3小于长度c3，长度d4大于长度c4。基此，凸出部O11、K11与壳体O1、K1两侧之间的距离经过设计之后，唯有特定的公接头可连接于特定的母接头，即特定公接头凸出部K11于壳体K1的位置可对应于特定母接头凸出部O11于壳体O1的位置，因此经由凸出部O11、K11的设计，可提供不同产品上的信号传输装置组合并对信号传输装置接头进行区隔，以防止分别为不同产品的公接头与母接头之间误连接的可能。

在一些实施例中，信号传输装置的壳体亦可同时设计有凸出部及斜切角，即如图8A至图8E所示，H端及H’端亦可设计为斜切角，J端及J’端亦可设计为斜切角，分别为母接头及公接头的两个信号传输装置可根据H端对H’端、J端对J’端、壳体O1对壳体K1且凸出部O11对凸出部K11相互连接，因此，增加更多信号传输装置的组合，以达到防呆机制效果。

在一些实施例中，其中凸出部O11、K11的数量可不限，凸出部O11、K11的数量亦可为多个，其根据使用者的设计而定，且凸出部O11的数量等于K11的数量，每一凸出部O11于壳体O1的位置对应于每一凸出部K11于壳体K1的位置。

在一些实施例中，请参照图12，图12示例一传输线以及适于传输线的电子装置N。传输线包含信号传输装置P、Q及连接部L，信号传输装置P、Q设置于传输线的两端，以连接部L连接于信号传输装置P及信号传输装置Q之间。电子装置N包含对应传输线的信号传输装置P、Q的信号传输装置R。由于信号传输装置P、Q、R分别被设计为公接头或是母接头中的其中一种，公接头可与母接头相连接，因此，信号传输装置P或信号传输装置Q可与电子装置N的信号传输装置R连接，电子装置N可为笔记本电脑、手机、平板、显示器或其他视音相关装置。举例来说，当为公接头的信号传输装置P与为母接头的信号传输装置R连接，且为母接头的信号传输装置Q连接于另一台电子装置的为公接头的信号传输装置时，另一台电子装置可发送信号自传输线的信号传输装置Q经由连接部L，再经由信号传输装置P及信号传输装置R传输至电子装置N。

在一些实施例中，传输线的两个信号传输装置P、Q同为公接头或同为母接头。在一些实施例中，传输线的两个信号传输装置P、Q的引脚定义(pin assignment)相同或不同。

在一些实施例中，以绝缘层I不设计为引脚形式而使引脚总数量为52为例，如图2所示(由上而下且由左而右)，第1、4、7、10、13、16、19、22、25、33、49、50引脚为GND；第2、3、5、6、8、9、11、12、14、15、17、18、20、21、23、24引脚分别为P3_RTK1_P、P3_RTK1_M、P3_RTK0_P、P3_RTK0_M、P2_RTK1_P、P2_RTK1_M、P2_RTK0_P、P2_RTK0_M、P1_RTK1_P、P1_RTK1_M、P1_RTK0_P、P1_RTK0_M、P0_RTK1_P、P0_RTK1_M、P0_RTK0_P、P0_RTK0_M；第26、27引脚为HV_POWER；第51、52引脚为UHV_POWER；第28-32、34-48引脚分别为USB_DM/REFCLK_M_PCIE、USB_DP/REFCLK_P_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSRX_M/PCIE_HSIN、USB_SSRX_P/PCIE_HSIP、USB_SSTX_M/PCIE_HSON、USB_SSTX_P/PCIE_HSOP、HOT_PLUG_DETECT、SDA/PCIE_PERST_N、AUDIO_SYNC_CLK、SCL/PCIE_WAKE_N、iRealOne_LINK、SPI_DI、SPI_CS、SPI_CLK、REALONE_SCL、REALONE_SDA、SPI_WP_PWM、SPI_HOLD_PWM、SPI_DO。

在一些实施例中，以绝缘层I不设计为引脚形式而使引脚总数量为52为例，如图13A所示(由上而下且由左而右)，第1、4、7、10、13、16、19、22、25、33、49、50引脚为GND；第2、3、5、6、8、9、11、12、14、15、17、18、20、21、23、24引脚分别为P3_RTK1_P、P3_RTK1_M、P3_RTK0_P、P3_RTK0_M、P2_RTK1_P、P2_RTK1_M、P2_RTK0_P、P2_RTK0_M、P1_RTK1_P、P1_RTK1_M、P1_RTK0_P、P1_RTK0_M、P0_RTK1_P、P0_RTK1_M、P0_RTK0_P、P0_RTK0_M；第26、27引脚为HV_POWER；第51、52引脚为UHV_POWER；第28-32、34-48引脚分别为USB_DM/REFCLK_M_PCIE、USB_DP/REFCLK_P_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSRX_M/PCIE_HSIN、USB_SSRX_P/PCIE_HSIP、USB_SSTX_M/PCIE_HSON、USB_SSTX_P/PCIE_HSOP、HOT_PLUG_DETECT、SDA/PCIE_PERST_N、AUDIO_SYNC_CLK、SCL/PCIE_WAKE_N、iRealOne_LINK、SPI_DI、SPI_CS、SPI_CLK、REALONE_SCL、REALONE_SDA、SPI_WP_PWM、SPI_HOLD_PWM、SPI_DO。

在一些实施例中，以绝缘层I不设计为引脚形式而使引脚总数量为52为例，如图13B所示(由上而下且由左而右)，第1、4、7、10、13、16、19、22、25、33、49、50引脚为GND；第2、3、5、6、8、9、11、12、14、15、17、18、20、21、23、24引脚分别为P0_RTK0_M、P0_RTK0_P、P0_RTK1_M、P0_RTK1_P、P1_RTK0_M、P1_RTK0_P、P1_RTK1_M、P1_RTK1_P、P2_RTK0_M、P2_RTK0_P、P2_RTK1_M、P2_RTK1_P、P3_RTK0_M、P3_RTK0_P、P3_RTK1_M、P3_RTK1_P；第26、27引脚为HV_POWER；第51、52引脚为UHV_POWER；第28-32、34-48引脚分别为USB_DP/REFCLK_P_PCIE、USB_DM/REFCLK_M_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSTX_P/PCIE_HSIP、USB_SSTX_M/PCIE_HSIN、USB_SSRX_P/PCIE_HSOP、USB_SSRX_M/PCIE_HSON、HOT_PLUG_DETECT、SDA/PCIE_PERST_N、AUDIO_SYNC_CLK、SCL/PCIE_WAKE_N、iRealOne_LINK、SPI_DI、SPI_CS、SPI_CLK、REALONE_SCL、REALONE_SDA、SPI_WP_PWM、SPI_HOLD_PWM、SPI_DO。

在一些实施例中，可依据图2的设计将第1、2、3、4、5、6、7、8、9、10、11、12、31-35引脚为不使用，即引脚总数量为35。意即，如图1所示，第1、4、7、10、13、32、33引脚为GND；第2、3、5、6、8、9、11、12引脚分别为P1_RTK1_P、P1_RTK1_M、P1_RTK0_P、P1_RTK0_M、P0_RTK1_P、P0_RTK1_M、P0_RTK0_P、P0_RTK0_M；第14、15引脚为HV_POWER；第34、35引脚为UHV_POWER；第16-31引脚分别为USB_DM/REFCLK_M_PCIE、USB_DP/REFCLK_P_PCIE、SYSTEM_MAIN_POWER_EN、HOT_PLUG_DETECT、SDA/PCIE_PERST_N、AUDIO_SYNC_CLK、SCL/PCIE_WAKE_N、iRealOne_LINK、SPI_DI、SPI_CS、SPI_CLK、REALONE_SCL、REALONE_SDA、SPI_WP_PWM、SPI_HOLD_PWM、SPI_DO。

在一些实施例中，可依据图13A的设计将第1、2、3、4、5、6、7、8、9、10、11、12、31-35引脚为不使用(亦可称为空引脚，NC,Not connected)，即引脚总数量为35。意即，如图14A所示，第1、4、7、10、13、32、33引脚为GND；第2、3、5、6、8、9、11、12引脚分别为P1_RTK1_P、P1_RTK1_M、P1_RTK0_P、P1_RTK0_M、P0_RTK1_P、P0_RTK1_M、P0_RTK0_P、P0_RTK0_M；第14、15引脚为HV_POWER；第34、35引脚为UHV_POWER；第16-31引脚分别为USB_DM/REFCLK_M_PCIE、USB_DP/REFCLK_P_PCIE、SYSTEM_MAIN_POWER_EN、HOT_PLUG_DETECT、SDA/PCIE_PERST_N、AUDIO_SYNC_CLK、SCL/PCIE_WAKE_N、iRealOne_LINK、SPI_DI、SPI_CS、SPI_CLK、REALONE_SCL、REALONE_SDA、SPI_WP_PWM、SPI_HOLD_PWM、SPI_DO。

在一些实施例中，可依据图13B的设计将第1、2、3、4、5、6、7、8、9、10、11、12、31-35引脚为不使用(亦可称为空引脚，NC,Not connected)，即引脚总数量为35。意即，如图14B所示，第1、4、7、10、13、32、33引脚为GND；第2、3、5、6、8、9、11、12引脚分别为P0_RTK0_M、P0_RTK0_P、P0_RTK1_M、P0_RTK1_P、P1_RTK0_M、P1_RTK0_P、P1_RTK1_M、P1_RTK1_P；第14、15引脚为HV_POWER；第34、35引脚为UHV_POWER；第16-31引脚分别为USB_DP/REFCLK_P_PCIE、USB_DM/REFCLK_M_PCIE、SYSTEM_MAIN_POWER_EN、HOT_PLUG_DETECT、SDA/PCIE_PERST_N、AUDIO_SYNC_CLK、SCL/PCIE_WAKE_N、iRealOne_LINK、SPI_DI、SPI_CS、SPI_CLK、REALONE_SCL、REALONE_SDA、SPI_WP_PWM、SPI_HOLD_PWM、SPI_DO。

请参阅图15A至图20B，其分别为根据本公开信号传输装置的一实施例的示意图。其中，图15A及图15B的信号传输装置可分别应用于图12传输线的两个信号传输装置P、Q；图16A及图16B的信号传输装置可分别应用于图12传输线的二信号传输装置P、Q；图17A及图17B的信号传输装置可分别应用于图12传输线的两个信号传输装置P、Q；图18A及图18B的信号传输装置可分别应用于图12传输线的两个信号传输装置P、Q；图19A及图19B的信号传输装置可分别应用于图12传输线的两个信号传输装置P、Q；图20A及图20B的信号传输装置可分别应用于图12传输线的两个信号传输装置P、Q。

图1及图14A至图20B中未有引脚定义的引脚(如图1中左侧上方前12个引脚(第1-12引脚)及右侧第4至8引脚(第31-35引脚))为空引脚(NC,not-connected)，但并不以此为限。在一些实施例中，在不影响电气特性的情形下，空引脚电性可以连接电源端或接地端、或作为通用输入/输出(General Purpose Input/Output)引脚，或作为其他用途的引脚。

图15A的信号传输装置的引脚从第1引脚到第54引脚(图15A的左上方垂直向下，再从右上方垂直向下按序编号)分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、P1_RTK1_P、P1_RTK1_M、GND、P1_RTK0_P、P1_RTK0_M、GND、P0_RTK1_P、P0_RTK1_M、GND、P0_RTK0_P、P0_RTK0_M、GND、HV_POWER、HV_POWER、USB_DM、USB_DP、SYSTEM_MAIN_POWER_EN、NC、NC、GND、NC、NC、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、NC、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICAL INSULATOR、PHYSICAL INSULATOR、UHV_POWER、UHV_POWER。其中，NC表示空引脚，PHYSICAL INSULATOR表示物理性绝缘，用以避免电源信号引脚与接地引脚之间的跨压过大所造成的火弧或是电气耦合效果，HOT_PLUG_DETECT表示热插拔检测，GND表示接地，POWER表示电源。PDM表示数字麦克风接口(PulseDensity Modulation)，SCL/SDA表示一组I2C接口，iRealOne_SCL及iRealOne_SDA表示此信号传输装置的一组专用的I2C接口，GPIO表示通用输出输入端，P0_RTK0_M与P0_RTK0_P表示此信号传输装置的同一组的差分信号引脚。HV_POWER及HV_POWER2表示两组通过此信号传输装置所传输的高压电源，UHV_POWER及UHV_GND分别表示通过此信号传输装置所传输的超高电压电源与对应的接地信号，SYSTEM_MAIN_POWER_EN表示用于控制主电源开与关的信号，iRealOne_LINK表示此信号传输装置用于传输特定封包的信号。

图15B的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、P0_RTK0_M、P0_RTK0_P、GND、P0_RTK1_M、P0_RTK1_P、GND、P1_RTK0_M、P1_RTK0_P、GND、P1_RTK1_M、P1_RTK1_P、GND、HV_POWER、HV_POWER、USB_DP、USB_DM、SYSTEM_MAIN_POWER_EN、NC、NC、GND、NC、NC、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、NC、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICALINSULATOR、PHYSICAL INSULATOR、UHV_POWER及UHV_POWER。

图16A的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、NC、NC、GND、P0_RTK1_P、P0_RTK1_M、GND、P0_RTK0_P、P0_RTK0_M、GND、NC、NC、GND、HV_POWER、HV_POWER、USB_DM、USB_DP、SYSTEM_MAIN_POWER_EN、NC、NC、GND、NC、NC、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、NC、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICAL INSULATOR、PHYSICAL INSULATOR、UHV_POWER及UHV_POWER。

图16B的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、NC、NC、GND、P0_RTK0_M、P0_RTK0_P、GND、P0_RTK1_M、P0_RTK1_P、GND、NC、NC、GND、HV_POWER、HV_POWER、USB_DP、USB_DM、SYSTEM_MAIN_POWER_EN、NC、NC、GND、NC、NC、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、NC、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICAL INSULATOR、PHYSICAL INSULATOR、UHV_POWER及UHV_POWER。

图17A的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、NC、NC、GND、NC、NC、GND、P0_RTK1_P、P0_RTK1_M、GND、P0_RTK0_P、P0_RTK0_M、GND、HV_POWER、HV_POWER、USB_DM、USB_DP、SYSTEM_MAIN_POWER_EN、NC、NC、GND、NC、NC、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、NC、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICAL INSULATOR、PHYSICAL INSULATOR、UHV_POWER及UHV_POWER。

图17B的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、NC、NC、GND、NC、NC、GND、P0_RTK0_M、P0_RTK0_P、GND、P0_RTK1_M、P0_RTK1_P、GND、HV_POWER、HV_POWER、USB_DP、USB_DM、SYSTEM_MAIN_POWER_EN、NC、NC、GND、NC、NC、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、NC、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICAL INSULATOR、PHYSICAL INSULATOR、UHV_POWER及UHV_POWER。

图18A的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、P1_RTK1_P、P1_RTK1_M、GND、P1_RTK0_P、P1_RTK0_M、GND、P0_RTK1_P、P0_RTK1_M、GND、P0_RTK0_P、P0_RTK0_M、GND、HV_POWER、HV_POWER、USB_DM/REFCLK_M_PCIE、USB_DP/REFCLK_P_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSRX_M/PCIE_HSIN、USB_SSRX_P/PCIE_HSIP、GND、USB_SSTX_M/PCIE_HSON、USB_SSTX_P/PCIE_HSOP、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、GPIO8、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICAL INSULATOR、PHYSICAL INSULATOR、UHV_POWER、及UHV_POWER。

图18B的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、P0_RTK0_M、P0_RTK0_P、GND、P0_RTK1_M、P0_RTK1_P、GND、P1_RTK0_M、P1_RTK0_P、GND、P1_RTK1_M、P1_RTK1_P、GND、HV_POWER、HV_POWER、USB_DP/REFCLK_P_PCIE、USB_DM/REFCLK_M_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSTX_M/PCIE_HSIP、USB_SSTX_M/PCIE_HSIN、GND、USB_SSRX_P/PCIE_HSOP、USB_SSRX_M/PCIE_HSON、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、GPIO8、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICAL INSULATOR、PHYSICAL INSULATOR、UHV_POWER及UHV_POWER。

图19A的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、NC、NC、GND、P0_RTK1_P、P0_RTK1_M、GND、P0_RTK0_P、P0_RTK0_M、GND、NC、NC、GND、HV_POWER、HV_POWER、USB_DM/REFCLK_M_PCIE、USB_DP/REFCLK_P_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSRX_M/PCIE_HSIN、USB_SSRX_P/PCIE_HSIP、GND、USB_SSTX_M/PCIE_HSON、USB_SSTX_P/PCIE_HSOP、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、GPIO8、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICALINSULATOR、PHYSICAL INSULATOR、UHV_POWER、及UHV_POWER。

图19B的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、NC、NC、GND、P0_RTK0_M、P0_RTK0_P、GND、P0_RTK1_M、P0_RTK1_P、GND、NC、NC、GND、HV_POWER、HV_POWER、USB_DP/REFCLK_P_PCIE、USB_DM/REFCLK_M_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSTX_P/PCIE_HSIP、USB_SSTX_M/PCIE_HSIN、GND、USB_SSRX_P/PCIE_HSOP、USB_SSRX_M/PCIE_HSON、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、GPIO8、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICALINSULATOR、PHYSICAL INSULATOR、UHV_POWER、及UHV_POWER。

图20A的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、NC、NC、GND、NC、NC、GND、P0_RTK1_P、P0_RTK1_M、GND、P0_RTK0_P、P0_RTK0_M、GND、HV_POWER、HV_POWER、USB_DM/REFCLK_M_PCIE、USB_DP/REFCLK_P_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSRX_M/PCIE_HSIN、USB_SSRX_P/PCIE_HSIP、GND、USB_SSTX_M/PCIE_HSON、USB_SSTX_P/PCIE_HSOP、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、GPIO8、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICALINSULATOR、PHYSICAL INSULATOR、UHV_POWER、及UHV_POWER。

图20B的信号传输装置的引脚从第1引脚到第54引脚分别为GND、GPIO1、GPIO2、GND、iRealOne_SCL、iRealOne_SDA、GND、SDA、SCL、GND、GPIO3/PDM_D1、GPIO4/PDM_D0、GND、NC、NC、GND、NC、NC、GND、P0_RTK0_M、P0_RTK0_P、GND、P0_RTK1_M、P0_RTK1_P、GND、HV_POWER、HV_POWER、USB_DM/REFCLK_M_PCIE、USB_DP/REFCLK_P_PCIE、SYSTEM_MAIN_POWER_EN、USB_SSTX_P/PCIE_HSIP、USB_SSTX_M/PCIE_HSIN、GND、USB_SSRX_P/PCIE_HSOP、USB_SSRX_M/PCIE_HSON、HOT_PLUG_DETECT、iRealOne_LINK、GPIO5_PDM_CLK、GPIO8、GND、GND、HV_POWER2、HV_POWER2、HV_POWER2、HV_POWER2、GND、GND、NC、UHV_GND、UHV_GND、PHYSICALINSULATOR、PHYSICAL INSULATOR、UHV_POWER、及UHV_POWER。

在一些实施例中，前述芯线的数量可以根据不同的应用与实施例进行调整，以引脚数量52且全部引脚皆使用为例，信号传输装置可由50条芯线绕线而成，以引脚数量52且使用其中35根引脚为例，信号传输装置可由33条芯线绕线而成。使用者可自行根据所要支持的规格种类，自行选择不同的差分引脚和控制信号的绕线组合，以实现传输数据和电源信号的目的。

综上所述，根据本公开的信号传输装置的一实施例，同一对差分信号引脚设置在两个接地引脚之间，可避免产生信号串扰并得到更好的阻抗匹配特性。再者，引脚容置空间的最边缘位置端设置接地引脚，可避免差分信号受信号传输装置外部的噪声所干扰，并减少差分信号以电磁波形式传送到信号传输装置外部的能量，以降低电磁干扰(Electromagnetic Interference；EMI)而达到优选的电磁兼容性(electromagneticcompatibility；EMC)、以及静电防护效果(Electro-Static discharge；ESD)。信号传输装置因此提升传输品质，传输线可更有效率地传输信号至电子装置。并且，信号传输装置可支持多种现有的传输规格，例如USB规格，PCIe规格，Display Port规格以及HDMI规格，以达到单一信号传输装置通过多工方式以传输更大数据传输量，使用者无需准备多种支持不同规格的传输线，促进使用上的便利性。

虽然本公开已以实施例公开如上然其并非用以限定本公开，任何所属技术领域中技术人员，在不脱离本公开的构思和范围内，当可作些许的变动与润饰，故本公开的保护范围当视专利申请范围所界定者为准。