用于量子信息处理器的处理器元件
阅读说明：本技术 用于量子信息处理器的处理器元件 (Processor element for quantum information processor ) 是由 迈克尔·福加蒂 马修·肖曼斯 约翰·莫顿 于 2020-05-12 设计创作，主要内容包括：在此公开了处理器元件。处理器原件包括硅层。处理器元件还包括设置在所述硅层上并与所述硅层形成接口的介电层。处理器元件还包括与所述介电层接触的导电通孔,该导电通孔包括具有最靠近介电层的接口端和远端的金属部分。导电通孔的所述金属部分的接口端的横截面积小于或等于100nm乘以100nm。在使用时,向导电通孔的远端施加偏置电位使得在介电层和硅层之间的接口处感应出量子点,该量子点用于将一个或多个电子或空穴限制在硅层中。在此还公开了方法。(Processor elements are disclosed herein. The processor element includes a silicon layer. The processor element also includes a dielectric layer disposed on and interfacing with the silicon layer. The processor element also includes a conductive via in contact with the dielectric layer, the conductive via including a metal portion having an interface end closest to the dielectric layer and a distal end. The cross-sectional area of the interface end of the metal portion of the conductive via is less than or equal to 100nm multiplied by 100 nm. In use, application of a bias potential to the distal end of the conductive via induces quantum dots at the interface between the dielectric layer and the silicon layer, the quantum dots serving to confine one or more electrons or holes in the silicon layer. Methods are also disclosed herein.)
技术领域
本公开涉及用于量子信息处理的处理器元件。特别地，本申请涉及使用诸如量子点之类的限制区域来存储用作量子位的电荷载流子并且可以通过互补金属氧化物半导体制造工艺制造的处理器元件。
背景技术
在此描述的发明至少部分地基于量子力学、量子信息和量子计算。感兴趣的读者可以在MichaelANielsen和Isaac L Chuang的“Quantum Computation and QuantumInformation”中找到基础知识的详细介绍。特别是，该参考文献包含了量子位的特性和基于互补的量子测量的基础知识，并介绍了量子纠错和容错量子计算。该参考文献还使读者熟悉量子物理学领域中常用的符号。
量子计算机是处理量子信息的设备，量子信息是经典计算机处理的经典信息(例如离散经典比特，即0和1)的概括。至少对于某些处理，量子计算机有可能比经典计算机强大得多，因为其可以更有效地执行许多操作。
在用于处理量子位元(也称为“量子位”)的计算机中，每个量子位可以置于两种状态之一。但是，由于量子位元的性质，它们也可以置于这两种状态的叠加中。如果计算机的每个量子位都置于合适的状态叠加中，则计算机中的整个状态叠加以2m进行缩放，其中m是量子位的数量。通过将计算机置于这种状态叠加下，可以使用诸如Grover算法之类的量子算法更快地解决各种问题。这可以看作是由于这样一个事实导致的：量子位不是按顺序通过每个可能的状态，而是同时处于所有可能的状态组合中。虽然量子位可以被认为是经典的0、经典的1或两种状态的叠加，但多能级量子位也可以被认为是0、1、...、d-1或任何d状态的叠加。
通用量子计算机承诺加快多种操作(例如因数分解、搜索算法和量子模拟)的处理时间，但此类量子计算机的发展进程受到需要高精度地控制量子状态以及扩大量子计算机以处理大量量子位或多能级量子位(qudit)的难度的阻碍。
本公开提供了能够减轻上述问题中的一些问题的处理器设备、架构和装置。
发明内容
如上所述，长期以来一直寻求构建通用量子计算机，但许多障碍阻碍了创建通用量子计算机。具体地，量子计算机发展的一个主要障碍是退相干——量子态与外部世界的无意的相互作用导致量子信息的丢失。量子纠错可用于保护量子信息免受由于退相干和其他噪声源引起的误差。实际上，可以从多个物理量子位构建逻辑量子位，从而可以以比任何单个物理量子位更精确的准确度来处理逻辑量子位。
构建量子计算机的第二个主要障碍是可扩展性。虽然存在几种用于实现量子位的竞争架构，例如离子阱架构和超导量子位架构，但构建能够支持多个量子位的设备非常困难。许多用于大规模通用量子计算的最有前途的方法都依赖于量子纠错，其中，如果误差低于容错阈值，则可以通过使用多个(嘈杂的)物理量子位来模拟理想的逻辑量子位。这种方法需要一种可以扩展到非常大量量子位的架构。事实证明，要实现具有无法充分扩展到以大量物理量子位可靠运行的任何架构的大规模量子计算机都非常困难。
发明人已经认识到，如果可以使用互补金属氧化物半导体(CMOS)工艺制造量子计算架构，那么这种架构有可能被扩展到包括许多物理量子位。
本文描述的元件/架构/设计可以形成自旋量子位量子处理器的基本构建块，其可以使用现有的CMOS技术制造，例如40nm CMOS工艺。此类工艺通常会限制设备生产中使用的材料、某些尺寸和制造方法，但它们高度发达且控制良好的性质意味着可以在非常大的规模和相对较低的成本情况下以非常高的产量和高一致性生产复杂的设备。然而，由于工艺限制，使用该技术生产合适的自旋量子位构建块需要许多创造性的步骤。虽然经常假设CMOS兼容性的原则(例如因为所使用的材料)，但实际情况是设备规模或图案化的其他复杂性使它们与标准CMOS工艺不兼容。例如，小特征尺寸和间距意味着某些设计只能使用电子束光刻技术制造。使用标准CMOS制造工艺在不同区域之间仅纳米级地图案化金属区域极具挑战性。此外，当试图将许多量子处理器元件装入一个小空间时，与控制电子设备的接口存在许多困难。在制定这里描述的架构时，发明人已经“打破”了许多CMOS制造工艺的标准设计规则。
半导体中的局部自旋可用于编码量子信息的基本位。硅(Si)量子点(QD)是实现自旋多能级量子位的有希望的候选者。有助于定义量子点结构的金属区域(例如栅极)可以通过在基本均匀厚度的介电层上图案化金属层以将金属与硅半导体区域分开来实现。量子点是通过几个这样的栅极的组合静电势来定义的。这会产生一些问题，例如如何通过使金属连接从小金属栅极区域扇出到电极区域以与经典控制电子设备接口来将信号发送到多个栅极。处理器中的量子点区域越多，这带来的困难就越大，因此制作量子计算机所需的数千个量子点的可扩展阵列仍然是一个非常大的挑战，所描述的示例有助于缓解这种问题。
根据本发明的一个方面，这里提供了一种处理器元件。处理器元件包括硅层。处理器元件还包括设置在硅层上并与硅层形成接口的介电层。处理器元件还包括与介电层接触的导电通孔，该导电通孔包括具有最靠近介电层的接口端和远端的金属部分。导电通孔的金属部分的接口端的横截面积小于或等于100nm乘100nm。在使用时，向导电通孔的远端施加偏置电位使得在介电层和硅层之间的接口处感应出量子点，该量子点用于将一个或多个电子或空穴限制在硅层中。
传统上，CMOS制造工艺流程可分为前端(FEOL)和后端(BEOL)工艺。通常，FEOL是指硅化(即硅化物形成)之前的所有工艺，包括从原材料的选择(例如要使用的硅晶片)到源极/漏极区的形成。BEOL一般是指硅化后的所有工艺。术语“硅化物”是短语自对准硅化物的缩写。自对准硅化物工艺涉及薄金属膜与器件有源区中的硅的反应，最终通过一系列退火和/或蚀刻工艺形成金属硅化物触点。硅化物工艺通常开始于在完全形成和图案化的半导体器件(例如晶体管)上沉积薄过渡金属层。晶片被加热，允许过渡金属与半导体器件的有源区(例如，源极、漏极、栅极)中暴露的硅反应，形成低阻抗过渡金属硅化物。过渡金属不与二氧化硅介电层反应，也不与晶片上存在的任何氮化硅绝缘体反应。在反应之后，通常可以通过化学蚀刻去除任何剩余的过渡金属，仅在器件的有源区中留下硅化物触点。
相比之下，在此描述的处理器元件的导电通孔与介电层接触而不是与硅化物的层接触。由于通孔通过薄氧化物与硅隔开，而不是像通常情况那样通过硅化物欧姆连接，因此通孔上的电压可用于形成和控制量子点。
在整个说明书中，参考了诸如“上方”和“下方”或“上”和“下”之类的方向性术语。对这些术语的参考纯粹是指示在此公开的实施例的特征的相对位置。例如，如果提到电极在介电层上方，硅层在介电层下方，则应该理解为电极和硅层形成在介电层的相对侧。也就是说，诸如这里描述的那些方向性术语不是指相对于观察者的视点的方向，而是应该在所有方面都被视为相对术语。“垂直”方向旨在表示穿过层状结构的方向。
导电通孔的金属部分的接口端的横截面积小于或等于100nm乘100nm。例如，横截面积可以小于或等于80nm乘80nm。例如，横截面积可以小于或等于60nm乘60nm。例如，横截面积可以是大约40nm乘40nm。
介电层可以具有小于10nm的厚度，例如，介电层可以具有大约5nm的厚度。
金属部分可以包括任何合适的金属、例如钨。
金属部分的接口端可以与介电层接触。
导电通孔可以是全金属通孔。例如，通孔可以由钨锥形部分组成。
导电通孔还可以包括在金属部分和介电层之间并与介电层接触的多晶硅部分。
导电通孔的金属部分可以具有锥度，使得金属部分在远端处的横截面积比在接口端处大。例如，由于蚀刻孔在顶部较大(在该顶部金属电极在垂直扇出后提供水平连接)，因此可能会出现锥形。这些帽可以大于直接接触介电层的端部或最靠近介电层的端部。
通孔(也称为垂直互连通路)是物理电子电路的层之间的电气连接，该物理电子电路穿过一个或多个相邻层的平面。有利地，通过提供在垂直方向上具有这种锥形轮廓的穿过CMOS堆叠的导电通孔，可以更好地定义处理器元件的量子点区域，同时仍然能够使用经典控制装置来控制电势。通过这种方式形成量子点，导电通孔的金属部分在垂直方向上扇出而远离硅层和介电层之间的接口，减少了处理器元件占用的空间区域，因此许多此类处理器元件可在制造期间包含在同一晶片上。因此，可以在小外形尺寸下包含更多的处理器元件。
在使用时，向导电通孔的远端施加偏置电位可以将单个电子限制到量子点。
处理器元件还可包括源电极。处理器元件还可包括漏电极。处理器还可以包括一个或多个多晶硅栅电极，特别是可以包括两个多晶硅栅电极。量子点可以提供单电子晶体管SET岛。
处理器元件还可以包括与介电层接触的第二导电通孔，第二导电通孔用于包括具有接口端和远端的第二金属部分。导电通孔的第二金属部分的接口端的横截面积可以小于或等于100nm乘100nm。在使用时，向第二导电通孔的远端施加偏置电位可以使得在介电层和硅层之间的第二接口处感应出第二量子点，该第二量子点用于将一个或多个电子或空穴限制在硅层。
第二导电通孔的第二金属部分可以具有锥度，使得第二金属部分在远端处的横截面积大于在接口端处的横截面积。
量子点和第二量子点可以由量子隧道势垒隔开，例如通过介电层。
第二量子点可以用于限制电子或空穴以用作量子位。
第二金属部分的接口端可以与介电层接触。
第二导电通孔可以是全金属通孔。
第二导电通孔还可以包括在第二金属部分和介电层之间并与介电层接触的第二多晶硅部分。
第二导电通孔的第二金属部分可以具有锥度，使得第二金属部分在远端处的横截面积大于在接口端处的横截面积。
导电通孔的金属部分的接口端可以与第二导电通孔的第二金属部分的接口端间隔开小于或等于60nm的距离。例如，通孔之间可以间隔小于或等于50nm、小于或等于40nm、小于或等于30nm、或小于或等于20nm的距离。类似地，量子点与第二量子点之间可以间隔小于或等于60nm的距离。例如，量子点之间可以间隔小于或等于50nm，小于或等于40nm，小于或等于30nm，或小于或等于20nm的距离。
根据本发明的一个方面，在此描述了一种处理器，该处理器包括多个如在此描述的处理器元件。
根据本发明的一个方面，提供了一种处理器元件。处理器元件包括硅材料层和与硅材料层形成接口的介电材料层。处理器元件还包括与介电层接触的一对导电通孔，这对导电通孔中的每一个包括金属部分，该金属部分具有最靠近介电层的接口端以及远端。该对导电通孔中每个导电通孔的金属部分的接口端的横截面积小于或等于100nm乘100nm。在使用时，对导电通孔对中的每个导电通孔的远端施加偏置电位使得在接口处感应出第一量子点和第二量子点，第一量子点用作单电子晶体管的岛，以及第二个量子点用于限制电荷载流子以用作量子位。
该对导电通孔中的每个导电通孔的金属部分可以具有锥度，使得金属部分在远端处的横截面积大于在接口端处的横截面积。
根据本发明的一个方面，提供了一种操作如本文所述的处理器的方法。处理器元件包括硅层。处理器元件还包括设置在硅层上并与硅层形成接口的介电层。处理器元件还包括与介电层接触的导电通孔，导电通孔包括具有最靠近介电层的接口端和远端的金属部分。导电通孔的金属部分的接口端的横截面积小于或等于80nm乘80nm。导电通孔的金属部分具有锥度，使得金属部分在远端处的横截面积大于在接口端处的横截面积。在使用时，将偏置电位施加到导电通孔的远端使得在介电层和硅层之间的接口处感应出量子点，该量子点用于将一个或多个电子或空穴限制在硅层中。该方法包括向导电通孔的金属部分的远端施加偏置电位以将单个电子或空穴限制在量子点中。
量子点可以是单电子晶体管SET岛，并且处理器元件还可以包括与介电层接触的第二导电通孔，第二导电通孔用于在接口处定义第二量子点并且包括第二金属部分，第二量子点用于在使用时将一个或多个电子或空穴限制在硅层中，第二个量子点通过隧道势垒与SET岛分开。该方法还可以包括向第二导电通孔的第二金属部分的远端施加偏置电位以将单个电子或空穴限制在第二量子点中用作量子位。
该方法还可以包括通过操纵限制在SET岛中的电子或空穴的状态来操纵在第二量子点内限制的量子位的逻辑状态。
附图说明
现在将参考附图仅通过示例的方式描述本发明的实施例，其中：
图1例示了根据第一示例的处理器元件的横截面的平面图；
图2例示了根据第一示例的处理器元件的横截面的第一侧视图。
图3例示了根据第一示例的处理器元件的横截面的第二侧视图。
图4例示了根据第二示例的处理器元件的横截面的平面图；
图5例示了根据第二示例的处理器元件的横截面的第一侧视图。
图6例示了根据第二示例的处理器元件的横截面的第二侧视图。
图7例示了用于操作在此所述的一个或多个处理器元件的控制器；
图8例示了处理器元件；和
图9例示了处理器元件的阵列。
在整个描述和附图中，相似的附图标记指代相似的部分。
具体实施方式
虽然下面描述了各种实施例，但本发明不限于这些实施例，并且这些实施例的变型完全落入本发明的范围内，本发明的范围仅由所附权利要求限定。
图1-3从几个不同的有利位置示出了根据本公开示例的处理器元件100。图1示出了处理器元件在沿z轴的第一高度处、在x-y平面中的剖视图。即，图1例示了在处理器元件100内的第一高度处从上方观察到的处理器元件100(平面图)。图2示出了基本上沿方向A(如图1所示)观察到的处理器元件100的横截面视图。图3示出了基本上沿方向B(如图1所示)观察到的处理器元件100的第二截面图。以虚线示出的特征(例如图2的特征114A、114B、108A和108B)仅出于指示目的而示出，但从视图上看被挡住了。
图1-3的处理器元件可以被实现为用于包括多个这些处理器元件的量子计算机的量子位控制元件。如下文将解释的，在图1-3的处理器元件中，诸如电子的电荷载流子能够被限制在半导体的小区域中(即在量子点中)，这些区域可以达到单电子状态或少数-电子状态。图1-3的处理器元件提供了两个量子点，一个用作单电子晶体管(SET)的岛，另一个用于限制用作自旋量子位的电荷载流子。
参考附图，处理器元件100包括硅层110。硅层可以各向同性地富集。在这个例子中，使用了各向同性富集的硅28Si。28Si可以是生长在常规硅衬底上的外延层。
处理器元件100还包括金属源电极112A和金属漏电极112B，金属源电极112A和金属漏电极112B分别连接到对应的金属通孔114A、114B。在源电极112A下方有欧姆区116A。在漏电极112B下方有欧姆区116B。
由二氧化硅(SiO2)形成的薄介电栅极层104位于硅层110上。在该示例中，介电层具有大约5nm的厚度。多晶硅栅电极106A和多晶硅栅电极106B位于介电层104上方，多晶硅栅电极106A和多晶硅栅电极106B中的每个都通过专用金属通孔108A、108B耦合到器件更高层中的电极(未示出)。在该示例中，多晶硅栅电极106A、106B彼此间隔开大约105nm的距离。通过向金属通孔108A和108B施加电位，在多晶硅电极106A、106B下方的硅层110和二氧化硅104之间的接口处的硅层110中形成感应的电荷载流子120A和120B的区域。
导电通孔(在该示例中为金属通孔109)从处理器元件100的较高平面向下延伸到薄介电层104。金属通孔109的与介电层104接触的端部(此处也称为通孔109的金属部分的接口端)具有小于或等于100nm乘100nm的横截面积。在此示例中，横截面积为65nm乘65nm。导电通孔109的金属部分可以具有锥度，使得金属部分在远端(未示出)处的横截面积大于在最靠近薄介电层104的接口端处的横截面积。在通孔109下方、在Si/SiO2接口处是可以隔离电子或空穴的区域。如果向通孔109的远端施加足够的正电位，则将导致区域118中的电子被隔离；而如果将足够的负电位施加到通孔109的远端，则将导致区域118中的空穴被隔离。在示例中，在量子点118与源电极和漏电极112A、112B之间具有量子隧道势垒的情况下，施加到通孔108A、108B和108C的电位可能足以隔离量子点区域118中的单个电子。这样就形成了单电子晶体管(SET)。
因此，单电子晶体管包括形成在硅层110中、在连接到源电极和漏电极的隧穿结(在氧化物层104中)之间的SET岛118，SET岛118之间的隧穿由施加到栅电极106A和106B的电位控制。通过隧穿，可以向SET岛118添加电子/从SET岛118减去电子，从而对其进行负充电或正充电。
SET岛118处过量电子的存在影响系统的静电能量，这取决于SET的充电能量：
其中Qisland是岛上的电荷，其由ne给出，其中n是过量电子的数量，e是一个电子的电荷，C是SET岛118的总电容。SET岛118的总电容C包括隧穿结到源电极和漏电极的本征电容以及由电极106A和106B控制的栅极电容。
假设电极106A和106B处的电位基本相同，则SET的静电能量由下式给出：
其中ngate是基本栅极电荷的数量。SET的静电能量决定了在源电极和漏电极之间的给定电位差下是禁止还是允许隧道穿过结。这就是库仑阻塞效应。漏-源电压决定了结前电子的能量——当电压高于库仑阻塞时，电子将克服阻塞并发生隧穿效应。阻塞的高度可由SET岛118上的过量电子的数量和栅极电荷确定。
处理器元件100还包括与介电层104接触的第二导电通孔122，第二导电通孔包括具有接口端和远端的第二金属部分。第二导电通孔的第二金属部分的接口端的横截面积小于或等于80nm乘80nm，在本例中也是65nm乘65nm。第二金属通孔122也具有锥度，使得第二金属部分在远端(未示出)处的横截面积大于在接口端处的横截面积。
厚氧化物材料102(在该示例中也是SiO2)也围绕处理器元件100的各种组件。
第一和第二金属通孔109、122彼此靠近，并且在SiO2层104处相隔大约60nm的距离。在使用时，可以向通孔122的远端施加电位以将电子或空穴限制在基本上位于通孔122下方的接口处的硅层110中。在使用时，可以在硅层中形成第二量子点120并将其用于限制单个电子。可以在量子点120中以孤立电子的自旋状态编码单个量子位。
因此，处理器元件100包括SET，该SET具有第一量子点(充当SET岛118)和用于限制用作自旋量子位的电子的、位于近端的第二量子点120。SET岛118可以被操纵以读出存储在量子点120中的量子位。两个量子点118和120的占有率由施加到通孔109、122的电压控制并且可以被调谐以将少量电子相对限制到量子点。在简单的场景中，当占有率N为奇数时，每个量子点118、120携带S＝1/2的自旋，而当占有率N为偶数时携带S＝0的自旋。SET岛118和量子点120之间的隧穿依赖于泡利自旋阻断机制。特别地，当SET岛118和量子点120中的自旋相同时，则两个区域之间的隧穿被泡利不相容原理禁止。另一方面，如果SET岛118和量子点120中的自旋不同，则可以发生隧穿。源电极和漏电极之间的电流差异使用户能够区分这两种状态。特别地，SET岛118处的总电容C取决于第二量子点120中保持的自旋量子位的状态，因此第二量子点中的自旋量子位的状态可以通过分析克服SET静电能量所需的漏-源电压来确定。
因此，量子点118、120由所有存在的电子元件(例如电极106A、106B)和通孔108A、108B、109和122的组合静电势定义。锥形通孔有助于提供操作处理器元件100的控制信号。
处理器元件100可以通过任何合适的制造工艺形成，例如40nm CMOS工艺。例如，可以提供硅层110。可以在硅层110上提供厚氧化物层104，并且可以蚀刻厚氧化物层104以便为导电通孔和电极提供空隙，导电通孔通过剩余的薄氧化物层104与硅层110分开。导电通孔和电极可以插入到形成在厚氧化物层中的间隔中。
或者，可以提供硅层110。SiO2薄层可以沉积在硅层上以提供薄介电层104。导电通孔可以放置在薄层104上，然后被沉积的厚SiO2层包围。
图4-6从几个不同的有利位置例示了根据另一示例(不在权利要求的范围内)的处理器元件200。图4示出了处理器元件在沿z轴的第一高度处、在x-y平面的剖视图。即，图4例示了在处理器元件200内的第一高度处从上方观察到的处理器元件200的横截面(平面图)。图5例示了基本上沿着方向C(如图4所示)观察到的处理器元件200的横截面图。图6例示了基本上沿着方向C(如图4所示)观察的处理器元件200的第二横截面图。以虚线示出的特征(例如图5的特征114A、114B、108A和108B)仅出于指示目的而示出，但其从视图上看被挡住了。
图4-6中所示的示例与图1-3中所示的示例的不同之处在于第一导电通孔124包括安装在多晶硅部分128上的金属部分126。如图1-3的示例中所示，金属部分126具有最靠近介电层104的接口端(即，在该示例中与多晶硅部分128接触)和远端部分(未示出)。金属部分的接口端和远端之间具有锥度，使得金属部分126在远端处的横截面积大于金属部分126在接口端处的横截面积。金属部分126在接口端处的横截面积小于或等于80nm乘80nm。
图4-6的处理器元件200与图1-3的处理器元件100的不同之处还在于第二导电通孔130包括安装在第二多晶硅部分134上的第二金属部分132。如图1-3的处理器元件100所示，金属部分132具有最靠近介电层104的接口端(即，在该示例中与第二多晶硅部分134接触)和远端部分(未示出)。第二金属部分132的接口端与远端之间具有锥度，使得第二金属部分132在远端处的横截面积大于第二金属部分132在接口端处的横截面积。金属部分132在接口端处的横截面积小于或等于80nm乘80nm。
可以通过提供单个多晶硅层、然后蚀刻该多晶硅层以限定不同的电极106A和106B以及导电通孔的多晶硅部分128和134，来部分地制造第二处理器元件200。
图7是用于操作量子处理器的(经典)控制器/计算装置700的框图，该量子处理器包括一个或多个处理器元件，例如上述处理器元件100和200。例如，计算装置700可以包括计算设备。计算装置700可以分布在多个相互连接的设备上。本领域技术人员将理解，可以使用图7中所示的其他架构。
参考该图，控制器/计算装置700包括一个或多个(经典)处理器710、一个或多个存储器720、多个可选的用户接口(例如视觉显示器730和虚拟或物理键盘740)、通信模块750，以及可选的端口760和可选的电源770。组件710、720、730、740、750、760和770中的每一个使用各种总线互连。经典处理器710可以处理用于在计算装置700内执行的指令，包括存储在存储器720中、经由通信模块750或经由端口760接收的指令。
存储器720用于在计算装置700内存储数据。一个或多个存储器720可以包括一个或多个易失性存储器单元。一个或多个存储器可以包括一个或多个非易失性存储器单元。一个或多个存储器720也可以是另一种形式的计算机可读介质，例如磁盘或光盘。一个或多个存储器720可为计算装置700提供大容量存储。用于执行如本文所述的方法的指令可存储在一个或多个存储器720内。
装置700包括多个用户接口，包括诸如可视显示器730之类的可视化装置和诸如键盘740之类的虚拟或专用用户输入设备。
通信模块750适用于在处理器710和远程系统之间发送和接收通信。例如，通信模块750可用于经由诸如因特网的通信网络发送和接收通信。
端口760适合于接收例如包含要由处理器710处理的指令的非暂时性计算机可读介质。
处理器710被配置为接收数据、访问存储器720，并且根据从所述存储器720或从连接到端口760的计算机可读存储装置、从通信模块750或从用户输入设备740接收的指令而动作。
参考图1-3的处理器元件100(这同样适用于图4-6的处理器元件200)，图7的经典处理器710被配置为将偏置电位施加到处理器元件100的导电通孔109的远端，以便在介电层104和硅层110之间的接口处感应量子点118。处理器710还可以被配置为向通孔108A和108B施加电位以控制多晶硅电极106A和106B的栅极电位，从而进一步定义硅层110中的限制区118。
处理器710还被配置为向处理器元件100的第二导电通孔122的远端施加偏置电位，以便在介电层104和硅层110之间的第二接口处感应第二量子点120，第二量子点120用于将一个或多个电子或空穴限制在硅层中。
处理器710还可以被配置为在处理器元件100的源电极和漏电极之间施加电压。如上所述，漏-源电压可以用于读出存储在第二量子点120中的任意自旋量子位的逻辑状态。处理器710还可以被配置为通过操纵限制在SET岛118中的电子或空穴的状态来操纵限制在第二量子点内的量子位的逻辑状态。
图8例示了处理器元件。类似于处理器元件100和处理器元件200，图8的处理器元件包括硅层806和设置在硅层806上并与硅层806形成接口的介电层804。处理器元件还包括与介电层804接触的导电通孔810，在此例如钨通孔。导电通孔810和介电层804之间没有硅化物。导电通孔810包括与介电层804接触的接口端。在该示例中，导电通孔810的远端与金属电极812接触，金属电极812继而可以被例如参考图7的装置700控制，以向导电通孔810施加电位。在使用时，向导电通孔施加偏置电位使得在介电层804和硅层806之间的接口处感应出量子点808，量子点808用于将一个或多个电子或空穴限制在硅层806中。处理器元件还包括围绕导电通孔的另外的介电材料802。
图9例示了这样的处理器元件的阵列。特别地，示出了几个导电通孔用于形成一维导电通孔阵列，每个导电通孔被布置为在硅层中形成量子点。量子点可以间隔开例如60nm或更小的距离。用于控制施加到阵列的导电通孔的偏压的金属电极沿垂直轴分别处于不同的高度。二维阵列也可以由这样的处理器元件形成。处理器可以包括处理器元件的阵列。
设想了所描述的实施例的变型。例如，所有公开的实施例的特征可以以任何方式组合。例如，根据图1-3和/或图4-6和/或图8中所示的实施例，阵列可以包括若干处理器元件。处理器可以包括若干处理器元件的阵列。
作为示例，处理器元件的不同特征之间的距离可以不同。例如，多晶硅栅电极106A、106B彼此分开大约125nm的距离。多晶硅栅电极106A、106B彼此分开大约145nm的距离。多晶硅栅电极106A、106B彼此分开大约185nm的距离。
第一和第二金属通孔109、122彼此靠近，并且可以在SiO2层104处以大约60nm或大约40nm的距离分开。
应当理解，这里描述的各种方法或者至少其一些方面可以由计算机程序来实现。计算机程序可以包括被布置成指示计算机执行上述各种方法中的一个或多个方法的功能的计算机代码。用于执行这样的方法的计算机程序和/或代码可以提供给例如计算机的装置且位于计算机可读介质或计算机程序产品上。计算机可读介质可以是例如电子、磁、光、电磁、红外或半导体系统，或用于数据传输(例如用于通过互联网下载代码)的传播介质。或者，计算机可读介质可以采用物理计算机可读介质的形式，例如半导体或固态存储器、磁带、可移动计算机软盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和光盘，例如CD-ROM、CD-R/W或DVD。
可以根据这样的代码来配置诸如计算机之类的装置，以根据这里讨论的各种方法来执行一个或多个处理。这种装置可以采用数据处理系统的形式。这种数据处理系统可以是分布式系统。例如，这样的数据处理系统可以分布在网络上。
以上实施例仅通过示例的方式进行了描述，并且所描述的实施例在所有方面都应被视为示例性的而非限制性的。应当理解，在不脱离本发明的范围的情况下可以对所描述的实施例进行变型。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：具有改进的探测结果的光电探测器