具体实施方式

图1和2示出了CMOS光学传感器的主要电路元件。两个图之间的区别仅在于模数转换电路是由所有像素共享(图1)还是仅由同一列中的像素共享(图2)。请注意，可能存在其他配置，例如，列子集的像素可以共享相同的ADC。此外，特别是当光学传感器具有大阵列(这意味着数千行和列)时，通常的技术是提供两个读出电路，一个在列的底部，另一个在列的顶部，以实现快速。关于本发明将要说的一切都适用于这些不同配置中的任何一个，特别是也适用于图1和2的配置。

图1和2示出了基本的CMOS光学传感器。请注意，术语CMOS实际上适用于像素阵列周围的电子电路，尤其是读出电路和解码器。像素使用MOS元件(包括作为光敏元件的光电二极管或光电门)，以及MOS晶体管来至少承担阵列中像素的选择功能，读取它，然后论及无源像素。但是像素最好是有源像素，一般是指APS像素和APS传感器。这意味着像素结构包括不止一个晶体管，特别是X个晶体管，其中X等于或大于3。结构则为3T、4T、5T或更多。这些XT结构能够控制像素的不同操作模式，特别是：像素的积分(线性、对数)可以是滚动或全局快门模式，具有电子倍增效应等；以及读取模式：CDS、binning等。XT像素结构的X晶体管可以全部用于一个像素，也可以与其他像素共享部分晶体管。

传感器包括组织成阵列1的像素，其具有基本上由光敏元件(光电二极管、光电门)和晶体管(MOS)组成的像素结构。阵列1包括P行(Row₁到Row_P)和N列(Col₁到Col_N)像素(P、N是大于1的整数)。像素记为PX_i,j，其中i是等于1到P的整数，表示列方向上的行的秩；j是等于1到N的整数，表示行方向上列的秩。排列在同一列中的像素耦合到阵列的N列中的相应列导体。排列在同一行中的像素由阵列的P行选择线中的相应行选择线控制。关于大阵列，N和P可以等于几千，例如大约8000。

用于读取阵列像素的读出电路2包括N个读出通道RoC₁到RoC_N，每个读出通道RoC_j(j是等于1到N的整数)与阵列1中相同秩j的列导体(Col)耦合，以便能够在读出通道的输出端产生表示由相应列中的选定像素接收的照明水平的信号。术语“耦合”是指直接或通过任何耦合元件连接。

在图1中，读出通道的输出是模拟信号：在列解码器5的控制下，每个输出依次发送到快速ADC(模数转换器)3进行数字转换。在图2中，读出通道的输出是数字信号，每个读出通道包含自己的ADC。

读出通道通常包括采样保持电路，以获得代表选定像素的照明水平的模拟采样信号，然后将其数字化。鉴于上游列导体的高电容，放大器通常设置在采样保持电路之前，用于加载目的。在多个读出通道(图1)共享ADC的情况下，还可以提供输出放大器来加载读出通道和ADC之间的输出线导体7。

像素和读出电路的排序是通过寻址电路进行的，该寻址电路包括行解码器4，以在阵列的读出序列中依次一次选择一行，以及包括列解码器5，以依次将由每个读出通道传送的信号转发到ADC转换器3(图1)或数据移位寄存器6(图2)。最后，所捕获图像的数字数据信息DATA被发送到数字处理器DSP以做进一步处理，包括用于增强图像质量的后处理和特定于应用的处理。DSP可以全部或部分地集成在光学传感器集成电路中。这意味着一些后处理操作可以在光学传感器内部完成，包括例如对数据流的统计计算，例如直方图，而其他应用操作在光学传感器外部的应用DSP中完成。

解码电路4和5根据由排序电路(未示出)生成的适当时钟信号操作，该排序电路生成控制像素的积分顺序和每个捕获帧的像素读取顺序所需的所有信号，特别是控制行和列解码器。这都是公知的技术。

在实践中，读出通道通常实现CDS，这意味着从每个像素获得两个样本。复位信号和信息信号之间的CDS减法是在模数转换之前(以模拟方式)或在模数转换过程中获得的。例如，对于基于线性斜坡的ADC，使用被配置为针对一个样本采取递增计数模式以及针对另一样本采取递减计数模式的的计数器。所得信号尤其没有在像素处产生的固定模式噪声和kTC噪声。

现在将参考图3至图9在以下描述中详细解释本发明。它可以在具有上文关于图1和2解释的一般特征的任何CMOS光学传感器中实现。请注意，本发明不限于特定的ADC转换器类型，而是普遍适用于任何类型的ADC(具有单斜率或双斜率的斜坡、SAR、sigma delta等)；并且不限于图1和2所示的配置，N个读出通道共享一个ADC(图1)，或每个通道一个ADC(图2)。

根据本发明，CMOS光学传感器包括像图3中的RoCsp₁那样的备用读出通道，以替换在制造过程结束时发现有缺陷的读出通道。这些备用读出通道以备用组G_m1、G_m2、G_m3的形式分布在光学传感器的宽度(对应于行方向)上，每组包括m个备用读出通道，m是至少等于1的整数，每个备用组插入分别包括n个默认读出通道的两个连续默认组之间。例如在图3中，备用组G_m1插入在两个默认组Gn₁和Gn₂之间。在实际层面上，这种在默认读出通道当中插入备用通道是可能的，因为读出通道的宽度小于阵列的像素间距，并且备用读出通道的总数只是默认读出通道总数的一小部分。例如：如果每32个增加1个备用读出通道，则读出通道间距需要减少3％。在8K像素阵列，具有8192列的情况下，这意味着有256个备用读出通道。

在制造过程结束时，如果发现默认组中的任何默认读出通道有缺陷，耦合装置便被配置为替换有缺陷的默认读出通道以及位于有缺陷的一个默认读出通道和关注的默认组旁边的备用组之间的任何默认读出通道，所述备用组最好是相对于有缺陷的读出通道的位置或秩(在默认组中)最近的备用组。完整地说，这假设有缺陷的备用读出通道本身没有缺陷，但实际上，在大型阵列中，备用读出通道有缺陷的概率非常低(备用读出通道远少于默认通道)。此外，仍然有可能使用旁边的备用组，这将从下面的描述中变得明显。

根据备用组是仅包括一个备用读出通道还是多于一个读出通道，替换方案建立在一对一的基础上(第一实施例)或按照包括m个默认读出通道的组进行(第二实施例)。这将在下面详细解释。

根据本发明的另一方面，保持未使用的备用读出通道(在有缺陷读出通道的修复步骤之后)用于从参考总线采样模拟DC参考信号并将其转换为数字，同时读取阵列的当前选定行中的像素。这使得能够正好通过与用于来自选定行Row_i的像素的任何数据信号S_i,j的读出电子器件和驱动机制相同的读出电子器件和机制，从每个备用读出通道获得来自相应读出通道和ADC的DC参考值(数字)。具体而言，CDS读取应用相同的方式，这实际上使得能够获得表示当前选定行的行噪声电平的值。我们称该值为行参考值VRN_i，它是从每个未使用的备用读出通道获得的DC参考值的平均数，表示如下：VRN_i＝∑Sp_k/A，其中A为未使用的备用通道数，k为等于1到A的整数，对应于A个未使用的备用通道的秩，其中参考行方向，例如图3的图纸平面中的从左到右的方向。

然后从当前选定行Row_i的每个像素数字信号S_i,j输出中减去行参考值VRN_i，以最终获得低噪声信号值d_i,j，其中行噪声被抑制或最后减少。

这种行噪声抑制过程在图4中进行了总结。它需要至少一个未使用的备用读出通道，但这就是实际发生的情况。然后在每个新选定的行处获得一个新的DC参考，该参考被从每个像素信号S_i,j减去，以提供低噪声信号d_i,j。执行该行噪声抑制过程是因为，除了考虑行噪声的垂直变化之外，通过在每个新选定的行处计算新的参考值，还考虑了实践中不可忽略的行长度上的行噪声变化(水平变化)。后者是由备用读出通道(或备用组)在行长度上的分散性导致的。最后，众所周知，像素信号中的行噪声降低了A的平方根，其中A是用于生成参考值的备用读出通道数。

请注意，用于此行噪声抑制的DC参考信号实际上是DC模拟电压，其电平是根据ADC范围确定的，处于ADC的转换范围内，优选地处于中间范围，以使得行噪声评估与ADC转换范围一致。

通过提供与优选地位于传感器本身内部的DAC相关联的可编程寄存器以生成指定的模拟电压，可以很容易地在任何传感器中应用于任何应用。关于如何生成DC参考信号的这个以及其他进一步的细节，将在下文的描述中详述。

但在此之前，现在参考本发明的不同实施例详细描述修复过程。

第一实施例

图3示出了本发明的第一实施例。请注意，为了提高该图的可读性，未详细表示像素阵列1，只示出了列导体Col₁到Col_N的末端，这些末端分别可操作地耦合到读出电路2的相应读出通道。

我们将首先描述修复装置，然后描述行噪声抑制装置。

维修装置

根据本发明的第一实施例，读出电路2包括备用读出通道和可配置的耦合装置以根据基于所发现的有缺陷通道的数量和位置定义的修复模式，实现列导体与其默认读出通道或与不同读出通道的耦合。

基于每n个默认读出通道一个备用读出通道，在默认读出通道当中插入备用读出通道。换句话说，每个备用组由单个备用读出通道组成，默认读出通道按n个连续读出通道的序列分组，在图3中给出了组Gn₁、Gn₂和Gn₃，其中n＝8。请注意，n＝8仅用于在图纸的缩小空间中进行说明。事实上，n通常会更大，例如等于32。这是为了与给定技术的缺陷读出通道数量的统计数据进行比较。对于当今的大型阵列CMOS传感器来说，1/128的比率是现实的。

在本例中，按照图中从左到右行方向的列秩增加的约定，第一默认组Gn₁包括n个第一列导体Col₁到Col₈；第二Gn₂包括n个连续的列导体Col₉到Col₁₆......等等。然后在Gn₁和Gn₂之间设置包括一个备用读出通道RoCsp₁的第一备用组Gm₁；在Gn₂和Gn₃之间设置包括一个备用读出通道RoCsp₂的另一备用组Gm₂，以此类推。请注意，实践中没有必要在第一默认组Gn₁的第一默认读出列RoC₁的左侧设置备用组，也没有必要在最后一个默认读出列RoC_N(属于最后一个默认组Gn_N/n)的右侧设置备用组。

N个开关电路SW1作为多路复用元件将阵列1的N个列导体中的每一个耦合到在读出电路2的三个读出通道当中选择的一个读出通道，即，对于给定的列导体：

a.默认读出通道RoC-D，通常与给定的列导体耦合；

b.左侧(在行方向)默认读出通道旁边的第一替换读出通道RoC-L，根据该默认读出通道在其默认组中的秩，该第一替换读出通道可以是“默认”或“备用”型读出通道，

c.右侧(在行方向)默认读出通道旁边的第二替换读出通道RoC-R，根据该默认读出通道在其默认组中的秩，该第二替换读出通道可以是“默认”或“备用”型读出通道。

请注意，右侧(或左侧)读出通道“旁边”的读出通道是指在右行方向(或左行方向)上紧接着的一个读出通道。

考虑图3所示的默认组Gn₂中的列导体Col_j。

-它的默认读出通道RoC-D是RoC_j。

-它的第一替换读出通道RoC-L是“默认”类型RoC_j-1，因为图3中的RoC_j不是默认组Gn₂中的第一通道(在左行方向的第一秩处)。Gn₂的第一秩通道是RoC₉，RoC₉的“左侧”读出通道RoC-L是Gn₁和Gn₂之间的备用读出通道RoCsp₁。

-类似地，它的第二替换读出通道RoC-R是“默认”类型RoC_j+1，因为RoC_j不是Gn₂中的最后一个通道(在右行方向的n秩处)。Gn₂的最后一个秩通道是RoC₁₆，RoC₁₆的“右侧”读出通道RoC-R是Gn₂和Gn₃之间的备用读出通道RoCsp₂。

图5示出了一种修复模式，该模式结合了默认组Gn₂内向右和向左移动的通道，然后使用分别位于Gn₂左侧和右侧的两个备用读出通道。在本例中，发现Gn₂中的两个默认读出通道RoC₁₁和RoC₁₅存在缺陷，它们分别是Gn₂中秩3和秩7处的读出通道。这些有缺陷的通道在图中用波形表示。

则根据上述原理，Gn₂中修复方案应用如下：

-RoC₁₅向上一直到RoC₁₆分别被替换为它们的第二替换读出通道RoC-R，分别为替换RoC15的RoC₁₆和替换RoC₁₆的RoCsp₂；这对应于右移耦合模式。

-RoC₁₁向下一直到RoC₉分别替换为它们的“左侧”读出通道RoC-L，分别为替换RoC₁₁的RoC₁₀、替换RoC₁₁的RoC₉和替换RoC₉的RoCsp₁；这对应于左移耦合模式。

-RoC₁₂向上一直到RoC₁₄没有被替换，它们是其相应列导体的操作读出通道。这对应于默认的耦合模式。

实际上，通过配置开关电路SW1(模拟多路复用器)来实现将每个列导体耦合到三种可能性当中的相应读出通道：每个第一开关SW1的输入连接到相应的列导体的末端，并且该开关被配置为将输入路由到三个输出RoC-L、RoC-D和RoC-R中的一个。这意味着每个开关SW1中三个“基本”开关上的逻辑命令只能采用3种组合：“010”，其对应于默认输出RoC-D(参见与Gn₂中的RoC4和RoC5相关联的开关)；“100”，其对应左移耦合模式，能够实现RoC-L输出(参见与Gn₂中的RoC₉到RoC₁₁相关联的开关)；或“001”，其对应于右移耦合模式，能够实现RoC-R输出(参见与Gn₂中的RoC₁₅和RoC¹⁶相关联的开关)。然后，一个两位逻辑信号足以对每个开关电路SW1中三种组合之一进行编程/配置，如图6中的解码表TAB1所示。在本例中，移位寄存器Set-SW1与多个逻辑电路相关联，每个逻辑电路产生一组开关信号以控制一个开关电路SW1。移位寄存器的2位产生一个命令集[Sel-L、Sel-R和Sel-R]，适用于相应的开关电路SW1，例如与RoC₁相关联的开关电路。在实践中，移位寄存器是一组基本移位寄存器，它们通过串联为N个开关电路SW1生成N个命令集[Sel-L、Sel-R和Sel-R]。

这些第一开关SW1在读出电路2的输入侧。在输出侧，列解码器能够实现考虑由开关电路SW1实现的耦合模式的解码器过程。这意味着列解码器将针对每个图像帧连续选择N个读出通道，即N个通道可操作地用于读取每行中的N个像素。或者，列解码器将依次选择在电路2中实现的每个读出通道(默认的和备用的)，并且DSP将根据所实现的耦合模式挑选出正确的数据。

虽然图3和5示出了其中每个读出通道都有自己的ADC，因此输出是数字输出，以便通过数据移位寄存器6依次按顺序发送到DSP(图2)的读出电路，但是同样适用于模拟输出被依次应用于转换到快速ADC的情况(图1)。

但是，如图3和5所示，实现输入第一开关SW1的反向路由功能的开关电路SW1'可以被真实地实现(而不是通过上一段中提出的软件实现)，每个开关电路都将由RoC-L或RoC-R替换通道传送的输出返回到相应的默认输出信号线。对应电路SW1和SW1'的输入命令完全相同，这限制了配置开关电路的可配置/可编程装置中的需求。例如，如果左输出(RoC-L)由一个SW1电路在输入端选择，则左输入(Roc-L)由相应的一个SW1'电路在输出端选择。这种在硬件上的表示便于明确整个修复方案。但是为了描述的目的还方便地解释本发明的另一方面，当基于未使用的备用读出通道有利地实现行噪声抑制功能时，其中未使用的装置未被选择用于在SW1的耦合模式中实现修复目的。但是如上所述，实际上，读出电路的读出通道的输出端的所有这些路由方面都可以由列解码器和/或DSP处理器轻松管理，并且本发明不限于读出电路输出端的数据路由的硬件实现，也适用于软件实现。

行噪声抑制

一般原理如图3所示，而行噪声抑制过程在图4中详细说明，图5示出了一个实际情况，即，其中一些备用读出通道用于修复，剩余的备用读出通道可以用于根据本发明的行噪声抑制功能。根据本发明，当传感器集成电路已经被测试并识别到有缺陷的读出列时，确定并实现使用备用读出通道的耦合模式(SW1)。然后首先确定有多少备用读出通道未使用(步骤300，图4)。这给出了剩余备用读出通道的数量A，以及这些A个备用读出通道的位置(地址)。请注意，实际上A永远不会为零，并且A个剩余的备用读出通道在行长度上可能是稀疏的。我们可以给它们分配一个秩k，在行右方向(按照惯例)上从1增加到A。

这些A个备用读出通道用于对应用到参考总线B_DC的模拟DC参考电压DC_ref进行采样。这是通过第二开关电路SW2获得的，该开关电路针对每个备用读出通道包括一个多路复用元件，以沿行方向在读出电路2的长度上延伸的参考总线B_DC耦合。对于每个备用读出通道，相应的SW2多路复用元件仅当备用读出通道未用于修复时(通过SW1)被激活。在备用通道的输出端，表示一个开关SW2'，当备用通道不用于修复模式时，开关SW2'使备用通道传送的信号作为备用信号传送到行噪声抑制级。SW2'与SW2处于完全相同的状态(这意味着应用相同的逻辑命令来设置两者)。但正如上面所解释的。这种硬件表示可能不是必需的，因为DSP能够基于SW1的配置(设置)所反映的修复模式对数据信号进行分类。

因为备用读出通道实现与默认通道完全相同的读出操作，所以表示在备用读出通道的输出端获得的模拟DC参考电压的值是CDS值，它量化了当前选定的行的行噪声电平。换句话说，在用于对DC电压参考进行采样的备用读出通道中，SHr和SHs信号(图9)“采样”了完全相同的信号，并且两个样本之间的减法对应于行噪声电平。换句话说：两个样本之间的减法产生行时间噪声的一个实际样本。

然后，在读出电路中针对每个新选定的行Row_i执行的读出操作100(图4)适用于读取选定行中的像素值，但也适用于从可操作地耦合到参考总线B_DC的A个备用读出通道中的每一个读取信号值Sp_k。这包括具有参考电平和信号电平的连续采样的采样保持操作100.1，以及每个读出通道中的模数转换100.2(图2)或由通道共享的快速ADC执行的模数转换(图1)。针对当前选定行Row_i的该读出操作100输出包括像素数据DATA_pix{S_i,j}_j＝1,…N和备用数据DATA_spare{Sp_k}_k＝1,…A的数据流，它们都是CDS值(意味着参考电平和信号电平相减)。

在步骤200.1(图4)，在整个备用数据集DATA_spare{Sp_k}_k＝1,…A上计算Sp_k数字值的平均值，这样得出了当前选定行Row_i的行噪声值RN_i。这种平均能够使水平行噪声变化(随机)降低A的平方根。

在步骤200.2，然后针对当前选定行Row_i从像素数据流DATA_pix{S_i,j}_j＝1,…N的每个像素值S_i,j中减去该行噪声值RN_i，从而得出低噪声值d_i,j，如前所述。

然后针对阵列的每个新行重复过程100和200，直到所有P行都被读取。

在图3中，三个图示的备用读出通道全部可用，这导致它们的备用信号Sp₁、Sp₂、Sp₃能够用于计算当前选定行Row_i的平均行噪声电平VRN_i。在图5中，一些备用读出通道用于修复(在SW1中选择)，因此它们的输出没有用于行抑制过程：这就是为什么RoCsp₁和RoCsp₂的输出在图中被划掉的原因。图示中仅保留由备用通道RoCsp₃输出的备用信号Sp₁。标记1用于标记它是第一可用于行噪声抑制的备用信号，具有本说明书中采用的约定。

请注意，在图3和5中，从读出通道内的数字转换开始的所有过程都是数字的。特别地，处理步骤200.1(评估RN_i)和200.2(行噪声减法)可以通过集成逻辑电路或由DSP(位于传感器内部或外部)来完成。此外，当ADC如图1所示为单个时，处理步骤200.1和200.2发生在ADC之后，然后可以由DSP在片上或片外完成。

现在关于由根据本发明的A个备用读出通道采样的DC模拟参考电压，如已经解释的，读出电路2包括总线B_DC，其在行方向上延伸以覆盖整组读出通道。该总线B_DC传送模拟DC参考电压。实际上，该模拟DC参考电压的值被确定为对应于读出电路的模数转换器的中间范围，这对应于有效行噪声抑制的最佳条件。在实际示例中，该模拟DC参考电压可以设置为与像素共模电压相同的电压，在3.3V CIS技术中通常介于2.2V和1.6V之间。该模拟DC参考电压不需要由非常昂贵的带隙源产生。优选地集成到光学传感器中的任何电压源都是方便的。

然而，希望能够轻松地调整每个光学传感器中的电压电平。此外，希望在每个当前选定行的采样阶段之前在参考总线B_DC上获得安静的DC信号。因为否则DC参考电压中的噪声会产生行时间噪声，这是由于它被用于此目的的备用读出通道采样。

图8示出了产生DC模拟参考电压DC_ref并将其施加到参考总线的优选实施例400，其解决了这些不同方面。

它包括数模转换器DAC 401，这使得很容易在光学传感器的参数寄存器中对电压参考值(数字代码)V_ref_DC进行编程，并且所需的模拟DC参考电压DC_ref由DAC产生。然后，具有高驱动能力并作为跟随器操作的运算放大器402(输出在其反相输入端环回)用于将来自DAC(在其非反相输入端)的DC参考DC_ref施加到电容性总线参考线B_DC。

优选地，在跟随放大器10的输出端设置开关403，其与沿总线参考线B_DC的整个长度分布的缓冲器404相关联，以便均匀地加载总线参考线B_DC。然后缓冲器连接在第一总线405(与开关403连接)和参考总线B_DC之间。通过这种实施方式，缓冲器404类似于具有非常低噪声的大分布式缓冲器。

开关403与缓冲器一起的操作使参考总线B_DC免受来自缓冲器402和DAC401的时间噪声的影响，因为模拟信号在行分布式缓冲器的输入端被采样和冻结。实际上，缓冲器404可以是作为跟随器安装的单个晶体管或运算放大器。因此输出电压等于输入电压。

如图9所示，在读取序列100开始之前，开关403在每一行时间期间由脉冲信号Set_DC激活一次。通过脉冲信号Set_DC，参考总线B_DC被设置为DC模拟参考电压DC_ref，然后参考总线与输入级(DAC、放大器和开关)隔离：模拟DC电压值然后被冻结并安静，对于整个以下当前选定行的读取序列，如图9所示，参考常见的真CDS读出序列。具体地，开关403由脉冲信号Set_DC激活，并且参考总线B_DC在Set_DC脉冲的时间被设置为DC模拟参考电压；然后它与输入级隔离并且DC_ref被冻结。只有此时，在当前选定行的每个像素中激活信号RS，以重置这些像素中的感测节点，并且在每个读出通道中对感测节点的相应参考电平进行采样(SHr)；然后在选定行的每个像素中激活信号TX，以将像素积分的电荷转移到其感测节点，并且在读出通道中对相应的信号电平进行采样(SHr)。

在可操作地连接到参考总线的备用读出通道中，两个脉冲信号SHr和SHs也适用，但每个都导致对参考总线B_DC上的DC模拟参考电压进行采样。这使得能够通过CDS减法获得仅对应于行噪声信号的信号(模拟或数字)，然后从每个像素信号S_i,j中减去该信号。

图7示出了第二实施例，其中修复模式以组为基础进行操作，以通过减少设置电路(图6)来简化多路复用元件的命令，并允许每组默认读出通道之间具有多个备用读出通道，从而导致更佳的平均过程200.2。

在本实施例中，备用组G_m1、G_m2、G_m3包括m个备用读出通道，其中m大于1。在图中，m＝4。原则上它可以是大于1的任何整数值，但通常情况下，对于解码方面，它优选地是2的幂。实际上，4是一个可能的值，但m也可以取为例如8或16。本发明的原理不限于特定值。

然后，修复任何有缺陷的读出通道的替换原则现在是以组为基础向左或向右移动。也就是说，在像Gm₁这样的每个默认组中，默认读出通道被进一步分组为m个连续通道的u个子集(u为整数，等于n/m)。如图所示，每个默认组中有u个子集SS1到SSu。开关电路SW1类似地被分组以形成与u个子集SS₁、SS₂、......SS_u相对应的m个SW1电路的u个组10.1、10.2、......0.u。

然后，当一个子集包含至少一个有缺陷的通道时，例如Gn₁中的SS_u-1，对应组10.u-1的开关电路SW1全部设置为应用右移替换模式以将m个对应的列导体(输入)路由到下一子集SS_u的m个读出通道(一对一)。该方案在移位方向上一直传播到Gn₁右侧的备用组Gm₁。即组10.u中的所有SW1开关都设置为应用右移替换模式以将其对应的列导体路由到默认组Gn₁旁边的备用组Gm₁的m个读出通道。在该实施例中，并且如图7所示，然后默认读出通道被替换为在其右侧或左侧更远的下一个m秩。如对第一实施例所解释的，默认组中右移替换模式或左移替换模式的选择是缺陷信道与位于默认组两端的备用组的接近程度的问题，并且还取决于左侧或右侧的相邻默认组是否也具有有缺陷的通道。

然后，开关电路SW1的配置被简化，因为附接到给定子集的m个开关电路SW1都配置相同，以选择默认输出(Sel-D)、右输出(Sel-R)或左输出(Sel-L)。参考图6，这意味着相同的命令信号C_10.1被施加到附接到Gn₁中的子集SS₁的m＝4个多路复用元件的开关电路10.1。在本例中，逻辑命令C_10.1在电路10.1的m个多路复用元件中选择默认输出RoC-D。相反，逻辑命令C_10.u-1和C_10.u分别在m个多路复用元件的每一个中选择正确的输出RoC-R。

然后，像图7中的Gm₂这样的未使用备用组可以用于根据本发明的行抑制噪声操作。对于这种行噪声抑制，在未使用的备用组的每个位置处设置m个相邻的备用读出通道使得行长度上的平均化效率更高。

实现上述修复操作的读出电路有利地是可扩展和可重复的，如图3、5和7所示。当还实现根据本发明的行噪声抑制操作时，这仍然是正确的。可扩展性使得可以轻松实现任何阵列大小的读出电路。可重复性与通常用于制造大面积集成电路的拼接技术兼容。这进一步有助于降低制造成本。

最后，在光学传感器的设置过程中，通过移位寄存器配置了开关电路SW1、SW2(以及最终配置了它们的互补SW1'、SW2')，该过程定义了修复在制造测试过程中发现的缺陷的路由模式，并定义了用于行抑制操作的备用通道。光学传感器的参数寄存器也将被设置为值A以初始化平均步骤200.2。最后，当通过DAC获得DC模拟参考电压时，参数寄存器也会被设置为相应的数字值V_ref_DC以在操作中应用于DAC(图8)。

已经描述的本发明可以通过可扩展和可编程的读出通道修复过程获得具有增强的图像质量(良好的SNR、宽动态范围)的高效光学传感器，该过程能够以包括低制造成本、低表面积成本和低后处理成本的低成本轻松实现行噪声降低功能。