一种采用噪声抵消的无片内电感单转双的低噪声放大器
阅读说明：本技术 一种采用噪声抵消的无片内电感单转双的低噪声放大器 (Low-noise amplifier adopting noise cancellation and having no on-chip inductor and single-to-double conversion ) 是由 吴建辉 谢玉芳 王雯婷 李红 于 2020-12-28 设计创作，主要内容包括：本发明公开了一种采用噪声抵消的无片内电感单转双的低噪声放大器,包括输入放大级电路、第一噪声抵消电路和第二噪声抵消电路、第一输出缓冲级电路和第二输出缓冲级电路。输入放大级电路在一对共源晶体管上分别对应连接一个共源共栅晶体管,利用耦合电容将第一共源晶体管的漏端反相信号耦合到第二共源晶体管的栅极,实现将单端输入信号转换成双端输出信号；利用共源共栅晶体管、噪声抵消电路和输出缓冲级电路将共源晶体管放大的电流通过两条不同的支路流进输出缓冲级电路的两个不同晶体管栅极,实现信号差分放大及噪声抵消。本发明一方面对来自衬底和电源线的脉冲干扰和噪声的抗干扰性强,另一方面减少了芯片面积以及噪声,提高了集成度。(The invention discloses a low-noise amplifier adopting noise cancellation and having no on-chip inductance and single-to-double conversion. The input amplification stage circuit is respectively and correspondingly connected with a cascode transistor on a pair of common source transistors, and the drain-end inverted signal of the first common source transistor is coupled to the grid electrode of the second common source transistor by using a coupling capacitor, so that a single-end input signal is converted into a double-end output signal; the current amplified by the common source transistor flows into two different transistor gates of the output buffer stage circuit through two different branches by utilizing the common source common gate transistor, the noise cancellation circuit and the output buffer stage circuit, so that signal differential amplification and noise cancellation are realized. The invention has strong anti-interference performance to pulse interference and noise from the substrate and the power line, reduces chip area and noise and improves integration level.)
技术领域
本发明涉及一种采用噪声抵消的无片内电感单转双的低噪声放大器，属于射频模拟电路技术领域。
背景技术
近年来，随着多标准接收机的飞速发展，对高速，大容量和功能集成的需求引起了人们的极大关注。作为射频接收机的第一个模块，低噪声放大器(LowNoiseAmplifier，LNA)是至关重要的部分。在不同的LNA拓扑中，覆盖多个频带的宽带LNA已被广泛研究，以满足多标准应用。低噪声放大器是射频接收机前端的主要部分，具有四个特点：第一，其位于接收机的最前端，这就要求噪声越小越好，为了抑制后面各级的噪声对系统的影响，还要求有一定的增益，但为了不使后面的混频器过载以产生非线性失真，增益又不宜过大，放大器在工作频段内应该是稳定的；第二，其所接收的信号是很薄弱的，所以低噪声放大器必定是一个小信号的线性放大器，而且受传输路径的影响，信号的强弱又是变化的，在接收信号的同时伴随着许多强干扰信号的混入，因此要求放大器由一定的线性范围；第三，低噪声放大器一般直接与天线或者天线滤波器相连，其输入端必须和其实现良好的匹配，以达到功率最大传输以及最小噪声系数；第四，应具有一定的选频功能，抑制带外和镜像频率干扰。
一般对于射频信号来说，高频器件如果直接使用差分的话会对调试带来很多不便，况且阻抗匹配时单端更易操作，输入端和输出端的都需要匹配，因而很多高频器件都是使用单端。输入阻抗匹配直接影响着LNA的噪声性能以及功率传输，直接决定了接收机的性能。典型的LNA结构包括有源简并电感的共源放大器结构、共栅结构，电阻反馈结构、输入端并联电阻的结构。为了同其他级相连接，常常需要把不平衡放大器的输出信号转换成平衡信号，所以就要用到平衡-不平衡转换器(俗称巴伦balun)来实现单端输入转双端输出，但是如果使用片内balun一般是利用平面螺旋电感来实现，所以会占用芯片较多的面积，如果使用片外balun又会提高成本。
LNA位于接收机的最前端，所以需要在保证其他性能正常工作的情况下尽可能的减少噪声，噪声的减小除了尽可能减少管子的使用外还可以通过附加晶体管来实现噪声抵消。噪声抵消的本质是通过附加的晶体管把输入管的噪声分为两路，这两路的噪声是相关噪声，相关噪声通过两个不同支路后到达在输出端是反相状态从而可以相互抵消。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供一种采用噪声抵消的无片内电感单转双的低噪声放大器，该低噪声放大器一方面对来自衬底和电源线的脉冲干扰和噪声的抗干扰性强，另一方面减少了芯片的面积以及噪声，最后提高了集成度。
技术方案：为实现上述目的，本发明提出一种采用噪声抵消的无片内电感单转双的低噪声放大器，该低噪声放大器包括输入放大级电路、第一噪声抵消电路和第二噪声抵消电路、第一输出缓冲级电路和第二输出缓冲级电路；第一噪声抵消电路和第二噪声抵消电路结构相同，分别连接输入放大级电路的两个输出端；第一输出缓冲级电路和第二输出缓冲级电路结构相同，分别对应连接第一噪声抵消电路和第二噪声抵消电路；射频输入信号通过栅电感分别连接输入放大级电路输入端以及第一输出缓冲级电路输入端；第一输出缓冲级电路的输出端为第一输出端，第二输出缓冲级电路的输出端为第二输出端。
进一步的，所述输入放大级电路包括第一共源晶体管和第二共源晶体管、第一源简并电感和第二源简并电感、栅电感、耦合电容、第三共源共栅晶体管和第四共源共栅晶体管、第一负载电感和第一负载电容、第二负载电感和第二负载电容；
具体结构为：射频输入信号连接栅电感正端，栅电感负端连接第一共源晶体管栅极；第一共源晶体管源极连接第一源简并电感正端，第一源简并电感负端接地；第二共源晶体管源极连接第二源简并电感正端，第二源简并电感负端接地；耦合电容正端连接第一共源晶体管漏极，负端连接第二共源晶体管栅极；第三共源共栅晶体管源极连接第一共源晶体管漏极，同时也连接耦合电容正端，其漏极连接第一负载电容负端和第一负载电感负端，栅极接偏置电压；第四共源共栅晶体管源极连接第二共源晶体管漏极，第四共源共栅晶体管漏极连接第二负载电容负端和第二负载电感负端，第四共源共栅晶体管栅极接偏置电压；第一负载电容正端、第一负载电感正端、第二负载电容正端、第二负载电感正端与电源相连。
进一步的，所述第一噪声抵消电路和第二噪声抵消电路，具体结构为：第一噪声抵消电路包括第三晶体管和第一负载电阻，第三晶体管漏极连接到第一负载电阻，第一负载电阻另一端与电源相连；第二噪声抵消电路包括第四晶体管和第二负载电阻，第四晶体管漏极连接到第二负载电阻，第二负载电阻另一端与电源相连。
进一步的，所述第一输出缓冲级电路和第二输出缓冲级电路，具体结构为：第一输出缓冲级电路包括第三上缓冲晶体管、第三下缓冲晶体管、第三负载电阻、第三隔直电容，第三上缓冲晶体管栅极连接第三隔直电容负端，漏极连接第三负载电阻，源极连接到第三下缓冲晶体管漏极构成第一输出端，第三下缓冲晶体管的源极接地，第三负载电阻另一端与电源相连；
第二输出缓冲级电路包括第四上缓冲晶体管、第四下缓冲晶体管、第四负载电阻、第四隔直电容，第四上缓冲晶体管的栅极连接第四隔直电容负端，漏极连接第四负载电阻，源极连接到第四下缓冲晶体管漏极构成第二输出端，第四下缓冲晶体管的源极接地，第四负载电阻另一端与电源相连。
进一步的，所述输入放大级电路中第一共源晶体管栅极连接到第一输出缓冲级电路中第三下缓冲晶体管栅极，输入放大级电路中第三共源共栅晶体管源极和漏极分别对应连接到第一噪声抵消电路中第三晶体管源极和漏极，第一噪声抵消电路中第三晶体管漏极连接到第一输出缓冲级电路中第三隔直电容正端；输入放大级电路中第二共源晶体管栅极连接到第二输出缓冲级电路中第四下缓冲晶体管栅极；输入放大级电路中第四共源共栅晶体管源极和漏极分别对应连接到第二噪声抵消电路中第四晶体管源极和漏极，第二噪声抵消电路中第四晶体管漏极连接到第二输出缓冲级电路中第四隔直电容正端。
进一步的，所述输入放大级电路利用耦合电容实现了单端输入转双端输出，具体为：输入放大级电路中第一共源晶体管栅极的输入信号，在第一共源晶体管的漏端反相，再通过耦合电容耦合到第二共源晶体管栅极，则第二共源晶体管的栅极信号与第一共源晶体管栅极输入信号反相，从而实现单端输入信号转换为差分输入信号，再通过第三共源共栅晶体管和第四共源共栅晶体管以及第一负载电感、第一负载电容、第二负载电感、第二负载电容进行差分放大，从而实现了单端输入转双端输出；
利用噪声抵消结构来实现噪声抵消和信号差分放大：噪声源的其中一路通过输入放大级电路中第一共源晶体管漏极、第一噪声抵消电路中第三晶体管漏极、第一输出缓冲级电路中第三隔直电容，到达第一输出缓冲级电路中第三上缓冲晶体管栅极，另一路直接到第一输出缓冲级电路中第三下缓冲晶体管栅极，然后分别利用第三上缓冲晶体管的同相放大、第三下缓冲晶体管的反相放大，两路噪声信号在第一输出端实现噪声抵消；信号源的其中一路通过输入放大级电路中第一共源晶体管漏极、第三共源共栅晶体管漏极、第一输出缓冲级电路中第三隔直电容，到达第一输出缓冲级电路中第三上缓冲晶体管栅极，另一路直接到第一输出缓冲级电路中第三下缓冲晶体管栅极，然后分别利用第三上缓冲晶体管的同相放大、第三下缓冲晶体管的反相放大，在第一输出端实现信号源的差分放大。
进一步的，所述栅电感采用片外电感，利用芯片封装时的引线寄生电感实现。
进一步的，所述第一源简并电感采用芯片封装时的引线寄生电感。
有益效果：与现有技术相比，本发明具有以下有益效果：
1.采用噪声抵消结构来实现噪声的抵消和信号的差分放大，对来自衬底和电源线的脉冲干扰和噪声的抗干扰性强；
2.栅电感采用片外电感，利用芯片封装时的引线寄生电感实现，此外采用基于耦合电容的输入放大级电路实现单端输入转双端输出，减少了芯片的面积、电路的噪声以及成本；
3.提高了集成度。
附图说明
图1为本发明的总体结构框架图；
图2为本发明的输入阻抗匹配的仿真结果；
图3为本发明的增益仿真结果；
图4为本发明的噪声系数仿真结果；
图5为本发明的线性度的仿真结果。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1所示为本发明总体结构框架图，该低噪声放大器包括输入放大级电路、第一噪声抵消电路和第二噪声抵消电路、第一输出缓冲级电路和第二输出缓冲级电路；第一噪声抵消电路和第二噪声抵消电路结构相同，分别连接输入放大级电路的两个输出端；第一输出缓冲级电路和第二输出缓冲级电路结构相同，分别对应连接第一噪声抵消电路和第二噪声抵消电路；射频输入信号通过栅电感Lg分别连接输入放大级电路输入端in1以及第一输出缓冲级电路输入端in2；第一输出缓冲级电路的输出端为第一输出端VOUT1，第二输出缓冲级电路的输出端为第二输出端VOUT2。Offchip是片外电感和电容，是芯片封装引线的寄生电感和电容。
各电路间的连接关系如下：输入放大级电路中第一共源晶体管M1栅极连接到第一输出缓冲级电路中第三下缓冲晶体管M3b栅极，输入放大级电路中第三共源共栅晶体管M3源极和漏极分别对应连接到第一噪声抵消电路中第三晶体管M3c源极和漏极，第一噪声抵消电路中第三晶体管M3c漏极连接到第一输出缓冲级电路中第三隔直电容C3正端；输入放大级电路中第二共源晶体管M2栅极连接到第二输出缓冲级电路中第四下缓冲晶体管M4b栅极；输入放大级电路中第四共源共栅晶体管M4源极和漏极分别对应连接到第二噪声抵消电路中第四晶体管M4c源极和漏极，第二噪声抵消电路中第四晶体管M4c漏极连接到第二输出缓冲级电路中第四隔直电容C4正端。
输入放大级电路，包括第一共源晶体管M1和第二共源晶体管M2、第一源简并电感Ls1和第二源简并电感Ls2、栅电感Lg、耦合电容Cc、第三共源共栅晶体管M3和第四共源共栅晶体管M4、第一负载电感L1和第一负载电容C1、第二负载电感L2和第二负载电容C2。具体结构为：射频输入信号连接栅电感Lg正端，栅电感Lg负端连接第一共源晶体管M1栅极；耦合电容Cc正端连接第一共源晶体管M1漏极，负端连接第二共源晶体管M2栅极；第一共源晶体管M1源极连接第一源简并电感Ls1正端，第一源简并电感Ls1负端接地；第二共源晶体管M2源极连接第二源简并电感Ls2正端，第二源简并电感Ls2负端接地；第三共源共栅晶体管M3源极连接第一共源晶体管M1漏极，同时也连接耦合电容Cc正端，其漏极连接第一负载电容C1负端和第一负载电感L1负端，栅极接偏置电压；第四共源共栅晶体管M4源极连接第二共源晶体管M2漏极，漏极连接第二负载电容C2负端和第二负载电感L2负端，栅极接偏置电压；第一负载电容C1正端、第一负载电感L1正端、第二负载电容C2正端、第二负载电感L2正端与电源相连。
噪声抵消电路具体结构为：第一噪声抵消电路包括第三晶体管M3c和第一负载电阻R1，第三晶体管M3c漏极连接到第一负载电阻R1，第一负载电阻R1另一端与电源相连；第二噪声抵消电路包括第四晶体管M4c和第二负载电阻R2，第四晶体管M4c漏极连接到第二负载电阻R2，第二负载电阻R2另一端与电源相连。
输出缓冲级电路具体结构为：第一输出缓冲级电路包括第三上缓冲晶体管M3a、第三下缓冲晶体管M3b、第三负载电阻R3、第三隔直电容C3，第三上缓冲晶体管M3a栅极连接第三隔直电容C3的负端，漏极连接第三负载电阻R3，源极连接到第三下缓冲晶体管M3b的漏极构成第一输出端VOUT1，第三下缓冲晶体管M3b的源极接地，第三负载电阻R3另一端与电源相连；第二输出缓冲级电路包括第四上缓冲晶体管M4a、第四下缓冲晶体管M4b、第四负载电阻R4、第四隔直电容C4，第四上缓冲晶体管M4a的栅极连接第四隔直电容C4的负端，漏极连接第四负载电阻R4，源极连接到第四下缓冲晶体管M4b的漏极构成第二输出端VOUT2，第四下缓冲晶体管M4b的源极接地，第四负载电阻R4另一端与电源相连。
该低噪声放大器结构没有用到片内电感，栅电感Lg是片外电感，第一源简并电感Ls1也没有使用片内的平面螺旋电感，而是利用了封装时的引线寄生电感来实现，这样可以减小芯片的面积。
栅电感Lg、第一共源晶体管M1的栅源寄生电容Cgs以及第一源简并电感Ls1三个工作在2.4GHz频率下呈现出来一个等效为50欧姆的电阻。输入的50欧姆电阻的阻抗匹配采用源极退化的方式，利用栅电感Lg、第一共源晶体管M1的栅源寄生电容Cgs、第一共源晶体管M1的跨导以及第一源简并电感Ls1实现，采用LC作为负载(第一负载电感L1、第一负载电容C1、第二负载电感L2、第二负载电容C2)是为了让工作频率更好的控制在2.4GHz。
输入放大级电路利用耦合电容实现了单端输入转双端输出，具体原理如下：第一共源晶体管M1采用共源结构的放大，第一共源晶体管M1的输出负载漏极采用第三共源共栅晶体管M3，可以消除Miller效应的影响，并且可以让电路在更高的频率下工作以及电路的耐压能力较强。第二共源晶体管M2的作用是通过耦合电容Cc来耦合第一共源晶体管M1的漏极输出信号到第二共源晶体管M2的栅极，然后通过第二共源晶体管M2将耦合信号放大，第二共源晶体管M2的输出负载漏极采用第四共源共栅晶体管M4；其中第一共源晶体管M1、第二共源晶体管M2、第三共源共栅晶体管M3、第四共源共栅晶体管M4的尺寸全部相同，这是因为要保证第一共源晶体管M1的漏极增益为1(第一共源晶体管M1的栅漏寄生电容CGD的Miller效应就不会产生)。输入信号通过第一共源晶体管M1在其漏极反相，通过耦合电容Cc耦合到第二共源晶体管M2的栅极信号与第一共源晶体管M1栅极的输入信号反相，这样就实现了单端输入信号转换为差分输入信号，再通过第三共源共栅晶体管M3、第四共源共栅晶体管M4以及负载部分进行差分放大，从而实现了单端输入转双端输出。
该低噪声放大器采用噪声抵消结构来实现噪声的抵消和信号的差分放大，通过在第一共源晶体管M1和第二共源晶体管M2上分别对应连接第三共源共栅晶体管M3和第四共源共栅晶体管M4，利用共源共栅晶体管、噪声抵消电路和输出缓冲级电路将共源晶体管放大的电流通过两条不同的支路流进输出缓冲级电路的两个不同的晶体管栅极，从而实现信号差分放大以及噪声相互抵消，具体原理如下：噪声源的其中一路通过第一共源晶体管M1的漏极、第三晶体管M3c的漏极以及第三隔直电容C3到达第三上缓冲晶体管M3a的栅极，另一路直接到第三下缓冲晶体管M3b，然后分别通过第三上缓冲晶体管M3a的同相放大、第三下缓冲晶体管M3b的反相放大在第一输出端VOUT1进行噪声抵消；信号源的其中一路通过第一共源晶体管M1的漏极、第三共源共栅晶体管M3的漏极以及第三隔直电容C3到达第三上缓冲晶体管M3a的栅极，另一路直接到第三下缓冲晶体管M3b，然后分别通过第三上缓冲晶体管M3a的同相放大、第三下缓冲晶体管M3b的反相放大在第一输出端VOUT1进行信号源的差分放大。
输入阻抗匹配的仿真结果如图2所示，表示了在2.4GHz的频率下，输入反射系数(S11)的值为-34dB左右，说明本发明的输入阻抗匹配度很好。输入反射系数S11的值在工作频率范围内越小说明输入阻抗的匹配度越高，一般在输入反射系数S11的值达到-10dB以下就认为电路结构是匹配的。
增益的仿真结果如图3所示，从图中可以看出，在2.4GHz频率处增益为18.19dB左右，满足LNA正常工作下的增益要求。
噪声系数仿真结果如图4所示，从图中可以看出，在2.4GHz频率处噪声为1.585dB左右，该仿真结果可以看出噪声抵消结构在很大程度减少了LNA的噪声。
线性度三阶输入截止点(input 3rd order interceptpoint，IIP3)的仿真结果如图5所示，从图中可以看出双音信号分别为2.4GHz和2.401GHz以及输入功率为-40dBm，线性度的仿真结果表明在工作频率点处的IIP3为-4.36dBm，这表明LNA的线性度性能很好，满足LNA正常工作下的线性度要求。
如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上作出各种变化。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：偏置电路及射频功率放大器