具体实施方式

本申请实施例通过提供一种测量高能粒子离化电荷粒径的方法，解决现有技术中无法可靠测量高能粒子离化电荷粒径的技术问题。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

高能粒子垂直入射器件，生成的电荷在漂移、扩散及双极效应的作用下可能被多个存储单元敏感节点收集，使器件发生多位翻转。可以依据多位翻转机理，测试高能粒子入射器件后产生的离化电荷的影响范围。

参见图1，一种测量高能粒子离化电荷粒径的方法，包括：

采用单个高能粒子垂直入射设置有多个分页的静态随机存储器电路的方式进行辐照实验；

在所述辐照实验中，获取选通的所述多个分页的静态随机存储器电路单粒子翻转阈值；

基于所述静态随机存储器电路单粒子翻转阈值以及所述多个分页的串联器件间距确定高能粒子离化电荷粒径。

值得说明的是，所述静态随机存储器电路包括：四个分页；

所述四个分页内分别对应设置有6管静态存储单元电路、第一10管静态存储单元电路、第二10管静态存储单元电路以及第三10管静态存储单元电路。

其中，所述第一10管静态存储单元电路的串联器件间距d₁、第二10管静态存储单元电路的串联器件间距d₂以及第三10管静态存储单元电路的串联器件间距d₃，且d₁<d₂<d₃。

6管静态存储单元作为静态随机存储器电路中设计尺寸最小的电路模块，其电路单元最多，所占面积最大，因此受辐射效应的影响和工艺波动造成电学特性偏差也最大，最明显。在此基础上，结合三个器件串联距离不同的三个10管静态存储单元电路，根据多位翻转的原理，通过对不同结构SRAM单粒子翻转阈值的测试比对评估重离子离化电荷粒径。

具体来说，所述获取选通的所述多个分页的静态随机存储器电路单粒子翻转阈值包括：

分别选通所述四个分页，并获取所述6管静态存储单元电路、所述第一10管静态存储单元电路、所述第二10管静态存储单元电路以及所述第三10管静态存储单元电路单粒子效应阈值LET₀、LET₁、LET₂以及LET₃。

本实施例中，基于绝缘体上硅工艺，器件实现全介质隔离。静态随机存储器电路采用四个分页结构，每个分页除了内部存储单元不同，其他译码器、读写驱动电路等完全相同。

参见图2，当高能粒子入射所述6管静态存储单元电路时，锁存结构中的所述第一PMOS管P31、所述第二PMOS管P41、所述第一NMOS管N41、所述第二NMOS管N51任一件发生单粒子效应时，则会引起第一存储节点Q或第二存储节点Qn电位翻转，即由0到1或由1到0。

参件图3，公开了第一10管静态存储单元电路，即在所述6管静态存储单元电路的基础上增加了串联器件数量，引入多余的存储节点，只有当10管静态存储单元电路中两个串联器件，即第三PMOS管P11及第四PMOS管P12、第五PMOS管P21及第六PMOS管P22、第五NMOS管N11及第六NMOS管N12或者第七NMOS管N21及第八NMOS管N22发生单粒子效应导通后，才会导致存第三储节点Q或第四存储节点Qn电位翻转。

参见图4，第一10管静态存储单元电路的版图示意图，若高能粒子离化电荷粒径D1能够覆盖版图中的两个串联器件，以N11及N12为例，则存储节点电位发生翻转，第一10管静态存储单元电路的单粒子效应翻转阈值和6管静态存储单元电路的相当。反之，若高能粒子离化电荷粒径D2仅能覆盖版图中的一个器件，以N11为例，则存储节点电位不会发生翻转，因此，第一10管静态存储单元电路的单粒子效应翻转阈值大于6管静态存储单元电路，由静态随机存储器电路不同分页翻转情况可评估重离子离化电荷半径。

基于所述静态随机存储器电路单粒子翻转阈值以及所述多个分页的串联器件间距确定高能粒子离化电荷粒径包括：

当LET₀≈LET₁≈LET₂≈LET₃时，则高能粒子离化电荷粒径D满足D≥d₃；

当LET₀≈LET₁≈LET₂<<LET₃时，则高能粒子离化电荷粒径D满足d₂≤D<d₃；

当LET₀≈LET₁<<LET₂≈LET₃，则高能粒子离化电荷粒径D满足d₁≤D<d₂；

当LET₀<<LET₁≈LET₂≈LET₃，则则重离子粒径D满足D<d₁。

即，

进一步地，所述静态随机存储器电路采用SOI工艺制备，全介质隔离。

参见图2，所述6管静态存储单元电路包括：第一PMOS管P31、第二PMOS管P41、第一NMOS管N41、第二NMOS管N51、第三NMOS管N61以及第四NMOS管N62。

所述第一PMOS管P31的源极与所述第二PMOS管P41的源极连接电源电压VDD，所述第一PMOS管P31的漏极以及所述第二PMOS管P41的栅极连接第二存储节点，所述第一PMOS管P31的栅极以及所述第二PMOS管P41的漏极连接第一存储节点。

所述第一NMOS管N41的漏极以及所述第二NMOS管N51的栅极连接所述第一存储节点Q，所述第一NMOS管N41的栅极以及所述第二NMOS管N51的漏极连接所述第二存储节点Qn，所述第一NMOS管N41的源极以及所述第二NMOS管N51的源极接地。

所述第三NMOS管N61的源极连接所述第一存储节点Q，所述第三NMOS管N62的栅极与字线WL连接，所述第三NMOS管N61的漏极连接第一位线BL。

所述第四NMOS管N62的源极连接所述第二存储节点Qn，所述第四NMOS管N62的栅极与字线WL连接，所述第四NMOS管N62的漏极连接第二位线BLB。

参见图3，所述第一10管静态存储单元电路包括：第三PMOS管P11、第四PMOS管P12、第五PMOS管P21、第六PMOS管P22、第五NMOS管N11、第六NMOS管N12、第七NMOS管N21、第八NMOS管N22、第九NMOS管N31以及第十NMOS管N32。

所述第三PMOS管P11的源极连接电源电压VDD，所述第三PMOS管P11的漏极连接所述第四PMOS管P12的源极，所述第四PMOS管P12的漏极连接第三存储节点Q，所述第三PMOS管P11的栅极以及所述第四PMOS管P12的栅极连接第四存储节点Qn。

所述第五PMOS管P21的源极连接电源电压VDD、所述第五PMOS管P21的漏极连接所述第六PMOS管P22的源极，所述第六PMOS管P22的漏极连接所述第四存储节点Qn，所述第五PMOS管P21的栅极以及所述第六PMOS管P22的栅极连接所述第三存储节点Q。

所述第五NMOS管N11的漏极连接所述第三存储节点Q，所述第五NMOS管N11的源极连接所述第六NMOS管N12的漏极，所述第六NMOS管N12的源极接地，所述第五NMOS管N11的栅极和所述第六NMOS管N12的栅极连接所述第四存储节点Qn。

所述第七NMOS管N21的漏极连接所述第四存储节点Qn，所述第七NMOS管N21的源极连接所述第八NMOS管N22的漏极，所述第八NMOS管N22的源极接地，所述第七NMOS管N21的栅极以及所述第八NMOS管N22的栅极连接所述第三存储节点Q。

所述第九NMOS管N31的源极连接所述第三存储节点Q，所述第九NMOS管N31的漏极连接第一位线WL，所述第九NMOS管N31的栅极连接字线BL。

所述第十NMOS管N32的源极连接所述第四存储节点Qn，所述第十NMOS管N32的漏极连接第二位线BLB，所述第十NMOS管N32的栅极连接字线WL。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例中提供的测量高能粒子离化电荷粒径的方法，基于高能粒子入射SRAM电路引起单粒子效应翻转的现象，通过比对不同串联间距的分页的存储单元的单粒子翻转阈值，从而得到高能粒子离化电荷半径所处的取值范围；整个过程便捷，可靠。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。