具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。

请参阅图1，本发明实施例提供了一种新型的电流型交错PWM控制电路，包括交错时钟信号控制器、峰值电流检测器及驱动控制器。

交错时钟信号控制器用于设定频率及占空比的相互交错的时钟信号，并将时钟信号分别发送给对应的峰值电流检测器和驱动控制器。其中，时钟信号的频率及占空比可按需求设置。

峰值电流检测器用于逐周期检测电路中的峰值电流，并根据峰值电流和接收到的时钟信号下发控制信号给驱动控制器。其中，当峰值电流达到检测设定值时，其迅速下发控制信号给驱动控制器，响应快，可靠性高。

驱动控制器根据接收到的时钟信号和控制信号提供驱动信号给驱动，并控制驱动的最大占空比，确保电路能够可靠、高效的运行。其中，当驱动控制器接收到的时钟信号和控制信号均为低电平信号时，驱动开启；当驱动控制器接收到的时钟信号和控制信号其中之一为高电平信号时，驱动关闭。

本发明提供了一种新型的电流型交错PWM控制电路，其中交错时钟信号控制器、峰值电流检测器及驱动控制器之间采用分离器件搭建，相互作用控制，具有响应快、可靠性高、成本低等特点；产生的交错PWM驱动信号可用于双路BUCK交错并联、双路BOOST交错并联等拓扑应用，实现100％器件国产化要求，并可广泛应用与激光、医学、工业、军事等行业中。

请参阅图1，在本实施例中，时钟信号包括第一时钟信号CLK1和第二时钟信号CLK2，第一时钟信号CLK1和第二时钟信号CLK2为两个相互交错的时钟信号，峰值电流检测器包括第一峰值电流检测器和第二峰值电流检测器，驱动控制器包括第一驱动控制器和第二驱动控制器，驱动信号包括第一驱动信号DRVA和第二驱动信号DRVB，第一驱动信号DRVA和第二驱动信号DRVB为两个相互交错的驱动信号；交错时钟信号控制器将第一时钟信号CLK1分别发送给第一峰值电流检测器和第一驱动控制器，将第二时钟信号CLK2分别发送给第二峰值电流检测器和第二驱动控制器；第一峰值电流检测器根据峰值电流和接收到的第一时钟信号CLK1下发第一控制信号IS1_signal给第一驱动控制器；第二峰值电流检测器根据峰值电流和接收到的第二时钟信号CLK2下发第二控制信号IS2_signal给第二驱动控制器；第一驱动控制器根据接收到的第一时钟信号CLK1和第一控制信号IS1_signal提供第一驱动信号DRVA；第二驱动控制器根据接收到的第二时钟信号CLK2和第二控制信号IS2_signal提供第二驱动信号DRVB。

请参阅图2，具体的，交错时钟信号控制器包括第一触发器U1、第二触发器U2、第一二极管组D1、第二二极管组D2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2及振荡器B10，第一触发器U1的输出端与第一时钟信号CLK1连接，第一触发器U1的输入端分别与第一电阻R1的一端、第二电阻R2的一端、第一二极管组D1的第三引脚及第一电容C1的一端连接，第一电阻R1的另一端和第一二极管组D1的第二引脚均与基准电压VREF连接，第二电阻R2的另一端接地，第一二极管组D1的第一引脚接地，第一电容C1的另一端与振荡器B10的第一脉冲信号输出端连接，第二触发器U2的输出端与第二时钟信号CLK2连接，第二触发器U2的输入端分别与第三电阻R3的一端、第四电阻R4的一端、第二二极管组D2的第三引脚及第二电容C2的一端连接，第三电阻R3的另一端和第二二极管组D2的第二引脚均与基准电压VREF连接，第四电阻R4的另一端接地，第二二极管组D2的第一引脚接地，第二电容C2的另一端与振荡器B10的第二脉冲信号输出端连接。其中，第一脉冲信号输出端输出第一下降沿脉冲信号B12，第二脉冲信号输出端输出第二下降沿脉冲信号B14，第一电容C1的一端产生第一下降沿触发信号A11，第二电容C2的一端产生第二下降沿触发信号A12。

振荡器B10包括第三触发器U3、第四触发器U4、第五触发器U5、第五电阻R5、第六电阻R6、第七电阻R7、第三电容C3及第四电容C4，第三触发器U3的正电源端和第七电阻R7的一端均与基准电压VREF连接，第三触发器U3的输入端分别与第七电阻R7的另一端、第六电阻R6的一端及第四电容C4的一端连接，第四电容C4的另一端接地，第三触发器U3的负电源端接地，第三触发器U3的输出端分别与第五电阻R5的一端和第一电容C1的另一端连接，第四触发器U4的输入端分别与第五电阻R5的另一端和第三电容C3的一端连接，第三电容C3的另一端接地，第四触发器U4的输出端与第五触发器U5的输入端连接，第五触发器U5的输出端分别与第六电阻R6的另一端和第二电容C2的另一端连接。其中，触发器(U1～U5)均采用逻辑非门触发器，第四电容C4的一端产生第一信号B11，第三电容C3的一端产生第二信号B13。

请参阅图3，交错时钟信号控制器采用逻辑非门触发器，并通过振荡器B10产生两个相互交错的第一下降沿脉冲信号B12和第二下降沿脉冲信号B14，产生的原理如下所示：

触发器(U1～U5)的正触发脉冲门限电压为Vp，负触发脉冲门限电压为Vn；t1～t2段时间为第三电容C3两端电压V13_max通过第五电阻R5放电至Vn所需时间，设定为时间段T12；t2～t3段时间为第四电容C4两端电压V11_max通过第六电阻R6放电至Vn所需时间，设定为时间段T23；t3～t4段时间为基准VREF电压通过第五电阻R5给第三电容C3充电，从V13_min充电到Vp所需时间，设定为时间段T34；t4～t5段时间为基准VREF电压通过第六电阻R6给第四电容C4充电，从V11_min充电到Vp所需时间，设定为时间段T45；

第一下降沿脉冲信号B12、第二下降沿脉冲信号B14一个周期由4段时间段(T12、T23、T34、T45)组成。为了使第一下降沿脉冲信号B12、第二下降沿脉冲信号B14的下降沿(即t1和t2时刻)形成相互交错180度，需要满足如下关系式：

即：T12＝T23+T34+T45-----------------------------------(2)

因此，只需设定第五电阻R5、第六电阻R6、第三电容C3、第四电容C4的参数，使其满足关系式(2)，即可实现得到相互交错的脉冲信号下降沿。

请参阅图4，图4为交错时钟信号控制器的发波示意图，每一个第一下降沿脉冲信号B12、第二下降沿脉冲信号B14的下降沿都触发第一下降沿触发信号A11、第二下降沿触发信号A12下拉，从而翻转第一时钟信号CLK1和第二时钟信号CLK2，产生相互交错的第一时钟信号CLK1和第二时钟信号CLK2。第一时钟信号CLK1和第二时钟信号CLK2周期为T12+T23+T34+T34；第一时钟信号CLK1高电平时间为基准电压VREF通过第一电阻R1给第一电容C1充电到Vp门限值所需时间，第二时钟信号CLK2高电平时间为基准电压VREF通过第三电阻R3给第二电容C2充电到Vp门限值所需时间。

因此，通过上述的交错时钟信号控制器即可提供相互交错的第一时钟信号CLK1和第二时钟信号CLK2，时钟信号的频率和占空比均可以通过参数更改得到调节。

请参阅图5，具体的，第一峰值电流检测器包括第一运算放大器U11、第一开关S1、第一二极管D11、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15及第十一电容C11，第一功率电流检测信号IS1+经过第十一电阻R11分别与第一开关S1的第一端、第十一电容C11的一端、第一二极管D11的一端及运输放大器U11的正向输入端连接，第一开关S1的第二端分别与第十三电阻R13的一端和第十四电阻R14的一端连接，第十三电阻R13的另一端与第一时钟信号CLK1连接，第一开关S1的第三端和第十四电阻R14的另一端接地，第十一电容C11的另一端接地，第一二极管D11的另一端经过第十二电阻R12分别与运输放大器U11的输出端和第一控制信号IS1_signal连接，运输放大器U11的反向输入端分别与反馈环路信号电压VF和第十五电阻R15的一端连接，第十五电阻R15的另一端接地。

第二峰值电流检测器包括第二运算放大器U21、第二开关S2、第二二极管D21、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25及第二十一电容C21，第二功率电流检测信号IS2+经过第二十一电阻R21分别与第二开关S2的第一端、第二十一电容C21的一端、第二二极管D21的一端及运输放大器U21的正向输入端连接，第二开关S2的第二端分别与第二十三电阻R23的一端和第二十四电阻R24的一端连接，第二十三电阻R23的另一端与第二时钟信号CLK2连接，第二开关S2的第三端与第二十四电阻R24的另一端连接，第二十一电容C21的另一端接地，第二二极管D21的另一端经过第二十二电阻R22分别与运输放大器U21的输出端和第一控制信号IS1_signal连接，运输放大器U21的反向输入端分别与反馈环路信号电压VF和第二十五电阻R25的一端连接，第二十五电阻R25的另一端接地。

峰值电流检测器采用高速运放，反馈环路信号电压VF分别送入第一运算放大器U11、第二运算放大器U21的反向输入端作为参考信号。通过两路并联拓扑的第一功率电流检测信号IS1+、第二功率电流检测信号IS2+经过RC(第十一电阻R11、第十一电容C11，第二十一电阻R21、第二十一电容C21)滤波分别送入第一运算放大器U11、第二运算放大器U21的正向输入端，当正向输入端电平低于反向输入端电压时，输出端发送(低电平)控制信号(IS1_signal、IS2_signal)给驱动控制器。当正向输入端电平高于反向输入端电压时，输出端发送(高电平)控制信号(IS1_signal、IS2_signal)给驱动控制器。同时，如果在一个周期内，还未到达峰值电流的设定值，第一时钟信号CLK1、第二时钟信号CLK2通过第一开关S1、第二开关S2(第一开关S1、第二开关S2可以是MOS管、三极管等实现开关功能的器件)拉低第一运算放大器U11、第二运算放大器U21的正向输入端的电压，第一运算放大器U11、第二运算放大器U21的输出端发送(低电平)控制信号(IS1_signal、IS2_signal)给驱动控制器。同时，由于第一时钟信号CLK1、第二时钟信号CLK2是相互交错的信号，则产生的第一控制信号IS1_signal、第二控制信号IS2_signal也同为相互交错的信号。

请参阅图6，具体的，第一驱动控制器包括第一与非门U12、第三二极管D12及第十六电阻R16，第一时钟信号CLK1经过第三二极管D12分别与第一与非门U12的第一输入端、第一与非门U12的第二输入端及第十六电阻R16的一端连接，第十六电阻R16的另一端与第一控制信号IS1_signal连接，第一与非门U12的正电源端与基准电压VREF连接，第一与非门U12的负电源端接地，第一与非门U12的输出端与第一驱动信号DRVA连接。

第二驱动控制器包括第二与非门U22、第四二极管D22及第二十六电阻R26，第二时钟信号CLK2经过第四二极管D22分别与第二与非门U22的第一输入端、第二与非门U22的第二输入端及第二十六电阻R26的一端连接，第二十六电阻R26的另一端与第二控制信号IS2_signal连接，第二与非门U22的正电源端与基准电压VREF连接，第二与非门U22的负电源端接地，第二与非门U22的输出端与第二驱动信号DRVB连接。

驱动控制器采用逻辑与非门控制，负责发出相互交替的第一驱动信号DRVA和第二驱动信号DRVB。由于第一驱动信号DRVA和第二驱动信号DRVB是由第一时钟信号CLK1、第一控制信号IS1_signal和第二时钟信号CLK2、第二控制信号IS2_signal通过逻辑与非门控制，则第一时钟信号CLK1、第二时钟信号CLK2的负占空比就是第一驱动信号DRVA和第二驱动信号DRVB的最大占空比，从而实现对驱动最大占空比的控制，保证控制的可靠性。

由于第一时钟信号CLK1、第二时钟信号CLK2、第一控制信号IS1_signal、第二控制信号IS2_signal是相互作用交替的信号，故输出的第一驱动信号DRVA和第二驱动信号DRVB为两个相互交错，且设定频率及最大占空比的电流型控制PWM驱动信号。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

上面结合附图对本发明专利进行了示例性的描述，显然本发明专利的实现并不受上述方式的限制，只要采用了本发明专利的方法构思和技术方案进行的各种改进，或未经改进将本发明专利的构思和技术方案直接应用于其它场合的，均在本发明的保护范围内。