具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行详细的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本发明所保护的范围。

下面结合附图介绍本申请实施例中提供的一个具体的Ka波段的慢波结构开关芯片。

如图1所示，本申请实施例中提供的Ka波段的慢波结构开关芯片，包括：GaAs基片1，所述GaAs基片1上设有输入开关通道和输出开关通道，所述输入开关通道通过微带传输线8与输出开关通道连接；所述输出开关通道包括第一输出通道和第二输出通道，所述第一输出通道和第二输出通道以微带传输线8为对称轴对称设置；所述输入开关通道与第一输出通道构成第一回路，所述输入开关通道与第二输出通道构成第二回路；

所述第一回路和第二回路均包括：依次串联连接的输入端21、微带传输线8、慢波传输线31、传输臂以及输出端；

所述传输臂包括与所述慢波传输线31串联连接的微带线和第一GaAs FET管组41，所述微带线上连接有与所述第一GaAs FET管组41并联的第二GaAs FET管组42和第三GaAsFET管组43，所述微带线与第一GaAs FET管组41的连接点上并联有第一电阻51，在其与第二GaAs FET管组42的连接点上并联有第二电阻52；在其与第三GaAs FET管组43的连接点上并联有第三电阻53；所述所述微带线61与输出端串联连接；

所述慢波传输线31与第一GaAs FET管组41之间的微带线、第一GaAs FET管组41与第二GaAs FET管组42之间的微带线61、第二GaAs FET管组42与第三GaAs FET管组43之间的微带线62、第三GaAs FET管组43与输出端之间的微带线的长度均小于四分之一波长，慢波传输线31的长度远小于四分之一波长。需要说明的是，微带线包括多段。

可以理解的是，如图1所示，例如第一回路中包括：输入端21、微带传输线8、慢波传输线31、微带线、第一GaAs FET管组41、第二GaAs FET管组42、第三GaAs FET管组43以及输出端22；第二回路中包括：输入端21、微带传输线8、与慢波传输线31对称设置的慢波传输线32、以及与第一GaAs FET管组41、第二GaAs FET管组42以及第三GaAs FET管组43对称分布的三个并联的GaAs FET管组、和输出端23。

本申请中将第一GaAs FET管组41、第二GaAs FET管组42以及第三GaAs FET管组43并联连接，第二回路中具有与第一GaAs FET管组41、第二GaAs FET管组42以及第三GaAsFET管组43对称分布的三个并联的GaAs FET管组。本申请中采用多个GaAs FET管组并联方式，可以使得开关的传输损耗较小。

一些实施例中，所述微带传输线8采用T型微带结构，慢波传输线31呈蛇形慢波结构；

所述T型微带结构与所述蛇形慢波结构连接构成拓扑结构。

具体的，本申请中每个输出开关通道与输入开关通道中的晶体管管芯通过并联结构方式形成网络结构，其中的慢波传输线31的结构为蛇形慢波结构，由此形成整个开关芯片。且本申请中的第一输出通道和第二输出通道以T型微带结构为对称轴呈现对称式分布，其中，微带传输线8、慢波传输线31的总长度均远小于四分之一波长，微带传输线8与慢波传输线31连接构成稳定的拓扑结构，慢波传输线31能够使芯片整个版图的面积更加紧凑，更利于小型化设计。

如图2所示为本发明中慢波传输线等效传统四分之一波长微带线的示意图，本申请中将开关芯片的四分之一波长的传输线采用蛇形慢波结构来等效，所述蛇形慢波结构通过较长的微带结构盘绕的形式来代替四分之一波长传输线来实现四分之一波长线的尺寸的减小，显著改善四分之一波长线所造成的芯片面积过大的问题。

一些实施例中，所述输入端21采用GSG输入端，输出端采用GSG输出端；

所述GSG输入端、GSG输出端均采用微波单片集成电路工艺中的0.15um GaAspHEMT工艺制造，所述0.15um GaAs pHEM工艺中的GaAs衬底的介电常数为12.9，损耗角正切值为0.001，厚度为0.1mm；所述GaAs衬底上设有接地端口；所述GSG输入、GSG输出中间到接地0端口之间的距离为50um。

一些实施例中，所述第一GaAs FET管组41、第二GaAs FET管组42与第三GaAs FET管组43以及GSG输出端之间的微带线为50欧姆MET传输线相连。

优选的，所述第一电阻51、第二电阻52、第三电阻53均与直流通道91的一端连接，所述直流通道91的另一端连接直流端口71。

其中，第一电阻51、第二电阻52以及第三电阻53的电阻值相同。可以理解的是，开关芯片中对称设置有直流通道92，以及与所述直流通道92对称设置的直流端口72。

优选的，所述第一GaAs FET管组41、第二GaAs FET管组42、第三GaAs FET管组43中的GaAs FET管的栅宽为50um，栅指数为2，当GaAs FET管的栅极偏压为0V时，其沟道是开启的，当该GaAs FET管的栅极偏压为-5时，其沟道是关闭的。

优选的，所述慢波传输线31的宽度为70um，特性阻抗为50欧姆。

优选的，所述第一GaAs FET管组41、第二GaAs FET管组42与第三GaAs FET管组43的栅极分别连接第一电阻51、第二电阻52以及第三电阻53，所述第一GaAs FET管组41、第二GaAs FET管组42与第三GaAs FET管组43的源极直接接地0。

由上述内容可知，本发明提供的开关芯片是基于0.15um GaAs pHEMT工艺下的低插损小型化的适用于Ka波段的开关芯片，本发明通过将T型微带线相连接的四分之一波长微带线用慢波传输线31来代替，明显减小了电路面积，芯片中的GaAs FET管组采用的结构为全并联结构，这种结构区别于传统的并联结构，能够有效的减小插损，适用于Ka波段。本发明所设计的Ka波段慢波全并联开关芯片适合小型化、低插损微波电路系统，可广泛应用于有源相控阵雷达、多通道通信系统、可重构电路系统等场合。

图3所示为本发明的整体拓扑结构示意图，可知开关芯片的版图面积减小很多。

通过上述实施例，本发明所达到的有益效果包括：

本申请采取如图1所示的蛇形慢波结构，其等效模型为图2所示的传输微带线，蛇形慢波结构能够有效减短四分之一波长线的长度，极大的缩短了芯片的长度，减小了芯片的面积。

本申请中的慢波微带线的宽度为70um，特性阻抗为50欧姆，符合四分之一波长变换器的理论。等效代替微带传输线(Microstrip line)，能够实现芯片小型化的目的。

本申请中采用的微带线的宽度为12um，长度为150um，使得输入输出GSG端口阻抗为50欧姆，符合芯片的设计原则。

本申请中采用的GaAs FET管组的栅宽为50um，栅指数为2，能够承受较大的功率，符合开关芯片设计的原则。

本申请中的GaAs FET管组采用0.15um GaAs pHEMT工艺制造，所述0.15um GaAspHEM工艺中的GaAs衬底的介电常数为12.9，损耗角正切值为0.001，厚度为0.1mm，所述GaAs衬底上设有接地端口，相比传统的工艺，0.15um GaAs pHEM在相同结构下能够做到面积更小，符合芯片设计小型化的原则。

本申请中，GaAs FET管组相连接方式为全并联模式，在传统的开关芯片中采用的大多为管组串联以及并联结构，而在Ka波段，采用串联以及并联方式有较大的损耗，而全并联结构类型的管组能够很好的解决损耗大的问题，符合开关芯片在Ka波段低损耗的设计原则。

综上所述，本发明提供一种Ka波段的慢波结构开关芯片，本发明包括输入开关通道和输出开关通道，所述输入开关通道通过微带传输线与输出开关通道连接；所述输出开关通道包括第一输出通道和第二输出通道，所述第一输出通道和第二输出通道以微带传输线为对称轴对称设置；所述输入开关通道与第一输出通道构成第一回路，所述输入开关通道与第二输出通道构成第二回路；所述第一回路和第二回路均包括：依次串联连接的输入端、微带传输线、慢波传输线、传输臂以及输出端；本发明采用对称化设计以及蛇形慢波结构符合四分之一波长变换器的理论，能够使芯片整个版图的面积更加紧凑，更利于小型化设计；且并联的设计方案能够使得开关的传输损耗较小。

可以理解的是，上述提供的系统实施例与上述的方法实施例对应，相应的具体内容可以相互参考，在此不再赘述。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令方法的制造品，该指令方法实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。