一种nmos开关管共享限流电阻芯片电路
阅读说明：本技术 一种nmos开关管共享限流电阻芯片电路 (NMOS switching tube sharing current-limiting resistance chip circuit ) 是由 孙德臣 于 2019-11-04 设计创作，主要内容包括：一种NMOS开关管共享限流电阻芯片电路,通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享,既能够大大地减少限流电阻数量,又能够保证NMOS管的安全,从而有利于控制NMOS开关管芯片的面积和成本。(A current-limiting resistor chip circuit shared by NMOS switching tubes is characterized in that a drain-end current-limiting resistor and a source-end current-limiting resistor between adjacent NMOS switching tubes are sequentially and alternately shared, so that the number of the current-limiting resistors can be greatly reduced, the safety of the NMOS switching tubes can be ensured, and the area and the cost of the NMOS switching tube chip can be favorably controlled.)
技术领域
本发明涉及芯片电路集成技术，特别是一种NMOS开关管共享限流电阻芯片电路，通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。
背景技术
CMOS开关中包含有NMOS，通常是NMOS的漏端和源端直接为开关的输入与输出，而栅极为控制端。但在实际设计电路中应对NMOS需进行ESD防护(ESD，Electro-Staticdischarge，静电释放)。通过NMOS开关管的ESD仿真宏模型可以知晓，NMOS开关管的漏极D连接NPN三极管的集电极c(流入集电极的电流为Ic，流入漏极的电流为Ids)，源极S连接NPN三极管的发射极e后接地，衬底B连接NPN三极管的基极b(衬底流出电流包括Isub，衬底通过衬底电阻Rsub接地，衬底电阻Rsub上流过Isub)，NMOS开关管的栅极G为控制端。当漏端电压Vd从0V增加，漏端到衬底结是反偏的，一旦Vd进入雪崩击穿区，耗尽层中的电场变得足够高，通过碰撞电离，产生许多电子-空穴对。电子流到漏端成为漏端电流的一部分。空穴注入到衬底，产生衬底电流Isub。当Isub增加，在衬底电阻上的电压降Vbe就会增加，最终源端到衬底结正偏，引起电子从源端发射到衬底。当Vbe达到0.5V，横向NPN管导通，电子电流到达漏端，进一步增加了产生的电子空穴对。由于不再需要高电场维持碰撞电离电流，漏端电压下降，snapback(负阻)发生了。对此，现有技术采取的措施是在NMOS管的两端串联电阻，限制衬底电流Isub，进而不让NMOS管snapback(负阻)发生。一般以一个NMOS管来作为开关举例，即其栅极G连接内部控制信号端s2n，漏极D通过漏端限流电阻连接开关共高端NO，源极S通过源端限流电阻连接开关共低端COM，衬底连接接地端GND，GND代表着芯片的最低电位。一个NMOS管是芯片的最小一个单元，实际电路是多个这样的小单元并联起来的，每一个NMOS管都接入足够大的限流电阻，而并联使得芯片的总导通电阻降低，因为最后的电阻是并联后的总电阻。本发明人发现，由于每一个NMOS管的源极和漏极都是独立的，在进行相应的版图设计时需要将每一个单元分开，即每一个NMOS管都有各自独立的漏端限流电阻和源端限流电阻，这会大大增加芯片面积进而增加成本。本发明人认为，如果通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，就既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种NMOS开关管共享限流电阻芯片电路，通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。
本发明的技术方案如下：
一种NMOS开关管共享限流电阻芯片电路，其特征在于，包括栅极均分别连接到内部控制信号端上的若干个NMOS管，所述若干个NMOS管中的相邻NMOS管漏端通过同一个漏端限流电阻连接到开关共高端，所述若干个NMOS管中的相邻NMOS管源端通过同一个源端限流电阻连接到开关共低端，所述若干个NMOS管中的每一个NMOS管衬底均连接到接地端。
所述若干个NMOS管中的相邻NMOS管之间共享漏端限流电阻与共享源端限流电阻呈依次交错共享分布。
所述若干个NMOS管中的第一NMOS管的源极通过第一源端限流电阻连接到所述开关共低端，所述第一NMOS管的漏极和第二NMOS管的漏极互连后通过第一漏端限流电阻连接到所述开关共高端，所述第二NMOS管的源极和第三NMOS管的源极互连后通过第二源端限流电阻连接到所述开关共低端，所述第三NMOS管的漏极和第四NMOS管的漏极互连后通过第二漏端限流电阻连接到所述开关共高端，所述第四NMOS管的源极和第五NMOS管的源极互连后通过第三源端限流电阻连接到所述开关共低端，以此类推，在所述若干个NMOS管中实现共享漏端限流电阻与共享源端限流电阻的依次交错共享。
本发明的技术效果如下：本发明一种NMOS开关管共享限流电阻芯片电路，与现有技术相比，将每一个NMOS管均配置一个漏端限流电阻和一个源端限流电阻改变为相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，基本上减少了一半的限流电阻数量，但是对每一个NMOS管子而言，同时还是看到两个电阻，即一个共享漏端限流电阻和一个共享源端限流电阻，这样的两个电阻保证了NMOS管的安全，同时有利于控制NMOS开关管芯片的面积和成本。
附图说明
图1是实施本发明一种NMOS开关管共享限流电阻芯片电路的结构示意图。
附图标记列示如下：R11、R12～R1n-第一漏端限流电阻至第n漏端限流电阻(n表示若干个，例如，n为正整数)；Mn1、Mn2～Mnn-第一NMOS管至第nNMOS管(Mn表示NMOS管，Mnn中的第二个n表示若干个，例如，n为大于2)；R21、R22～R2n-第一源端限流电阻至第n源端限流电阻(n表示若干个，例如，n为正整数)；NO-开关共高端；COM-开关共低端；GND-接地端(芯片的最低电位)；s2n-内部控制信号端。
具体实施方式
下面结合附图(图1)对本发明进行说明。
图1是实施本发明一种NMOS开关管共享限流电阻芯片电路的结构示意图。如图1所示，一种NMOS开关管共享限流电阻芯片电路，包括栅极均分别连接到内部控制信号端s2n上的若干个NMOS管(例如，第一NMOS管Mn1至第nNMOS管Mnn)，所述若干个NMOS管中的相邻NMOS管漏端通过同一个漏端限流电阻(例如，第一漏端限流电阻R11或第二漏端限流电阻R12或第n漏端限流电阻R1n等)连接到开关共高端NO，所述若干个NMOS管中的相邻NMOS管源端通过同一个源端限流电阻(例如，第二源端限流电阻R22或第三源端限流电阻R23或第n源端限流电阻R2n等)连接到开关共低端COM，所述若干个NMOS管中的每一个NMOS管衬底均连接到接地端GND。所述若干个NMOS管中的相邻NMOS管之间共享漏端限流电阻与共享源端限流电阻呈依次交错共享分布。所述若干个NMOS管中的第一NMOS管Mn1的源极连接到所述开关共低端COM，所述第一NMOS管Mn1的漏极和第二NMOS管Mn2的漏极互连后通过第一漏端限流电阻R11连接到所述开关共高端NO，所述第二NMOS管Mn2的源极和第三NMOS管Mn3的源极互连后通过第二源端限流电阻R22连接到所述开关共低端COM，所述第三NMOS管Mn3的漏极和第四NMOS管Mn4的漏极互连后通过第二漏端限流电阻R12连接到所述开关共高端NO，所述第四NMOS管Mn4的源极和第五NMOS管Mn5的源极互连后通过第三源端限流电阻R23连接到所述开关共低端COM，以此类推，在所述若干个NMOS管中实现共享漏端限流电阻与共享源端限流电阻的依次交错共享。
为了一个既能提供NMOS限流电阻，又能降低总的开关电阻，又能不增加芯片面积的需求，本发明对现有技术改进如下：本发明是将NMOS管的最小单元中的一端进行共享，这样在版图设计时就可以将这两端共享到一起，然后串联上电阻，这样一直进行下去，就可以保证NMOS管子所有的最小单元都能将共享一端连接到一起，进而减小面积。但是对每一个NMOS管子同时还是看到两个电阻，保证了NMOS管的安全。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种小型轻量化固体功率控制装置