具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

具体请参阅图1，图1是根据本申请的一个实施例的示意电路图，其示出了一种栅极驱动电路10。

如图1所示，栅极驱动电路10包括高压侧驱动部分20和低压侧驱动部分30。高压侧驱动部分20的高压侧驱动器240输出高压侧驱动输出HO，以控制高压侧开关元件T₁。低压侧驱动部分30的低压侧驱动器260输出低压侧驱动输出LO，以控制低压侧开关元件T₂。

可选的，高压侧开关元件T₁和低压侧开关元件T₂在母线电压VH和地电压GND之间串联连接。高压侧开关元件T₁和低压侧开关元件T₂之间的连接点的电压为高压侧浮动返回电压Vs。可选的，高压侧开关元件T₁和低压侧开关元件T₂交替地导通。当高压侧开关元件T₁导通且低压侧开关元件T₂关断时，高压侧浮动返回电压Vs大致等于母线电压VH，即，Vs处于高电位。而当高压侧开关元件T₁关断且低压侧开关元件T₂导通时，高压侧浮动返回电压Vs大致等于地电压GND。

可选的，负载(附图中没有示出)连接于高压侧浮动返回电压Vs和地电压GND之间。

可选的，高压侧浮动电压VB(也称工作电压VB)通过自举二极管D_自举连接于电源电压VCC。可选的，高压侧浮动电压VB通过自举电容C_自举连接于高压侧浮动返回电压Vs。当高压侧浮动返回电压Vs在母线电压VH和地电压GND之间变化时，高压侧浮动返回电压Vs中产生dVs/dt噪声。该dVs/dt噪声通过自举电容C_自举传导至高压侧浮动电压VB处，从而在VB中产生同样的dVs/dt噪声。

以下继续参考图1详细说明高压侧驱动部分20。本申请不限制低压侧驱动部分30的具体实现形式。

如图1所示，高压侧驱动部分20包括逐级连接的脉冲产生模块210、电平移位模块220、RS触发器230以及高压侧驱动器240。具体地，脉冲产生模块210接收来自外界的逻辑输入IN，并且输出第一脉冲信号和第二脉冲信号。电平移位模块220从脉冲产生模块110接收上述第一脉冲信号和第二脉冲信号，并且输出电平移位信号。该电平移位信号包括Set(置位)信号和Reset(复位)信号。RS触发器230从电平移位模块220接收Set信号和Reset信号，并且输出触发信号SQ。高压侧驱动器240从RS触发器230接收触发信号SQ，并且输出高压侧驱动输出HO。当高压侧驱动输出HO为高电平(H)时，高压侧开关元件T₁导通。当高压侧驱动输出HO为低电平(L)时，高压侧开关元件T₁关断。

可选的，电平移位模块220连接在高压侧浮动电压VB和地电压GND之间。RS触发器230和高压侧驱动器240各自连接在高压侧浮动电压VB和高压侧浮动返回电压Vs之间以获得操作所需的电能。

以下详细描述高压侧驱动部分20的各个模块。

如图1所示，脉冲产生模块210包括输入端2100和至少两个输出端。该至少两个输出端分别为第一输出端Set和第二输出端Reset。脉冲产生模块210从输入端2100接收来自外界的逻辑输入IN。该逻辑输入IN用于通过高压侧驱动部分20控制高压侧开关元件T₁。脉冲产生模块210根据该逻辑输入IN产生相应的第一脉冲信号和第二脉冲信号。其中，第一脉冲信号从第一输出端Set输出，第二脉冲信号从第二输出端Reset输出。可选的，第一脉冲信号和第二脉冲信号的脉冲宽度都为100ns-600ns。可选的，第一脉冲信号和第二脉冲信号都是方波信号。可选的，第一脉冲信号和第二脉冲信号的高电平部分在时间上不重叠，以防止RS触发器230出现未知状态。

如图1所示，电平移位模块220设置在脉冲产生模块210的下一级。电平移位模块220包括第一输入端N1和第二输入端N2。该第一输入端N1连接于脉冲产生模块210的第一输出端Set，用于接收第一脉冲信号。该第二输入端N2连接于脉冲产生模块210的第二输出端Reset，用于接收第二脉冲信号。

电平移位模块220还包括用于输出Set信号的第一支路和第二支路。

第一支路连接于高压侧浮动电压VB和地电压GND之间。第一支路包括第一开关LD1。第一开关LD1的控制端直接连接于电平移位模块220的第一输入端N1。第一开关LD1的第一通路端经第一阻抗切换模块RR1连接于工作电压VB，而第一开关LD1与第一通路端相对的第二通路端连接于地电压GND。可选的，第一开关LD1为横向扩散金属氧化物半导体(LDMOS)开关。第一开关LD1也可以为其他类型的开关，本申请对此不作限制。可选的，第一开关LD1的第一通路端为漏极。可选的，第一开关LD1还包括漏极电容C_d1。

可选的，第一阻抗切换模块RR1包括并联在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第一电容C1、第一压降开关MP1以及第一稳压二极管D1。可选的，第一稳压二极管D1是齐纳二极管。可选的，第一压降开关MP1是PMOS管。可选的，第一压降开关MP1的第一通路端连接于工作电压VB，第一压降开关MP1的第二通路端连接于第一开关LD1的第一通路端。可选的，第一电容C1的两端分别连接于第一开关LD1的第一通路端和高压侧浮动电压VB。可选的，第一稳压二极管D1的正极连接于第一开关LD1的第一通路端，第一稳压二极管D1的负极连接于高压侧浮动电压VB。可选的，第一稳压二极管D1的钳位电压为15V，本申请对此不作限制。

可选的，当第一压降开关MP1断开时，第一阻抗切换模块RR1处于第一阻抗状态中，且具有在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第一阻抗。当第一压降开关MP1导通时，第一阻抗切换模块RR1处于第二阻抗状态中，且具有在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第二阻抗。可选的，第一阻抗的模大于第二阻抗的模。本领域技术人员容易理解，阻抗大体包括电阻、容抗和感抗三种。在该实施例中，第一阻抗切换模块RR1的阻抗包括电阻和容抗。

参考图1，当第一压降开关MP1断开时，在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第一阻抗为，其中，C1为第一电容C1的电容值。ω为第一电容C1两端电压的频率。由于第一电容C1两端的电压一般为直流电压，即，ω为零。因此，第一阻抗的模可以视为无穷大。当第一压降开关MP1导通时，在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第二阻抗为R_MP1。显然，第二阻抗的模小于第一阻抗的模。第二支路连接于高压侧浮动电压VB和地电压GND之间。第二支路包括第二开关LD2。可选的，第二开关LD2为LDMOS开关。第二开关LD2的控制端经第一延迟单元DU1连接于电平移位模块220的第一输入端N1。第二开关LD2的第一通路端经第一电阻R1连接于高压侧浮动电压VB。第二开关LD2的第二通路端连接于地电压GND。可选的，第二开关LD2的第一通路端还连接于第一压降开关MP1的控制端，用于控制第一压降开关MP1的导通和关断。该第一压降开关MP1的控制端即为第一阻抗切换模块RR1的控制端。可选的，当第二开关LD2截断时，第一压降开关MP1断开，第一阻抗切换模块RR1处于第一阻抗状态。可选的，当第二开关LD2导通时，第一压降开关MP1导通，第一阻抗切换模块RR1处于第二阻抗状态。

可选的，第一延迟单元DU1用于将第一脉冲信号转换成相对于该第一脉冲信号有一定延迟的第一延迟脉冲信号。可选的，第一脉冲信号与第一延迟脉冲信号的波形相同。该延迟的时间长度例如为100ns-600ns，本申请对此不作限制。可选的，该延迟的时间长度大于第一脉冲信号的脉冲宽度。第一脉冲信号被输入到第一开关LD1的控制端以控制第一开关LD1的导通和断开，而第一延迟脉冲信号被输入到第二开关LD2的控制端以控制第二开关LD2的导通和断开。

可选的，电平移位模块220的第一输出端Set连接于第一开关LD1的第一输出端以输出Set信号。可选的，Set信号用于控制高压侧驱动输出HO为高电平，以使高压侧开关元件T₁导通。

电平移位模块220还包括用于输出Reset信号的第三支路和第四支路。

第三支路连接于高压侧浮动电压VB和地电压GND之间。第三支路包括第三开关LD3。第三开关LD3的控制端直接连接于电平移位模块220的第二输入端N2。第三开关LD3的第一通路端经第二阻抗切换模块RR2连接于工作电压VB，而第三开关LD3与第一通路端相对的第二通路端连接于地电压GND。可选的，第三开关LD3为LDMOS开关。第三开关LD3也可以为其他类型的开关，本申请对此不作限制。可选的，第三开关LD3的第一通路端为漏极。可选的，第三开关LD3还包括漏极电容C_d2。

可选的，第二阻抗切换模块RR2包括并联在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第二电容C2、第二压降开关MP2以及第二稳压二极管D2。可选的，第二稳压二极管D2是齐纳二极管。可选的，第二压降开关MP2是PMOS管。可选的，第二压降开关MP2的第一通路端连接于工作电压VB，第二压降开关MP2的第二通路端连接于第三开关LD3的第一通路端。可选的，第二电容C2的两端分别连接于第三开关LD3的第一通路端和高压侧浮动电压VB。可选的，第二稳压二极管D2的正极连接于第三开关LD3的第一通路端，第二稳压二极管D2的负极连接于高压侧浮动电压VB。可选的，第二稳压二极管D2的钳位电压为15V，本申请对此不作限制。

可选的，当第二压降开关MP2断开时，第二阻抗切换模块RR2处于第三阻抗状态中，且具有在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第三阻抗。当第二压降开关MP2导通时，第二阻抗切换模块RR2处于第四阻抗状态中，且具有在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第四阻抗。可选的，第三阻抗的模大于第四阻抗的模。

参考图1，当第二压降开关MP2断开时，在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第三阻抗为。其中，C2为第二电容C2的电容值。ω为第二电容C2两端电压的频率。由于第二电容C2两端的电压一般为直流电压，即，ω为零。因此，第三阻抗的模可以视为无穷大。当第二压降开关MP2导通时，在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第四阻抗为R_MP2。显然，第四阻抗的模小于第三阻抗的模。

第四支路连接于高压侧浮动电压VB和地电压GND之间。第四支路包括第四开关LD4。可选的，第四开关LD4为LDMOS开关。第四开关LD4的控制端经第二延迟单元DU2连接于电平移位模块220的第二输入端N2。第四开关LD4的第一通路端经第二电阻R2连接于高压侧浮动电压VB。第四开关LD4的第二通路端连接于地电压GND。可选的，第四开关LD4的第一通路端还连接于第二压降开关MP2的控制端，用于控制第二压降开关MP2的导通和关断。该第二压降开关MP2的控制端即为第二阻抗切换模块RR2的控制端。

可选的，第二延迟单元DU2用于将第二脉冲信号转换成相对于该第二脉冲信号有一定延迟的第二延迟脉冲信号。可选的，第二脉冲信号与第二延迟脉冲信号的波形相同。该延迟的时间长度例如为100ns-600ns，本申请对此不作限制。可选的，该延迟的时间长度大于第二脉冲信号的脉冲宽度。因此，第二脉冲信号被输入到第三开关LD3的控制端以控制第三开关LD3的导通和断开，而第二延迟脉冲信号被输入到第四开关LD4的控制端以控制第四开关LD4的导通和断开。

可选的，电平移位模块220的第二输出端Reset连接于第二开关LD2的第一输出端以输出Reset信号。可选的，Reset信号用于控制高压侧驱动输出HO为低电平，以使高压侧开关元件T₁关断。

可选的，第一开关LD1和第二开关LD2的电学参数相同。第一电容C1和第二电容C2的电学参数相同。第一降压开关MP1和第二降压开关MP2的电学参数相同。第一延迟单元DU1和第二延迟单元DU2的电学参数相同。第一电阻R1和第二电阻R2的电学参数相同。第一稳压二极管D1和第二稳压二极管D2的电学参数相同。此处，电学参数是指影响元件的电学性能的参数，例如，电阻、电容、电感以及材料等所有能影响元件的电学性能的参数。

可选的，第一支路和第三支路整体上的电学参数完全相同，第二支路和第四支路整体上的电学参数完全相同。这有助于防止因为支路之间电流或电压等的不对称而导致的波动或噪声。

参考图1，RS触发器230设置在电平移位模块220的下一级。可选的，RS触发器230为低电平有效的触发器，其包括第一触发端S、第二触发端R以及触发器输出端Q。可选的，第一触发端S接收上述Set信号并改变其电平状态。第二触发端R接收上述Reset信号并且改变其电平状态。触发器输出端Q根据第一触发端S的电平状态和第二触发端R的电平状态输出驱动器控制信号。但是本申请并不限制在第一触发端S的电平状态和第二触发端R的电平状态与驱动器控制信号之间的关系。

如图1所示，可选的，在RS触发器230和电平移位模块220之间还设有脉冲滤波器250。脉冲滤波器250用于过滤上述Set信号和Reset信号中的噪声并将经过过滤的Set信号和Reset信号发送至RS触发器230。

参考图1，高压侧驱动器240设置在RS触发器230的下一级。可选的，高压侧驱动器240接收上述驱动器控制信号，并且输出对应的高压侧驱动输出HO，以控制高压侧开关元件T₁的导通和关断。本申请在此不再赘述。

以下参考图1和图2，以第一支路和第二支路为例说明电平移位模块220的工作原理。图2示出电平移位模块220输出的Set信号随时间变化的关系。如图1所示，当第一开关LD1关断时，第一支路断开，电平移位模块220的第一输出端Set经第一电容C1连接于高压侧浮动电压VB。此时，电平移位模块220的第一输出端Set的电位与高压侧浮动电压VB相等。如图2所示，在0时刻处，第一开关LD1接收到第一脉冲信号且第一脉冲信号为高电平，则第一开关LD1导通。第一电容C1开始迅速充电，直到第一电容C1远离第一开关LD1的电位与高压侧浮动电压VB相等，并且第一电容C1的第二端处于接近地电压GND的低电位VL处为止。可选的，由于第一开关LD1的影响，低电位VL略大于地电压GND。电平移位模块220的第一输出端Set的电位或Set信号的电位与第一电容C1的第二端相等，也从高压侧浮动电压VB降至低电位VL。

可选的，上述0时刻只是用于指代一个时间，而不构成对具体时刻的限制。

可选的，在该充电过程中，第一稳压二极管D1可以防止第一电容C1两端的压差过大，以保护第一电容C1。

可选的，第一脉冲信号的持续时间为te。则如在图2中所示，在te时刻处，第一脉冲信号结束，第一开关LD1关断。由于此时第一电容C1没有放电路径，第一电容C1两端的电位保持不变。因此，如图2所示，电平移位模块220的第一输出端Set的电位或Set信号的电位保持不变。

定义第一延迟单元DU1所产生的延迟时间为td。因此，在时刻td处，第一延迟单元DU1将第一脉冲信号转换成第一延迟脉冲信号并且输入第二开关LD2的控制端，第二开关LD2导通。第二支路中开始产生电流，该电流在第一电阻R1上产生电压降。该电压降使得与第二支路连接的第一压降开关MP1的控制端处于一个高电位，第一压降开关MP1随之导通。此时，第一电容C1开始放电，直到第一电容C1的第二端处于接近高压侧浮动电压VB的高电位VG处为止。可选的，该高电位VG可以等于高压侧浮动电压VB。可选的，由于第一压降开关MP1的影响以及电路中可能存在的噪声的影响，该高电位VG可以略小于高压侧浮动电压VB。电平移位模块220的第一输出端Set的电位或Set信号的电位与第一电容C1的第二端一样，也从低电位VL升至高电位VG。

可选的，第一脉冲信号的持续时间te小于第一延迟单元DU1所产生的延迟时间为td。

因此，通过上述过程，形成了如图2所示的低电平有效的Set信号。该Set信号包括一个上升沿和一个下降沿以及位于其间的低电平段。该低电平段所处的电位为低电位VL，并且该低电位VL的持续时间等于第一延迟单元DU1所产生的延迟时间td减去第一电容C1的充电时间。第三支路和第四支路产生低电平有效的Reset信号的过程与上述第一支路和第二支路产生低电平有效的Set信号的过程类似。在此不再赘述。

下文将参考图1，以第一支路和第二支路为例描述上文中所述的dVs/dt噪声的影响。dVs/dt噪声在第三支路和第四支路中的所产生的影响与在第一支路和第二支路中所产生的影响类似，因此在本文中不再赘述。

第一种情况：当第一开关LD1导通而第二开关LD2截止时，即在图2中所示的0到te之间的时间段内，第一支路的第一压降开关MP1也没有导通。此时高压侧浮动电压VB中所产生的dVs/dt噪声会在第一电容C1中产生充电电流或者放电电流。然而，电平移位模块220的第一输出端Set始终稳定在低电位VL附近。因此，此时在高压侧浮动电压VB中所产生的dVs/dt噪声不会影响Set信号，更不会通过电平移位模块220影响高压侧驱动器240的操作。

第二种情况：当第一开关LD1和第二开关LD2都截止时，即在图2中所示的te到td之间的时间段内，第一支路和第二支路都断开。此时Set信号端与高压侧浮动电压VB断开，电平移位模块220中的Set信号端保持低电位VL附近。因此，此时高压侧浮动电压VB中所产生的dVs/dt噪声不会影响Set信号，更不会通过电平移位模块220影响高压侧驱动器240的操作。

第三种情况：当第一开关LD1截止而第二开关LD2导通时，即图2中所示的td之后的部分内，第一支路的第一压降开关MP1导通。此时，电平移位模块220的第一输出端Set经导通的第一压降开关MP1连接于高压侧浮动电压VB。高压侧浮动电压VB中所产生的dVs/dt噪声可以传导到电平移位模块220的第一输出端Set处。该dVs/dt噪声与第一开关LD1的电容C_d1耦合，在第一支路中产生的位移电流为：

该位移电流I₁在第一压降开关MP1上所产生的压降为

其中，R_MP1为第一压降开关MP1导通后的导通电阻。

相应的，在该情形中，Set信号中产生一个大小为的电压波动。

为了防止Set信号出现逻辑反转，进而引起高压侧开关元件T₁的误操作，Set信号中的电压波动不能超过第一电压阈值V_T。V_T可以由用户根据实际情况设定，本申请对此不作限制。则：

则由公式(1.3)可知：

由于第一压降开关MP1的导通电阻R_MP1很小，因此，公式(1.4)中右侧的值相对较大。即，的安全上限与现有技术相比大大提高。

由上文中的描述可知，利用本申请的电路，噪声只在图2中所示的td附近的时间段内影响Set信号的输出。即，噪声只在第一脉冲信号低电平，第一延迟脉冲信号变高电平的时间段内影响Set信号的输出。的影响时间变小，而且的安全上限大大提高。因此，通过采用第一阻抗切换模块RR1，本申请减少了噪声引起的Set信号中的波动。

类似地，对于第三支路和第四支路，与上述第一支路和第二支路类似，我们同样可以得到，

其中，R_MP2是第二压降开关MP2的导通电阻，C_d2是第二开关的电容。

同样地，对于第三支路和第四支路，噪声只在第二脉冲信号低电平，第二延迟脉冲信号变高电平的时间段内影响Reset信号的输出。的影响时间变小，并且的安全上限大大提高。因此，通过采用第二阻抗切换模块RR2，本申请减少了噪声引起的Reset信号中的波动。

参考图3，图3示出了根据本申请的又一实施例的示意电路图。图3与图1的电路基本相同，其主要区别在于：在图3中，第一电容C1的一端连接于第一开关LD1的第一通路端，第一电容C1的另一端经第三电阻R3连接于高压侧浮动电压VB；第二电容C2的一端连接于第三开关LD3的第一通路端，第二电容C2的另一端经第四电阻R4连接于高压侧浮动电压VB。换言之，第一电容C1和第三电阻R3串联在第一压降开关MP1的第一通路端和第二通路端之间，第二电容C2和第四电阻R4串联在第二压降开关MP2的第一通路端和第二通路端之间。通过在第一阻抗切换模块RR1中增加串联于第一电容C1和高压侧浮动电压VB之间的第三电阻R3，本申请可以增加第一电容C1和第二电容C2的充放电时间，第一电容C1和第二电容C2的放电曲线更加平缓，减少第一电容C1和第二电容C2的放电过程与dV/dt噪声叠加时的总电压变化速率，从而提高第一阻抗切换模块RR1和第二阻抗切换模块RR2的降噪效果。

参考图3，当第一压降开关MP1断开时，在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第一阻抗。其中，C1为第一电容C1的电容值，R3为第三电阻R3的电阻值。ω为第一电容C1两端电压的频率。第一电容C1两端的电压一般为直流电压，即，ω为0。因此，第一阻抗的模可以视为无穷大。当第一压降开关MP1导通时，在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第二阻抗为R_MP1。显然，第二阻抗的模小于第一阻抗的模。

参考图3，当第二压降开关MP2断开时，在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第四阻抗为。其中，C2为第二电容C2的电容值，R4为第四电阻R4的电阻值。ω为第二电容C2两端电压的频率。由于第二电容C2两端的电压一般为直流电压，即，ω为0。因此，第三阻抗的模可以视为无穷大。当第二压降开关MP2导通时，在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第四阻抗为R_MP2。显然，第四阻抗的模小于第三阻抗的模。

参考图4，图4示出了根据本申请的又一实施例的示意电路图。图4与图1的电路基本相同，其主要区别在于：在图4中，利用第五电阻R5代替图1中的第一电容C1，利用第六电阻R6代替图1中的第二电容C2。具体地，第五电阻R5的一端连接于第一开关LD1的第一通路端，第五电阻R5的另一端连接于高压侧浮动电压VB。第六电阻R6的一端连接于第三开关LD3的第一通路端，第六电阻R6的另一端连接于高压侧浮动电压VB。换言之，第五电阻R5连接于第一压降开关MP1的第一通路端和第二通路端之间，第六电阻R6连接于第二压降开关MP2的第一通路端和第二通路端之间。一般而言，将第一电容C1替换为第五电阻R5，将第二电容C2替换为第六电阻R6，允许以成本更低的方式配置对应的第一阻抗切换模块RR1和第二阻抗切换模块RR2。同时，第一阻抗切换模块RR1和第二阻抗切换模块RR2的功耗更低。

参考图4，当第一压降开关MP1断开时，在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第一阻抗R5。其中，R5为第五电阻R5的电阻值。当第一压降开关MP1导通时，在第一开关LD1的第一通路端与高压侧浮动电压VB之间的第二阻抗为显然，第二阻抗的模小于第一阻抗的模。

参考图4，当第二压降开关MP2断开时，在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第三阻抗为R6。当第二压降开关MP2导通时，在第三开关LD3的第一通路端与高压侧浮动电压VB之间的第四阻抗为显然，第四阻抗的模小于第三阻抗的模。

参考图5，图5示出了根据本申请的又一实施例的示意电路图。图5与图4的电路基本相同，其主要区别在于：在图5中，第一压降开关MP1的第一通路端通过第七电阻R7连接于工作电压VB，第二压降开关MP2的第一通路端通过第八电阻R8连接于工作电压VB。类似于上文参考图4所述，对于图5的实施例，第二阻抗的模小于第一阻抗的模，第四阻抗的模小于第三阻抗的模。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。