具体实施方式

本发明实施例提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文描述元件及布置的特定实例以简化本发明实施例。当然，这些仅仅是实例且并非意在限制性。例如，在下文描述中第一构件形成在第二构件上方或上可包含其中第一构件及第二构件经形成为直接接触的实施例，且还可包含其中额外构件可经形成在第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本发明实施例可在各种实例中重复参考数字及/或字母。这个重复出于简化及清楚的目的且本身不规定所论述的各种实施例及/或结构设计之间的关系。

此外，为便于描述，空间相对术语(例如“在…下面”、“在…下方”、“下”、“在…上方”、“上”、“在…上”等等)可在本文中用来描述一个元件或构件与另一(其它)元件或构件的关系，如图中所说明。空间相对术语意在涵盖除图中所描绘的定向以外的装置在使用或操作时的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且因此可同样解释本文中所使用的空间相对描述词。

如本文中所使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、层及/或区段，这些元件、组件、区、层及/或区段应不受这些术语限制。这些术语仅可用来区分一个元件、组件、区、层或区段与另一元件、组件、区、层或区段。除非上下文明确指示，否则例如“第一”、“第二”及“第三”的术语在本文中使用时并不暗示序列或顺序。

如本文中所使用，术语“近似”、“基本上”、“实质性”及“约”用来描述及解释小变动。当结合事件或境况使用时，所述术语可指其中事件或境况精确地发生的例子以及事件或境况非常近似地发生的例子。例如，当结合数值使用时，所述术语可指小于或等于所述数值的±10％的变动范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。例如，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么所述值可被视为“基本上”相同或相等。例如，“基本上”平行可指相对于0°的角度变动范围，其小于或等于±10°，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°。例如，“基本上”垂直可指相对于90°的角度变动范围，其小于或等于±10°，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°。

在本发明实施例的一或多个实施例中，半导体装置包含插置在底部电极与切换层之间的扩散势垒层。扩散势垒层的材料被选择为惰性或相对于离子(例如氧离子或活性离子)反应性较小，且因此扩散势垒层可有助于防止或阻碍循环及烘烤期间氧离子或活性离子的渗透性。扩散势垒层可改进半导体装置的循环及保留性能。因此，可在循环及烘烤之后增加切换窗。

图1是说明根据本发明实施例的一或多个实施例的各个方面的用于制作半导体装置的方法的流程图。方法100以操作110开始，其中在衬底上方形成底部电极。方法100继续操作120，其中在底部电极上方形成扩散势垒层。方法100继续操作130，其中在扩散势垒层上方形成切换层。扩散势垒层阻碍离子在切换层与底部电极之间的扩散。方法100继续操作140，其中在切换层上方形成顶部电极。

方法100仅仅是实例，且并非意在将本发明实施例限制于权利要求书中明确叙述的范围外。可在方法100之前、期间及之后提供额外操作，且可对于所述方法的额外实施例替换、消除或移动一些所描述操作。

图2及图3是根据本发明实施例的一或多个实施例的制作半导体装置的各种操作中的一者的示意图。如图2中所展示，接纳衬底10。衬底10可包含半导体衬底。在一些实施例中，衬底10的材料可包含元素半导体，例如硅或锗；或化合物半导体，例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟或砷化铟；或其组合。

在一些实施例中，可在衬底10中或上方形成半导体组件(例如晶体管组件)、电子组件(例如电阻器组件、电容器组件或电感器组件)及电路层。

如图2中所展示，在衬底10上方形成底部电极12。底部电极12由导电材料形成。底部电极12的导电材料的实例可包含但不限于金属氮化物(例如氮化钛、氮化钽等等)、掺杂半导体材料(例如多晶硅等等)及金属(例如金、钨等等)。在一些实施例中，底部电极12可电连接到形成在衬底10上的半导体组件、电子组件及/或电路层。

如图3中所展示，在底部电极12上方形成切换层16。在切换层16上方形成顶部电极22。切换层16可包含经配置以存储数据的数据存储区。在一些实施例中，切换层16可为电阻式随机存取存储器(RRAM)的数据存储区。数据存储区的可变电阻可表示数据单位，例如数据位。取决于施加在顶部电极22与底部电极12之间的电压，可变电阻可在高电阻状态与低电阻状态之间切换。在一些实施例中，切换层16是但不限于具有大于3.9的介电常数的高k电介质材料。在一些实施例中，切换层16的材料可包含但不限于金属氧化物。金属氧化物可包含二元金属氧化物，例如氧化铪、氧化钽、氧化铝、氧化镍、氧化钛等等。金属氧化物可包含三元金属氧化物，例如氧化铪钽、氧化铪铝、氧化铝钽等等。在一些实施例中，切换层16的材料可包含但不限于半导体材料，例如非晶硅、硒化锗、碲化锗等等。

顶部电极22是由导电材料形成。用于顶部电极22的导电材料的实例可包含但不限于掺杂半导体材料(例如多晶硅等等)、金属(例如金、钨、铂、铱、钌等等)、金属氮化物(例如氮化钛、氮化钽等等)。

在一些实施例中，可在形成顶部电极22之前在切换层16上方形成罩盖层20。在一些实施例中，罩盖层20的材料可包含但不限于金属，例如钛、钽、铪、铝等等。在一些实施例中，罩盖层20的金属可从切换层16提取离子(例如氧)，使得罩盖层20可包含具有低于切换层16的氧浓度的离子储集区18。在一些其它实施例中，罩盖层20的材料可包含但不限于具有大于3.9的介电常数的高k电介质材料。例如，罩盖层20的材料可包含金属氧化物，例如氧化钛、氧化钽、氧化铪、氧化铝等等。罩盖层20的金属氧化物的氧浓度低于切换层16的金属氧化物的氧浓度，且因此可在罩盖层20中形成离子储集区18。

在底部电极12与切换层16之间形成扩散势垒层14以形成本发明实施例的一些实施例的半导体装置1。在一些实施例中，扩散势垒层14邻接切换层16，例如扩散势垒层14可与切换层16接触。在一些实施例中，扩散势垒层14邻接底部电极12，例如扩散势垒层14可与底部电极12接触。扩散势垒层14可包含惰性材料或对离子的反应性小于底部电极12，使得扩散势垒层14可阻碍离子在切换层16与底部电极12之间的扩散。在一些实施例中，扩散势垒层14的厚度可在约50埃与约300埃之间的范围内，但不限于此。

在一些实施例中，半导体装置1可包含RRAM，所述RRAM采用切换层16中的氧空位来形成导电丝。离子储集区18可经配置为氧储集区以存储氧离子且促进切换层16内的电阻变化。在一些实施例中，扩散势垒层14可有助于防止氧离子从切换层16扩散到扩散势垒层14及底部电极12中，且可有助于防止氧离子从扩散势垒层14及底部电极12扩散到切换层16中。在一些实施例中，扩散势垒层14可有助于阻碍氧离子从切换层16扩散到扩散势垒层14及底部电极12中，且可有助于阻碍氧离子从扩散势垒层14及底部电极12扩散到切换层16中。

当半导体装置1是电阻式随机存取存储器(RRAM)时，扩散势垒层14经配置为氧扩散势垒层。用于氧扩散势垒层的材料的实例可包含金属、金属氧化物、金属氮化物、硅酸盐、硅化物或其组合。举例来说，用于氧扩散势垒层的金属可包含铱(Ir)、钌(Ru)、铂(Pt)或其组合。用于氧扩散势垒层的金属氧化物可包含氧化铱、氧化钌或其组合。用于氧扩散势垒层的金属氮化物可包含氮化钌钛。用于氧扩散势垒层的硅酸盐可包含氮化钽硅。用于氧扩散势垒层的硅化物可包含硅化钨。

在一些其它实施例中，半导体装置1可包含导电桥随机存取存储器(CBRAM)，所述CBRAM采用切换层16中的活性金属离子来形成导电丝。离子储集区18可经配置为活性金属储集区以存储活性金属离子，例如铜离子、银离子、铝离子等等。在一些实施例中，具有离子储集区18的罩盖层20的材料可包含但不限于金属(例如铜、银、铝、镍等等)、金属化合物(例如铜钽等等)或金属化合物(例如碲化铜等等)。切换层16的材料可包含但不限于化合物，例如离子化合物、共价化合物、氧化物化合物、半导体材料等等。举例来说，离子化合物可包含硫化锗(GeS)、锗锑碲(GeSbTe)等等。共价化合物可包含硫化砷(AsS)等等。氧化物化合物可包含氧化钽、氧化硅、氧化铝、氧化钛等等。半导体材料可包含非晶硅等等。

在一些实施例中，扩散势垒层14可有助于防止金属离子(例如铜离子、银离子、铝离子等等)从切换层16扩散到扩散势垒层14及底部电极12中，且可有助于防止活性金属离子从扩散势垒层14及底部电极12扩散到切换层16中。在一些实施例中，扩散势垒层14可有助于阻碍活性金属离子从切换层16扩散到扩散势垒层14及底部电极12中，且可有助于阻碍活性金属离子从扩散势垒层14及底部电极12扩散到切换层16中。

当半导体装置1是CBRAM时，扩散势垒层14经配置为活性金属扩散势垒层。用于活性金属扩散势垒层的材料的实例可包含金属、金属氮化物、金属合金或其组合。举例来说，用于活性金属扩散势垒层的金属可包含钯(Pd)、钽(Ta)、铪(Hf)、锆(Zr)、铌(Nb)、钴(Co)、钌(Ru)或其组合。用于活性金属扩散势垒层的金属氮化物可包含氮化钛、氮化钽、氮化钨、氮化钽钨、氮化钌钛、氮化钌钽、氮化钽硅、氮氧化钽锗(Ta-Ge-(O)N)或其组合。用于活性金属扩散势垒层的金属合金可包含镍铬合金。

在制造半导体装置1之后，执行初始化操作。在半导体装置1是RRAM的情况下，可执行初始化操作以破坏金属与氧之间的键合，由此在切换层16中形成氧空位，即，导电丝。在半导体装置1是CBRAM的情况下，可执行初始化操作以将活性金属离子从离子储集区18迁移到切换层16，由此在切换层16中形成金属桥，即，导电丝。半导体装置1还可经历烘烤操作以验证在高温下的数据保留。在初始化操作之后，半导体装置1可在复位状态中或在设置状态中操作。

图4A、图4B及图4C是说明根据本发明实施例的一些比较性实施例的半导体装置100的不同操作状态的示意图。如图4A中所展示，通过跨顶部电极22及底部电极12施加形成电压以最初形成导电丝16F来执行初始化操作。在一些实施例中，将正电压供应给顶部电极22，且将负电压供应给底部电极12。在半导体装置1是RRAM的情况下，施加形成电压以破坏金属与氧之间的键合，由此在切换层16中形成氧空位，即，导电丝。局部空位16V趋于对准以形成可延伸穿过切换层16且可相对永久的导电丝16F。在半导体装置1是CBRAM的情况下，施加形成电压以使活性金属离子从离子储集区18迁移到切换层16，由此在切换层16中形成金属桥，即，导电丝。在CBRAM的初始化操作中，离子16S还可扩散到底部电极12中。

如图4B中所展示，通过跨顶部电极22及底部电极12施加复位电压以将切换层16从低电阻状态(LRS)切换到高电阻状态(HRS)来执行复位操作。在一些实施例中，将负电压供应给顶部电极22，且将正电压供应给底部电极12。离子16S将从离子储集区18移动回到切换层16，由此填充空位16V且破坏导电丝16F以增加电阻率。在复位操作期间，一些离子16S可从切换层16扩散到底部电极12，使得导电丝16F无法完全闭合。在一些实施例中，一些离子16S还可在烘烤操作期间从切换层16扩散到底部电极12，由此不利地影响导电丝16F的闭合。

如图4C中所展示，通过跨顶部电极22及底部电极12施加设置电压以将切换层16从高电阻状态(HRS)切换到低电阻状态(LRS)来执行设置操作。在一些实施例中，将正电压供应给顶部电极22，且将负电压供应给底部电极12。切换层16中的离子16S将移动到离子储集区18，由此留下空位16V且重新形成导电丝16F以降低电阻率。在设置操作期间，一些离子16S可从底部电极12扩散到切换层16，使得导电丝16F无法完全断开。在一些实施例中，一些离子16S还可在烘烤操作期间从底部电极12扩散到切换层16，由此不利地影响导电丝16F的断开。

图5A、图5B及图5C是说明根据本发明实施例的一些实施例的半导体装置1的不同操作状态的示意图。如图5A中所展示，在制造半导体装置1之后，通过跨顶部电极22及底部电极12施加形成电压以最初形成导电丝16F来执行初始化操作。在一些实施例中，将正电压供应给顶部电极22，且将负电压供应给底部电极12。施加形成电压以破坏原子16S与切换层16的其它元素之间的键合，由此在切换层16中形成空位16V，且将离子16S驱动到离子储集区18。局部空位16V趋于对准以形成可延伸穿过切换层16且可相对永久的导电丝16F。在初始化操作期间，呈惰性或对离子16S的反应性小于底部电极12的扩散势垒层14可有助于防止或阻碍离子16S从切换层16扩散到扩散势垒层14及底部电极12中。

如图5B中所展示，通过跨顶部电极22及底部电极12施加复位电压以将切换层16从LRS切换到HRS来执行复位操作。在一些实施例中，将负电压供应给顶部电极22，且将正电压供应给底部电极12。离子16S将从离子储集区18移动回到切换层16，由此填充空位16V且破坏导电丝16F以增加电阻率。在复位操作期间，扩散势垒层14可有助于防止或阻碍离子16S从切换层16扩散到扩散势垒层14及底部电极12中。因此，扩散势垒层14可有助于将离子16S保留在切换层16中，使得导电丝16F可在复位状态中更稳健地闭合。在烘烤操作期间，扩散势垒层14还可有助于防止或阻碍离子16S从切换层16扩散到扩散势垒层14及底部电极12中。

如图5C中所展示，通过跨顶部电极22及底部电极12施加设置电压以将切换层16从HRS切换到LRS来执行设置操作。在一些实施例中，将正电压供应给顶部电极22，且将负电压供应给底部电极12。切换层16中的离子16S将移动到离子储集区18，由此留下空位16V且重新形成导电丝16F以降低电阻率。在设置操作期间，扩散势垒层14可有助于防止或阻碍离子16S从底部电极12及扩散势垒层14扩散到切换层16中。因此，扩散势垒层14可有助于阻挡离子16F从底部电极12扩散到切换层16中，使得导电丝16F可在设置状态中更稳健地断开。在烘烤操作期间，扩散势垒层14还可有助于防止或阻碍离子16S从底部电极12及扩散势垒层14扩散到切换层16中。

本发明实施例的半导体装置及其制作方法不限于上述实施例，且可具有其它不同实施例。为了简化描述且为了便于在本发明实施例的每一实施例之间进行比较，以下实施例中的每一者中的相同组件是用相同数字标记。为了更容易比较实施例之间的差异，下文描述将详述不同实施例之间的差异性且相同特征将不再赘述。

图6A、图6B、图6C、图6D、图6E、图6F及图6G是根据本发明实施例的一或多个实施例的制作半导体装置的各种操作中的一者的示意图。如图6A中所展示，接纳衬底10。在一些实施例中，可在衬底10上方形成底部互连结构32。在一些实施例中，底部互连结构32包含底部金属化层321及横向包围底部金属化层321的底部层间电介质(ILD)层322。在一些实施例中，底部金属化层321可为后段工艺(BEOL)的一个层。在一些实施例中，底部金属化层321的材料可包含金属或合金，例如铜、钨、其合金等等。底部ILD层322的材料可包含电介质材料(例如具有小于2.0的介电常数的低k电介质材料)等等，但不限于此。

如图6B中所展示，在衬底10上方形成电介质层34。在一些实施例中，电介质层34经形成在底部互连结构32上方且包含暴露底部金属化层321的部分的开口34R。电介质层34的材料可包含电介质材料，例如氧化硅、氮化硅、氮氧化硅等等。

如图6C中所展示，在电介质层34上方形成底部电极12且将底部电极12电连接到经暴露的底部金属化层321。在一些实施例中，底部电极12可经形成为具有基本上平坦的上表面。随后，可在底部电极12上方形成扩散势垒层14、切换层16及顶部电极22。在一些实施例中，可在形成顶部电极22之前在切换层16上方形成离子储集区18。在一些实施例中，可在形成顶部电极22之前在离子储集区18上方形成罩盖层20。扩散势垒层14、切换层16、离子储集区18、罩盖层20及顶部电极22可如底部电极12那样具有基本上平坦的上表面。用于底部电极12、扩散势垒层14、切换层16、罩盖层20及顶部电极22的材料可与前述实施例相同，且不再赘述。

如图6D中所展示，在顶部电极22上方形成掩模层36。掩模层36覆盖顶部电极22的部分，且暴露顶部电极22的其余部分。在一些实施例中，掩模层36可包含光致抗蚀剂层，但不限于此。

如图6E中所展示，图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散势垒层14及底部电极12。在一些实施例中，掩模层36用作蚀刻掩模以图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散势垒层14及底部电极12。在一些实施例中，通过蚀刻图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散势垒层14及底部电极12。在一些实施例中，蚀刻可包含干式蚀刻、湿式蚀刻或其组合。可通过一个蚀刻操作或多个蚀刻操作图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散势垒层14及底部电极12。在一些实施例中，在蚀刻之后，顶部电极22、罩盖层20及离子储集区18的宽度可小于切换层16、扩散势垒层14及底部电极12的宽度，且可暴露切换层16的上表面的部分。可在图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散势垒层14及底部电极12之后移除掩模层36。

如图6F中所展示，可任选地形成钝化层38。在一些实施例中，钝化层38是绝缘的。在一些实施例中，钝化层38覆盖顶部电极22的上表面。在一些实施例中，钝化层38覆盖顶部电极22、罩盖层20及离子储集区18的边缘。在一些实施例中，钝化层38进一步覆盖切换层16的部分。在一些实施例中，钝化层38的材料包含电介质材料(例如氧化硅、氮化硅、氮氧化硅等等)，但不限于此。

如图6G中所展示，在衬底10上方形成顶部层间电介质(ILD)层40，从而覆盖钝化层38。在一些实施例中，顶部ILD层322的材料可包含电介质材料(例如具有小于2.0的介电常数的低k电介质材料)等等，但不限于此。可通过例如光刻及蚀刻技术图案化顶部ILD层40及钝化层38，以暴露顶部电极22的部分。在一些实施例中，顶部金属化层42经形成且电连接到顶部电极22以形成半导体装置2。在一些实施例中，顶部金属化层42的材料可包含金属或合金，例如铜、钨、其合金等等。在一些实施例中，顶部金属化层42及顶部ILD层40形成顶部互连结构44。半导体装置2是平坦类型半导体装置，其中顶部电极22、罩盖层20、离子储集区18、切换层16、扩散势垒层14及底部电极12可具有平坦上表面。

在一些实施例中，半导体装置2可由晶体管装置驱动。举例来说，底部金属化层321可电连接到晶体管装置的漏极电极。晶体管装置的源极电极可电连接到源极线，且晶体管装置的栅极电极可电连接到字线。顶部金属化层42可电连接到位线。

在一些实施例中，半导体装置2可由一对晶体管装置驱动。举例来说，底部金属化层321可电连接到晶体管装置的共同漏极电极。所述对晶体管装置的源极电极可电连接到源极线，且晶体管装置的栅极电极可电连接到字线。顶部金属化层42可电连接到位线。

图7是根据本发明实施例的一些实施例的半导体装置的示意横截面图。如图7中所展示，与图6G的半导体装置2相比，半导体装置3是非平坦类型半导体装置，其中底部电极12的上表面是内凹的。在一些实施例中，顶部电极22、罩盖层20、切换层16及扩散势垒层14的上表面可为非平坦的。例如，顶部电极22、罩盖层20、切换层16及扩散势垒层14的上表面可为内凹的。

图8是说明根据本发明实施例的一些实施例的设置/复位时间对循环时间关系的模拟结果的曲线图。如图8中所展示，显著解决具有扩散势垒层的半导体装置的设置/复位时间的降级。

图9是说明根据本发明实施例的一些实施例的位计数对电流关系的模拟结果的曲线图。如图9中所展示，循环后保留(RAC)Ir0与Ir1之间的切换窗接近初始Ir0与Ir1之间的原始切换窗，因此显著解决具有扩散势垒层的半导体装置的切换窗的降级。

图10是说明根据本发明实施例的一或多个实施例的各个方面的用于制作半导体装置的方法的流程图。方法500以操作510开始，其中在衬底上方形成电介质层。电介质层可具有形成在其中的开口。方法500继续操作520，其中在开口中形成扩散势垒结构。方法500继续操作530，其中在扩散势垒结构上方形成底部电极。方法500继续操作540，其中在底部电极上方形成切换层。方法500继续操作550，其中在切换层上方形成罩盖层。方法500继续操作560，其中在罩盖层上方形成顶部电极。

方法500仅仅是形成导电桥随机存取存储器(CBRAM)的实例，且并非意在将本发明实施例限于权利要求书中明确叙述的范围外。可在方法500之前、期间及之后提供额外操作，且可对于所述方法的额外实施例替换、消除或移动一些所描述操作。

图11A、图11B、图11C及图11D是根据本发明实施例的一或多个实施例的半导体装置的制作中的各种操作的示意图。如图11A中所展示，接纳衬底50。衬底50的材料可与上述材料类似，且因此省略此类细节。在一些实施例中，可在衬底50中或上方形成半导体组件(例如晶体管组件)、电子组件(例如电阻器组件、电容器组件或电感器组件)及电路层。在一些实施例中，可在衬底50上方形成底部互连结构72。在一些实施例中，底部互连结构72包含底部金属化层721及横向包围底部金属化层721的底部ILD层722。在一些实施例中，底部金属化层721的材料及底部ILD层722的材料可与上述材料类似，且因此为简洁起见而省略此类细节。

如图11A中所展示，在操作510中，在衬底50上方形成电介质层74。在一些实施例中，电介质层74经形成在底部互连结构72上方且包含暴露底部金属化层721的部分的开口74R。在一些实施例中，电介质层74的材料可与上述材料类似，且因此为简洁起见而省略此类细节。

如图11A中所展示，在衬底50上方形成扩散势垒结构52。在操作520中，可在电介质层74中及上方的开口74R中形成扩散势垒结构52。此外，扩散势垒结构52电连接到经暴露的底部金属化层721。如图11A中所展示，扩散势垒结构52与底部金属化层721接触。在一些实施例中，扩散势垒结构52保形地形成在开口74R中且包含一致厚度(如图14中所展示)。在其它实施例中，扩散势垒结构52可经形成以填充开口74R且因此可具有如图11A中所展示的基本上平坦的上表面。在此类实施例中，扩散势垒结构52可具有主要在开口74R中的第一部分521及包围第一部分521的第二部分522。第一部分521的厚度大于第二部分522的厚度。在一些实施例中，第二部分522的厚度是一致的，而第一部分的厚度是变动的。

应注意，扩散势垒结构52是有效金属扩散势垒结构。例如，扩散势垒结构52是有效铜(Cu)扩散势垒结构。已知BEOL金属化层中使用的金属(例如Cu)可扩散到相邻元件中且因此使装置性能降级。因此，提供包含对Cu热稳定的材料的扩散势垒结构52以减轻Cu扩散。除Cu扩散势垒功能以外，由本发明实施例提供的扩散势垒结构52进一步包含热传导功能。在一些实施例中，扩散势垒结构52的热导率大于近似20瓦特/米开式温度(W/mK)以便改进散热。在一些实施例中，扩散势垒结构52可包含金属、金属氮化物或二维(2D)材料。

在一些实施例中，扩散势垒结构52包含单层结构，如图11A中所展示。在此类实施例中，扩散势垒结构52可包含具有近似28.8W/mK的热导率的金属氮化物(例如氮化钛(TiN))，但本发明实施例不限于此。在其它实施例中，扩散势垒结构52可包含2D材料，例如石墨烯、二硫化钼(MoS₂)或六方氮化硼(h-BN)。石墨烯的热导率在近似2000W/mK与近似4000W/mK之间，MoS₂的热导率在近似98W/mK与近似138W/mK之间，且h-BN的热导率在近似1700W/mK与近似2000W/mK之间；所有这些热导率大于20W/mK。在一些实施例中，单层扩散势垒结构52的厚度在近似70埃与近似200埃之间，但本发明实施例不限于此。

在一些实施例中，扩散势垒结构52包含多层结构。在此类实施例中，扩散势垒结构52包含金属及金属氮化物。例如，扩散势垒结构52可包含氮化钽(TaN)层52a及钽(Ta)层52b(如图12中所展示)。此外，TaN层52a与底部金属化层721接触。在此类实施例中，TaN层52a中的氮浓度在近似10％与近似40％之间，以便提供有效扩散势垒功能。然而，发现TaN的热导率是近似3.4W/mK，其远小于20W/mK。为了增加热导率，提供具有近似57.5W/mK的热导率的Ta层52b。另外，Ta层52b的厚度大于TaN层52a的厚度。在一些实施例中，可在开口74R中保形地形成TaN层52a，且随后形成Ta层52b以填充开口74R，如图12中所展示。

在其它实施例中，扩散势垒结构52可包含第一TaN层52a、第二TaN层52c及放置在第一TaN层52a与第二TaN层52c之间的Ta层52b(如图13中所展示)。换句话说，可提供TaN/Ta/TaN结构。在此类实施例中，第一TaN层52a及第二TaN层52c中的氮浓度在近似10％与近似40％之间以便提供有效扩散势垒功能，同时提供Ta层52b以增加热导率。Ta层52b的厚度大于第一TaN层52a的厚度及第二TaN层52c的厚度的总和。例如，第一TaN层52a及第二TaN层52c中的每一者的厚度可在近似10埃与30埃之间，而Ta层52b的厚度在近似30埃与70埃之间。在一些实施例中，可在开口74R中保形地形成第一TaN层52a，随后形成Ta层52b以填充开口74R，且在Ta层52b上方形成第二TaN层52c，如图13中所展示。因此，Ta层52b的顶表面及TaN层52c的顶表面可为基本上平坦的，但本发明实施例不限于此。

参考图11B，随后，在操作530中，在扩散势垒结构52上方形成底部电极54。在一些实施例中，当扩散势垒结构52包含TaN/Ta多层时，Ta层52b邻接底部电极54(图12中所展示)。用于底部电极54的导电材料的实例可包含金属，例如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)等等。

仍参考图11B，在操作540中，在底部电极54上方形成切换层56。切换层56可包含经配置以存储数据的数据存储区，且数据存储区的可变电阻可表示数据单位，例如数据位。

如图11B中所展示，在操作550中，在切换层56上方形成罩盖层58。在一些实施例中，方法500用来形成导电桥随机存取存储器(CBRAM)，所述CBRAM采用罩盖层58中的活性金属离子来形成导电丝。因此，罩盖层58也被称为金属储集层，其经配置为活性金属储集区以存储活性金属离子，例如铜离子、银离子、铝离子等等。

在操作560中，在罩盖层58上方形成顶部电极60。在一些实施例中，底部电极54、切换层56、罩盖层58及顶部电极60(一起包含扩散势垒结构52)可具有基本上平坦的上表面。用于切换层56、罩盖层58及顶部电极60的材料可与前述实施例的材料相同，且不再赘述。

在一些实施例中，可在顶部电极60上方形成掩模层(未展示)。掩模层覆盖顶部电极60的部分，且暴露顶部电极60的其余部分。在一些实施例中，掩模层可包含光致抗蚀剂层，但不限于此。如图11C中所展示，通过掩模层图案化顶部电极60、罩盖层58、切换层56、底部电极54及扩散势垒结构52。在一些实施例中，通过蚀刻图案化顶部电极60、罩盖层58、切换层56、底部电极54及扩散势垒结构52。在一些实施例中，蚀刻可包含干式蚀刻、湿式蚀刻或其组合。可通过一个蚀刻操作或通过多个蚀刻操作图案化顶部电极60、罩盖层58、切换层56、底部电极54及扩散势垒结构52。在一些实施例中，扩散势垒结构52的宽度及底部电极54的宽度可大于罩盖层58的宽度及顶部电极60的宽度，但本发明实施例不限于此。在此类实施例中，可暴露底部电极54的上表面的部分或切换层56的部分，但本发明实施例不限于此。可在图案化顶部电极60、罩盖层58、切换层56、底部电极54及扩散势垒结构52之后移除掩模层。

如图11D中所展示，可任选地形成钝化层76。在一些实施例中，钝化层76是绝缘的。在一些实施例中，钝化层76覆盖顶部电极60的上表面。在一些实施例中，钝化层76覆盖顶部电极60的侧壁、罩盖层58的侧壁及切换层56的部分的侧壁。钝化层76的材料可与上述材料类似，且因此为简洁起见而省略此类细节。

仍参考图11D，在衬底50上方形成顶部ILD层78，从而覆盖钝化层76。顶部ILD层78的材料可与上述材料类似，且因此省略此类细节。可通过例如光刻及蚀刻技术图案化顶部ILD层78及钝化层76，以暴露顶部电极60的部分。在一些实施例中，顶部金属化层80经形成且电连接到顶部电极60以形成半导体装置5。顶部金属化层60的材料可与上述材料类似，且因此省略此类细节。半导体装置5是平坦类型半导体装置，其中顶部电极60、罩盖层58、切换层56、底部电极54及扩散势垒结构52可具有平坦上表面。

请参考图14，其是根据本发明实施例的一些实施例的半导体装置的示意横截面图。如图14中所展示，与图11D的半导体装置5相比，半导体装置6是非平坦类型半导体装置，其中扩散势垒结构52及底部电极54的上表面是内凹的。在一些实施例中，顶部电极60、罩盖层58及切换层56的上表面可为非平坦的。例如，顶部电极60、罩盖层58及切换层56的上表面可为内凹的。在此类实施例中，扩散势垒结构52可具有一致厚度。当扩散势垒结构52是单层结构时，扩散势垒结构52可具有一致厚度。当扩散势垒结构52是多层结构时，扩散势垒结构52的所有层(例如，TaN层52a及52c以及Ta层52b)可具有一致厚度。

在一些实施例中，半导体装置5及6可由晶体管装置驱动。举例来说，底部金属化层721可电连接到晶体管装置的漏极电极。晶体管装置的源极电极可电连接到源极线，且晶体管装置的栅极电极可电连接到字线。顶部金属化层80可电连接到位线。在其它实施例中，半导体装置5及6可由一对晶体管装置驱动。举例来说，底部金属化层721可电连接到晶体管装置的共同漏极电极。所述对晶体管装置的源极电极可电连接到源极线，且晶体管装置的栅极电极可电连接到字线。顶部金属化层80可电连接到位线。

参考图11D到14，利用CBRAM半导体装置5及6，可执行初始化操作以将活性金属离子从罩盖层58迁移到切换层56，由此在切换层56中形成金属桥，即，导电丝。半导体装置5及6还可经历烘烤操作以验证在高温下的数据保留。在初始化操作之后，半导体装置5及6可在复位状态中或在设置状态中操作。在复位操作中，跨顶部电极60及底部电极54施加复位电压以将切换层56从较低电阻状态(LRS)切换到高电阻状态(HRS)，由此破坏导电丝以增加电阻率。在设置操作中，跨顶部电极60及底部电极54施加设置电压以将切换层56从高电阻状态切换到较低电阻状态，由此重新形成导电丝以降低电阻率。

在设置操作期间，由于焦耳加热，可在大于近似900℃的温度下形成导电丝。发现在采用用作底部电极与底部金属化层之间的扩散势垒层的TaN层的一些比较性实施例中，热由于TaN层的不良导热率(小于近似3.4)而积累在底部电极中。详细来说，因为TaN层的热导率小于近似3.4，所以热无法有效地消散且可能积累在底部电极与切换层之间的界面中。因此，金属氧化物键由于热积累而容易被破坏，且导电丝在复位操作期间无法被破坏。换句话说，可形成大泄漏路径且CBRAM不容易闭合，且因此增加位错误率(BER)。

为了减轻BER问题，提供扩散势垒结构52。如上述，扩散势垒结构52的电导率大于近似20W/mK；因此，在设置操作期间产生的热量可容易从切换层56与底部电极54之间的界面IN1消散到扩散势垒结构52与底部金属化层721之间的界面IN2，且因此界面IN1处的热积累减少。因此，导电丝在复位操作中可容易被破坏且BER可减小。

应注意，半导体装置5及6中的扩散势垒结构52在至少两个方面具有潜在问题：金属扩散势垒及热导率。例如，TaN可形成有效金属扩散势垒，但遭受不良热传导。因此，可将Ta层设置在TaN层上方或夹置在TaN层之间以提供有效散热。应注意，Ta层本身并非较佳扩散势垒结构，因为Ta容易被氧化且因此电阻率可增加。

在本发明实施例的一些实施例中，半导体装置包含插置在底部电极与底部金属化层之间的扩散势垒结构。选择扩散势垒结构的材料以提供扩散势垒功能及热传导。因此，扩散势垒层有助于阻碍金属扩散及散热，且减轻BER问题。

图15是说明根据本发明实施例的一或多个实施例的各个方面的用于制作半导体装置的方法的流程图。方法900以操作910开始，其中在衬底上方形成底部电极。方法900继续操作920，其中在底部电极上方形成切换层。方法900继续操作930，其中在切换层上方形成金属扩散势垒层。方法900继续操作940，其中在金属扩散势垒层上方形成罩盖层。方法900继续操作950，其中在罩盖层上方形成顶部电极。

方法900仅仅是形成导电桥随机存取存储器(CBRAM)的实例，且并非意在将本发明实施例限于权利要求书中明确叙述的范围外。可在方法900之前、期间及之后提供额外操作，且可对于所述方法的额外实施例替换、消除或移动一些所描述操作。

图16A、图16B、图16C及图16D是根据本发明实施例的一或多个实施例的半导体装置的制作中的各个阶段的示意图。为了简化描述且为了便于本发明实施例的每一实施例的比较，以下实施例中的每一者中的相同组件是用相同数字标记且具有类似材料，且因此为简洁起见而省略所述细节。为了促进实施例的比较，下文描述将详述不同实施例当中的差异性且相同特征将不再赘述。如图16A中所展示，接纳衬底50。可在衬底50上方形成底部互连结构72。在一些实施例中，底部互连结构72包含底部金属化层721及横向包围底部金属化层721的底部ILD层722。在衬底50上方形成电介质层74。电介质层74可包含暴露底部金属化层721的部分的开口74R。

参考图16A，在操作910中，在衬底50上方形成底部电极54。如图16A中所展示，底部电极54与底部金属化层721接触。在一些实施例中，底部电极54保形地形成在开口74R中且包含一致厚度(如图17中所展示)。在其它实施例中，底部电极54可经形成以填充开口74R且因此可具有基本上平坦的上表面，如图16A中所展示。

在操作920中，在底部电极54上方形成切换层56。切换层56可包含经配置以存储数据的数据存储区。如上述，数据存储区的可变电阻可表示数据单位，例如数据位。

仍参考图16A，在操作930中，在切换层56上方形成金属扩散势垒层57。金属扩散势垒层57的材料可包含金属、金属氮化物或其组合。在一些实施例中，金属扩散势垒层57可包含金属，且金属包含铱(Ir)、钌(Ru)、铂(Pt)、钽(Ta)、钛(Ti)、钛钨(TiW)及钨(W)中的至少一者。在其它实施例中，金属扩散势垒层57可包含金属氮化物，且金属氮化物可包含氮化钛钨(TiW(N))、氮化钛(TiN)及氮化钨(WN)中的至少一者。在一些实施例中，金属扩散势垒层57的厚度在近似2埃与近似25埃之间，但本发明实施例不限于此。金属扩散势垒层57有助于阻碍金属离子到切换层56的扩散。应注意，在一些比较性实施例中，当金属扩散势垒层的厚度小于2埃时，金属扩散势垒层过薄以致无法成为有效势垒层。然而，在其中金属扩散势垒层的厚度大于25埃的其它比较性实施例中，金属扩散势垒层过厚以致半导体装置的电阻非期望地增加。

仍参考图16A，在操作940中，在金属扩散势垒层57上方形成罩盖层58。如上述，罩盖层58被称为金属储集层，其经配置为活性金属储集区以存储活性金属离子。在操作950中，在罩盖层58上方形成顶部电极60。在一些实施例中，底部电极54、切换层56、金属扩散势垒层57、罩盖层58及顶部电极60可具有基本上平坦的上表面。

参考图16B，通过蚀刻图案化顶部电极60、罩盖层58、金属扩散势垒层57、切换层56及底部电极54。在一些实施例中，蚀刻可包含干式蚀刻、湿式蚀刻或其组合。可通过一个蚀刻操作或通过多个蚀刻操作图案化顶部电极60、罩盖层58、金属扩散势垒层57、切换层56及底部电极54。在一些实施例中，底部电极54的宽度及切换层56的宽度可大于罩盖层58的宽度、金属扩散势垒层57的宽度及顶部电极60的宽度，但本发明实施例不限于此。在此类实施例中，可暴露切换层56的上表面的部分，但本发明实施例不限于此。

参考图16C，可任选地形成钝化层76。在一些实施例中，钝化层76是绝缘的。在一些实施例中，钝化层76覆盖顶部电极60的上表面。在一些实施例中，钝化层76覆盖顶部电极60的侧壁、罩盖层58的侧壁及金属扩散势垒层57的侧壁。在一些实施例中，钝化层76进一步覆盖切换层56的顶表面的部分。

仍参考图16C，在衬底50上方形成顶部ILD层78，从而覆盖钝化层76。参考图16D，可通过例如光刻及蚀刻技术图案化顶部ILD层78及钝化层76，以暴露顶部电极60的部分。在一些实施例中，顶部金属化层80经形成且电连接到顶部电极60以形成半导体装置7。半导体装置7是平坦类型半导体装置，其中顶部电极60、罩盖层58、金属扩散势垒层57、切换层56及底部电极54可具有平坦的上表面。

请参考图17，其是根据本发明实施例的一些实施例的半导体装置的示意横截面图。如图17中所展示，与图16C的半导体装置7相比，半导体装置8是非平坦类型半导体装置，其中底部电极54的上表面是内凹的。在一些实施例中，顶部电极60、罩盖层58、金属扩散势垒层57及切换层56的上表面可为非平坦的。例如，顶部电极60、罩盖层58、金属扩散势垒层57及切换层56的上表面可为内凹的。在此类实施例中，底部电极54可具有一致厚度。

如上述，半导体装置7及8可由晶体管装置驱动。举例来说，底部金属化层721可电连接到晶体管装置的漏极电极。晶体管装置的源极电极可电连接到源极线，且晶体管装置的栅极电极可电连接到字线。顶部金属化层80可电连接到位线。在其它实施例中，半导体装置7及8可由一对晶体管装置驱动。举例来说，底部金属化层721可电连接到晶体管装置的共同漏极电极。所述对晶体管装置的源极电极可电连接到源极线，且晶体管装置的栅极电极可电连接到字线。顶部金属化层80可电连接到位线。

请参考图18A及图18B，其是根据本发明实施例的比较性实施例及一些实施例的LRS/HRS窗的模拟结果的曲线图。半导体装置7及8的初始化操作、烘烤操作(用于保留)、设置操作及复位操作可与上述操作类似，且因此为简洁起见而省略此类细节。发现由于温度达到金属的离子化温度，在保留及设置操作期间可能发生非所要金属离子扩散。例如，Al的离子化温度是近似87.8℃，Cu的离子化温度是近似69.3℃，Ag的离子化温度是近似89.6℃。此意味此类金属可在离子化温度下离子化及扩散。在一些实施例中，保留是在近似125℃下发生且设置操作可在大于近似900℃的温度下对导电丝执行，且因此一些金属离子可经离子化且从罩盖层58扩散到切换层16，由此不利地破坏导电丝及设置/复位循环。如图18A中所展示，在此类比较性实施例中，在高电阻状态的电流及低电阻状态下的电流可相同。众所周知，LRS及HRS分别对应于逻辑“1”状态及逻辑“0”状态(或反之亦然，且在LRS及HRS两者处存在相同电流指示保留失败。

为了减轻保留失败问题，提供金属扩散势垒层57。金属扩散势垒层57有助于阻碍金属离子从金属储集层58扩散到切换层56，且因此导电丝可在LRS处形成且在HRS处被破坏，如在循环及保留期间所预期。在一些实施例中，发现LRS与HRS的电流比(有时被称为通断比)可大于10⁴，如图18B中所展示。因此，可减轻保留失败问题且减少泄漏。

在一些实施例中，金属扩散势垒层经插置在罩盖层与切换层之间。选择扩散势垒层的材料以在循环及保留期间阻碍从金属储集层到切换层的金属扩散。扩散势垒层可改进半导体装置的循环及保留性能。

在一些实施例中，一种半导体装置包含扩散势垒结构、底部电极、所述底部电极上方的顶部电极、切换层及罩盖层。所述底部电极在所述扩散势垒结构上方。所述顶部电极在所述底部电极上方。所述切换层在所述底部电极与所述顶部电极之间，且经配置以存储数据。所述罩盖层在所述顶部电极与所述切换层之间。所述扩散势垒结构的热导率大于近似20W/mK。

在一些实施例中，一种半导体装置包含底部电极、顶部电极、切换层、金属储集层及金属扩散势垒层。所述顶部电极在所述底部电极上方。所述切换层在所述底部电极与所述顶部电极之间，且经配置以存储数据。所述金属储集层在所述切换层与所述顶部电极之间。所述金属扩散势垒层在所述金属储集层与所述切换层之间，其中所述金属扩散势垒层经配置以阻碍金属离子从所述金属储集层扩散到所述切换层。

在一些实施例中，一种用于制作半导体装置的方法包含以下操作。在衬底上方形成电介质层，其中所述电介质层具有形成在其中的开口。在所述开口中形成扩散势垒结构。在所述扩散势垒结构上方形成底部电极。在所述底部电极上方形成切换层。在所述切换层上方形成金属储集层。在所述金属储集层上方形成顶部电极。所述扩散势垒结构的热导率大于近似20W/mK。

前述内容概述若干实施例的结构使得所属领域技术人员可更好地理解本发明实施例的方面。所属领域技术人员应明白，其可容易使用本发明实施例作为设计或修改实行本文中所介绍的实施例的相同目的及/或实现相同优点的其它过程及结构的基础。所属领域技术人员还应意识到，此类等效构造不背离本发明实施例的精神及范围，且其可在不背离本发明实施例的精神及范围的情况下在本文中作出各种改变、置换及更改。

符号说明

1 半导体装置

2 半导体装置

3 半导体装置

5 半导体装置

6 半导体装置

7 半导体装置

8 半导体装置

10 衬底

12 底部电极

14 扩散势垒层

16 切换层

16F 导电丝

16S 离子

16V 空位

18 离子储集区

20 罩盖层

22 顶部电极

32 底部互连结构

34 电介质层

34R 开口

36 掩模层

38 钝化层

40 顶部层间电介质(ILD)层

42 顶部金属化层

44 顶部互连结构

50 衬底

52 扩散势垒结构

52a 第一氮化钽(TaN)层

52b 钽(Ta)层

52c 第二氮化钽(TaN)层

54 底部电极

56 切换层

57 金属扩散势垒层

58 罩盖层

60 顶部电极

72 底部互连结构

74 电介质层

74R 开口

76 钝化层

78 顶部层间电介质(ILD)层

80 顶部金属化层

100 方法/半导体装置

110 操作

120 操作

130 操作

140 操作

321 底部金属化层

322 底部层间电介质(ILD)层

500 方法

510 操作

520 操作

521 第一部分

522 第二部分

530 操作

540 操作

550 操作

560 操作

721 底部金属化层

722 底部层间电介质(ILD)层

900 方法

910 操作

920 操作

930 操作

940 操作

950 操作

IN1 界面

IN2 界面