一种用于fA～pA量级微弱电流测量的ASIC
阅读说明：本技术 一种用于fA～pA量级微弱电流测量的ASIC (ASIC for measuring fA-pA magnitude weak current ) 是由 王志亮 宋长青 尹海宏 瞿慧雯 仓定勇 于 2019-01-30 设计创作，主要内容包括：本发明涉及一种用于fA～pA量级微弱电流测量ASIC,具有十个引脚,第一引脚为信号输入引脚,用于输入待测电流；第七引脚为电源地引脚；第十引脚为电源正极引脚；第二、三、四、五、六、八、九引脚为功能引脚,用于连接ASIC外围元件；第五引脚作为信号输出引脚,用于输出放大后的电压,并连接至中间放大器输入端；在ASIC内部,包括两个CMOS运算放大器构成的放大电路、四个CMOS传输门、七个CMOS反相器、三个电阻和两个电容；ASIC第七引脚连接至电源地端,ASIC第十引脚连接至电源正端；ASIC第一引脚为待测电流信号输入端,用于输入待测电流；ASIC第五引脚为放大电压信号输出端,用于输入放大的电压信号。(The invention relates to an ASIC for measuring fA-pA magnitude weak current, which is provided with ten pins, wherein the first pin is a signal input pin and is used for inputting current to be measured; the seventh pin is a power ground pin; the tenth pin is a power supply positive electrode pin; the second, third, fourth, fifth, sixth, eighth and ninth pins are functional pins and are used for connecting ASIC peripheral elements; the fifth pin is used as a signal output pin for outputting the amplified voltage and is connected to the input end of the intermediate amplifier; the ASIC comprises an amplifying circuit consisting of two CMOS operational amplifiers, four CMOS transmission gates, seven CMOS inverters, three resistors and two capacitors; the seventh pin of the ASIC is connected to the ground end of the power supply, and the tenth pin of the ASIC is connected to the positive end of the power supply; the ASIC first pin is a current signal input end to be detected and is used for inputting current to be detected; and the fifth pin of the ASIC is an amplified voltage signal output end and is used for inputting an amplified voltage signal.)
技术领域
本发明涉及一种ASIC，具体地说，涉及一种用于fA～pA量级微弱电流测量的ASIC。
背景技术
本申请是CN2019100945901的分案申请。
纳米薄膜是指由尺寸为纳米数量级(1～100nm)的附着于基体所形成的薄膜材料，它兼具传统复合材料和现代纳米材料二者的优越性。在各种高绝缘性纳米薄膜材料的研究与应用中，经常需要测试和掌握纳米薄膜的漏电流特性，即电压-电流特性曲线。然而，对于1～100nm这种厚度的纳米薄膜的电学性质测量，存在着种种困难：
由于纳米薄膜的厚度极薄，力学强度低，抗刺抗压能力差，传统的探针台在使用探针接触纳米薄膜的电极时，经常会由于针尖刺破电极和纳米薄膜材料，导致电学性质经常测量失败。为了避免测试时探针台的探针刺破薄膜，也有厂商推出了一些针管内置微型弹簧的具有弹性的测试探针，这种探针可使得探针在接触、刺压薄膜时，由于微型弹簧能提供一定的弹性行程从而减轻针尖对薄膜的损伤。然而，这种测试探针，尽管其具备一定的弹性，但通常也只适用于微米级、亚微米级厚度的薄膜，对于1～100nm这种厚度的纳米薄膜，尤其是几十纳米至几纳米厚度的薄膜，其厚度仅仅为数十个原子层的厚度，这种内置微型弹簧的弹性测试探针仍然显得力不从心，仍然经常会刺破纳米薄膜、或刺入薄膜内部，使得薄膜的电学性质测量十分困难。
国外也有仪器厂家提供针对于这种纳米薄膜电学测量的探针台，如以美国EG公司为代表的平面电机型x-y工作台(又叫磁性气浮工作台)自动探针测试台和以日本及欧洲国家生产的采用精密滚珠丝杠副和直线导轨结构的x-y工作台型自动探针测试台。然而这些探针台结构十分复杂和精密，价格特别昂贵，难以操作和维护，并且高端型号限制出口。
探针是电测试的接触媒介，为高端精密型电子五金元器件。微电子测试探针：即晶圆测试或芯片IC检测探针，核心技术还是掌握在国外公司手中，国内生产厂商积极参与研发，但只有一小部分成功生产。一般是为少数做大型测试机台的客户定做的，例如泰瑞达(Teradyne)和安捷伦(Agilent)。
现有的探针只能用于微米、亚微米级厚度的薄膜，不能用于纳米薄膜。
另外，大多数纳米级绝缘薄膜的漏电流极其微弱，一般为数十fA(10-15A)至数十pA(10-12A)，对于杂质含量高、绝缘性很差的电介质薄膜，其漏电流一般也仅仅为nA(10-9A)量级。对于这样的微弱电流信号，测量电流无法直接进行测量，想要准确测量绝缘薄膜的漏电流特性即电压-电流特性曲线，常规结构的放大电路无能为力。
在本申请的另一同日申请中，我们提出了一种解决方案，但在该方案中，采用了较多的分立元件和两个运算放大器，在实际应用中，这样的技术方案仍然存在一些不足：
采用分立元件搭建电路，集成度不高，调试电路带来种种困难，设计成本较高，系统的可靠性还有待提高。并且，在采用分立元件时，由于各种电阻、电容的值均具有分散性，即使标称值相同的电阻或电容，其值也会相差20-5％，在测量系统生产时，需要对这些元件进行精挑细选，调试工作繁重易错。
发明内容
为了解决现有技术问题，本发明的目的在于提供一种ASIC，可准确测量1～100nm这种厚度的纳米薄膜的漏电流特性即电压-电流特性曲线。
实现本发明目的的具体技术方案是：
一种纳米级绝缘薄膜电压-电流特性测量系统，包括探针台、电学测试装置和计算机；
探针台包括样品台、光学显微镜、两个XYZ三向探针移动台、两根导电测试探针，XYZ三向探针移动台包括有探针夹持器和XYZ三向精密移动机构，探针夹持器用于夹持和固定导电测试探针，XYZ三向探针移动台用于实现在X、Y、Z三个方向调节导电测试探针的位置；样品台用于放置纳米级薄膜样品；两根导电测试探针用于电性连接至薄膜样品上的两个电极；光学显微镜用于观察导电测试探针针尖的位置并准确移动和可靠接触至纳米薄膜样品上的两个电极；导电测试探针的一端以倾斜方式固定在探针夹持器中。
导电测试探针，其特征在于：导电测试探针由内部中空的金属探针针套、铜质丝线、微铟球构成，金属探针针套的内部孔径与铜质丝线的直径相匹配，使得铜质丝线恰好穿过金属探针针套而不晃动；并且铜质丝线的长度大于金属探针针套的长度，使得铜质丝线穿过金属探针针套仍然有一部分露出金属探针针套外；铜质丝线穿过金属探针针套，金属探针针套的尾端使用机械夹具施压后略微压扁使得铜质丝线固定在金属探针针套中不会滑出；铜质丝线露出金属探针针套的一端，焊有微铟球，在测试时，微铟球与纳米薄膜的电极相接触。
选择铜质丝线的直径(粗细)和微铟球的直径(质量)，使得导电测试探针以倾斜方式固定在探针夹持器中时，露出金属探针针套外的铜质丝线在微铟球的重力作用下能保持形状不下弯。
优选地，铜质丝线的直径为20～80微米，即0.02～0.08mm；
优选地，微铟球的直径为150～500微米，即0.15～0.5mm；
优选地，铜质丝线露出金属探针针套的部分的长度为8～20mm。
优选地，导电测试探针的以倾斜方式固定在探针夹持器中，导电测试探针与水平面之间的夹角为30°～60°。
导电测试探针的以倾斜方式固定在探针夹持器中，是为了便于在调节时利用光学显微镜来观察其针尖位置。
铜质丝线的直径为20～80微米，可使其能够保持合适的柔韧性而不会太过刚硬，铜质丝线的直径过小，会使其刚性不足、无法支撑起微铟球而自下垂；铜质丝线的直径过大，会使其刚性过大，在测试时仍然会损伤纳米薄膜。
铜质丝线露出金属探针针套的部分的长度为8～20mm，若露出金属探针针套的部分过长，同样会使其刚性不足、无法支撑起微铟球而自下垂；若露出金属探针针套的部分过短，也会使其刚性过大，在测试时仍然会损伤纳米薄膜。
由于金属铟极其柔软，并且微铟球与纳米薄膜的电极相接触时，不再是传统的尖锐状探针针尖，同时辅之以铜质丝线，在我们的大量试验中发现，这种材质的微球配合以上述尺寸规格参数，可真正避免对纳米薄膜的损伤。而现有的各种导电测试探针，无一不会损伤薄膜。
电学测试装置包括：程序控制电压信号源、前置跨阻放大器、电流测量装置、计算机接口电路、A/D转换器，程序控制电压信号源由计算机通过计算机接口电路控制生成和输出测试电压信号，前置跨阻放大器用于放大经过待测样品的微弱电流，前置跨阻放大器输入端通过测试电缆电性连接至待测样品上的两个电极，前置跨阻放大器输出端电性连接至电流测量装置；电流测量装置用于测量经过待测样品的微弱电流，通过A/D转换器将模拟测量结果转换为数字测量结果，并将数字测量结果通过电学测试装置的计算机接口电路反馈至计算机；
计算机用于控制电学测试装置，并接收和记录电学测试装置回传的测量数据。
前置跨阻放大器，包括有：用于fA～pA量级微弱电流测量的ASIC、中间电压放大器、后端电压放大器；
用于fA～pA量级微弱电流测量的ASIC，其特征在于：具有十个引脚；其中，第一引脚为信号输入引脚，用于输入待测电流；第七引脚为电源地引脚；第十引脚为电源正极引脚；第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第八引脚、第九引脚为功能引脚，用于连接ASIC外围元件；第五引脚还作为信号输出引脚，用于输出放大后的电压，并电性连接至中间放大器的输入端；
在ASIC内部，包括有两个CMOS运算放大器、四个CMOS传输门、七个CMOS反相器、三个电阻以及两个电容，通过高频轮切电路将放大电路按时间片轮切为两路，其中一路包含有待测信号和各种失调信号，另一路仅包含有各种失调信号，再通过减法电路将两路复而为一，得到待测信号，消除各种失调信号，利用这种方式有效地从信号源中过滤掉各种失调信号。
具体地，在ASIC内部，第一CMOS传输门的信号输入端和第三CMOS传输门的信号输入端均电性连接至ASIC的第一引脚；第三CMOS传输门的信号输出端电性连接至电源地端；第一CMOS传输门的信号输出端、第一CMOS运算放大器的反相输入端均电性连接至ASIC的第二引脚，第三电阻电性连接在第一CMOS运算放大器的同相输入端与电源地端之间；第一CMOS运算放大器的信号输出端、第二CMOS传输门的信号输入端、第四CMOS传输门的信号输入端均电性连接至ASIC的第三引脚；第二CMOS传输门与第一电阻串联，第一电阻的另一端、第二CMOS运算放大器的反相输入端均电性连接至ASIC的第四引脚，第一电容电性连接在第二CMOS传输门与第一电阻的共同端及电源地端之间；第二CMOS运算放大器的信号输出端电性连接至ASIC的第五引脚；第四CMOS传输门与第二电阻串联，第二电阻的另一端、第二CMOS运算放大器的同相输入端均电性连接至ASIC的第六引脚，电源地端电性连接至ASIC的第七引脚；第一CMOS反相器、第二CMOS反相器、第三CMOS反相器、第四CMOS反相器、第五CMOS反相器、第六CMOS反相器、第七CMOS反相器依次串联，第一CMOS反相器的输入端电性连接至ASIC的第八引脚，第一CMOS反相器的输出端、第二CMOS反相器的输入端均电性连接至ASIC的第九引脚；第三CMOS反相器的输出端还电性连接至第三CMOS传输门的反相控制端；第四CMOS反相器的输出端还电性连接至第一CMOS传输门的正相控制端；第六CMOS反相器的输出端还电性连接至第二CMOS传输门的正相控制端；第七CMOS反相器的输出端还电性连接至第四CMOS传输门的反相控制端；电源正端电性连接至ASIC的第十引脚。
在实际工作时，第一CMOS反相器的输入端和输出端之间即ASIC的第八引脚和第九引脚之间并联接入一个MΩ量级的电阻和一个晶体振荡器，该MΩ量级的电阻通过反馈作用将迫使第一CMOS反相器无法正常工作在开关状态，而是处于放大区，不作为数字电路使用，电阻的作用就是使第一CMOS反相器的工作点基本为电源电压的一半，从而使其位于线性放大区，构成一个放大倍数很大的放大器，产生振荡，振荡频率取决于晶体振荡器的谐振频率。
ASIC的第七引脚连接至电源地端，ASIC的第十引脚连接至电源正端；ASIC的第一引脚作为待测电流信号输入端，用于输入待测电流；ASIC的第五引脚作为放大电压信号输出端，用于输入放大的电压信号；ASIC的第二引脚和第三引脚之间并联接入第一反馈电阻，ASIC的第四引脚和第五引脚之间并联接入第二反馈电阻，ASIC的第六引脚和电源地端之间串联接入第三反馈电阻。
晶体振荡器的谐振频率为MHz量级，优选地，晶体振荡器的谐振频率为1-100MHz，更优选地，晶体振荡器的谐振频率为10-100MHz；依据我们的电路仿真结果发现，外部时钟信号的频率过低时，难以有效消除各种失调信号和噪声信号；外部时钟信号的频率过高时，会给后面的电路带来额外的数字化噪声，并且各个CMOS传输门在超高频下开关特性变差，运算放大器的频率响应特性也变差，信号输出开始明显偏离理想状态；采用超高频的CMOS电路可以在一定程度上克服上述问题，但会明显增加成本。综合、地考虑，更优选的晶体振荡器的谐振频率为10-100MHz。
更优选地，将上述ASIC移出电学测试装置，集成在探针台的XYZ三向探针移动台中。
采用本发明的前置放大电路，通过高频轮切电路将放大电路按时间片轮切为两路，再通过减法电路复而为一，利用这种方式有效地从信号源中过滤掉了干扰信号，尽可能地提取、放大有用的待测信号，提高了信噪比，有效地抑制了噪声，准确地测量得到了绝缘薄膜的漏电流特性即电压-电流特性曲线。
同时，由于本发明的用于fA～pA量级微弱电流绝缘薄膜测量系统采用了本发明中专门设计的ASIC，一方面提高了器件集成度，避免了采用分立元件搭建电路和调试电路带来的种种困难，由于本发明的ASIC所需的外围元件极少，大大降低了设计成本，提高了测量系统的设计速度，极大提高了系统的可靠性。
而采用ASIC，还具有一大优点，就是在ASIC芯片生产时，可以利用CMOS工艺的独有优点，对芯片内部涉及到的电阻、电容元件做到严格成比例，保证了输出信号严格符合理论分析值。而在采用分立元件时，由于各种电阻、电容的值均具有分散性，即使标称值相同的电阻或电容，其值也会相差20-5％，在测量系统生产时，既需要对这些元件进行精挑细选，调试工作繁重易错，也难以保证输出结果的准确性。
本发明的说明书中未作具体说明的相关内容，均属于本领域技术人员的常规技能，无需进一步披露。
附图说明：
图1：本发明的纳米级绝缘薄膜电压-电流特性测量系统示意图；
图2：本发明的导电测试探针；
图3：本发明的电学测试装置中的ASIC的实际应用电路图；
图4：本发明的电学测试装置中的ASIC的内部电路图。
具体实施方式
为便于理解本发明，下面结合实例来具体介绍本发明的技术方案。
如图1所示，一种纳米级绝缘薄膜电压-电流特性测量系统，包括探针台、电学测试装置和计算机；
探针台包括样品台、光学显微镜、两个XYZ三向探针移动台、两根导电测试探针，XYZ三向探针移动台包括有探针夹持器和XYZ三向精密移动机构，探针夹持器用于夹持和固定导电测试探针，XYZ三向探针移动台用于实现在X、Y、Z三个方向调节导电测试探针的位置；样品台用于放置纳米级薄膜样品；两根导电测试探针用于电性连接至薄膜样品上的两个电极；光学显微镜用于观察导电测试探针针尖的位置并准确移动和可靠接触至纳米薄膜样品上的两个电极；导电测试探针的一端以倾斜方式固定在探针夹持器中。
如图2所示，导电测试探针由内部中空的金属探针针套A、铜质丝线B、微铟球C构成，金属探针针套的内部孔径与铜质丝线的直径相匹配，使得铜质丝线恰好穿过金属探针针套而不晃动；并且铜质丝线的长度大于金属探针针套的长度，使得铜质丝线穿过金属探针针套仍然有一部分露出金属探针针套外；铜质丝线穿过金属探针针套，金属探针针套的尾端使用机械夹具施压后略微压扁，使得铜质丝线固定在金属探针针套中不会滑出，如图2中箭头所指之处；铜质丝线露出金属探针针套的一端，焊有微铟球，在测试时，微铟球与纳米薄膜的电极相接触。
选择铜质丝线的直径(粗细)和微铟球的直径(质量)，使得导电测试探针以倾斜方式固定在探针夹持器中时，露出金属探针针套外的铜质丝线在微铟球的重力作用下能保持形状不下弯。
在一个实施例中，铜质丝线的直径为50微米，即0.05mm；
在一个实施例中，微铟球的直径为250微米，即0.25mm；
在一个实施例中，铜质丝线露出金属探针针套的部分的长度为10mm。
在一个实施例中，导电测试探针的以倾斜方式固定在探针夹持器中，导电测试探针与水平面之间的夹角为50°。
在测试时，首先通过光学显微镜观察，调节XYZ三向探针移动台，当导电测试探针的微铟球刚刚好到达纳米薄膜的电极时，再轻轻调节三向探针移动台在Z方向向下运动，发现微铟球在纳米薄膜的电极表面的水平面内有轻微移动即停止，开始电学测试。
电学测试装置包括：程序控制电压信号源、前置跨阻放大器、电流测量装置、计算机接口电路、A/D转换器，程序控制电压信号源由计算机通过计算机接口电路控制生成和输出测试电压信号，前置跨阻放大器用于放大经过待测样品的微弱电流，前置跨阻放大器输入端通过测试电缆电性连接至待测样品上的两个电极，前置跨阻放大器输出端电性连接至电流测量装置；电流测量装置用于测量经过待测样品的微弱电流，通过A/D转换器将模拟测量结果转换为数字测量结果，并将数字测量结果通过电学测试装置的计算机接口电路反馈至计算机；
如图3所示，用于fA～pA量级微弱电流测量的ASIC，其特征在于：具有十个引脚；其中，第一引脚为信号输入引脚，用于输入待测电流；第七引脚为电源地引脚；第十引脚为电源正极引脚；第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第八引脚、第九引脚为功能引脚，用于连接ASIC外围元件；第五引脚还作为信号输出引脚，用于输出放大后的电压，并电性连接至中间放大器的输入端。
用于fA～pA量级微弱电流测量的ASIC，在实际应用时，其电路连接方式为：ASIC的第八引脚和第九引脚分别通过电容C3、C4连接至电源地端，ASIC的第八引脚和第九引脚之间并联接入一个MΩ量级的电阻R和一个晶体振荡器，该MΩ量级的电阻通过反馈作用将迫使ASIC内部的第一CMOS反相器处于放大区，参见图4。这里电阻的作用就是使第一CMOS反相器的工作点基本为电源电压的一半，从而使其位于线性放大区，构成一个放大倍数很大的放大器，产生振荡，振荡频率取决于晶体振荡器的谐振频率。
ASIC的第七引脚连接至电源地端，ASIC的第十引脚连接至电源正端；ASIC的第一引脚作为待测电流信号输入端，用于输入待测电流；ASIC的第五引脚作为放大电压信号输出端，用于输入放大的电压信号；ASIC的第二引脚和第三引脚之间并联接入第一反馈电阻Rf1，ASIC的第四引脚和第五引脚之间并联接入第二反馈电阻Rf2，ASIC的第六引脚和电源地端之间串联接入第三反馈电阻Rf3。
由此可见，本发明的ASIC所需的外围元件极少，大大降低了设计成本，提高了测量系统的设计速度，极大提高了系统的可靠性。
如图4所示，在ASIC内部，包括有两个CMOS运算放大器、四个CMOS传输门、七个CMOS反相器、三个电阻以及两个电容，通过高频开关电路将放大电路按时间片轮切为两路，其中一路包含有待测信号和各种失调信号，另一路仅包含有各种失调信号，再通过减法电路将两路复而为一，得到待测信号，消除各种失调信号，利用这种方式有效地从信号源中过滤掉各种失调信号。
具体地，在ASIC内部，第一CMOS传输门的信号输入端和第三CMOS传输门的信号输入端均电性连接至ASIC的第一引脚；第三CMOS传输门的信号输出端电性连接至电源地端；第一CMOS传输门的信号输出端、第一CMOS运算放大器A1的反相输入端均电性连接至ASIC的第二引脚，第三电阻电性连接在第一CMOS运算放大器A1的同相输入端与电源地端之间；第一CMOS运算放大器A1的信号输出端、第二CMOS传输门的信号输入端、第四CMOS传输门的信号输入端均电性连接至ASIC的第三引脚；第二CMOS传输门与第一电阻串联，第一电阻的另一端、第二CMOS运算放大器的反相输入端均电性连接至ASIC的第四引脚，第一电容电性连接在第二CMOS传输门与第一电阻的共同端及电源地端之间；第二CMOS运算放大器的信号输出端电性连接至ASIC的第五引脚；第四CMOS传输门与第二电阻串联，第二电阻的另一端、第二CMOS运算放大器的同相输入端均电性连接至ASIC的第六引脚，电源地端电性连接至ASIC的第七引脚；第一CMOS反相器、第二CMOS反相器、第三CMOS反相器、第四CMOS反相器、第五CMOS反相器、第六CMOS反相器、第七CMOS反相器依次串联，第一CMOS反相器的输入端电性连接至ASIC的第八引脚，第一CMOS反相器的输出端、第二CMOS反相器的输入端均电性连接至ASIC的第九引脚；第三CMOS反相器的输出端还电性连接至第三CMOS传输门的反相控制端；第四CMOS反相器的输出端还电性连接至第一CMOS传输门的正相控制端；第六CMOS反相器的输出端还电性连接至第二CMOS传输门的正相控制端；第七CMOS反相器的输出端还电性连接至第四CMOS传输门的反相控制端；电源正端电性连接至ASIC的第十引脚。
四个CMOS传输门工作于开关状态；其中，在不考虑各反相器传输时延的情况下，第一CMOS传输门和第二CMOS传输门同时开或关，第三CMOS传输门和第四CMOS传输门同时关或开，并且，第一CMOS传输门和第二CMOS传输门的开关状态，与第三CMOS传输门和CMOS传输门的开关状态总是相反，即第一CMOS传输门和第二CMOS传输门处于导通低阻状态时，第三CMOS传输门和第四CMOS传输门则均处于截止状态，反之亦然。
可选地，第五CMOS反相器、第六CMOS反相器之间还可以增加2N个串联的CMOS反相器，N为正整数，N的取值由第一CMOS运算放大器A1的实际响应速度来决定。
如图4所示，虚线大方框中为第一CMOS运算放大器A1A1的实际等效模型，虚线小方框中为理想的运算放大器A1’，在该等效模型中展示出了实际的第一CMOS运算放大器A1的等效的运放等效失调电压UI0、运放等效输入偏置电流Ib-、Ib+，另外，Ifilm为绝缘薄膜中待测漏电流。
当第一CMOS传输门TG1和第二CMOS传输门TG2同时处于导通低阻状态、第三CMOS传输门TG3和第四CMOS传输门TG4则均处于截止状态时，第一电容C1上的电压为：
UCl＝-IfilmRf1+UI0+Ib+R3+Ib-Rf1(1)
当第一CMOS传输门TG1和第二CMOS传输门TG2同时处于截止状态、第三CMOS传输门TG3和第四CMOS传输门TG4则均处于导通低阻状态时，第二电容C2上的电压为：
UC2＝-UI0+Ib+R3+Ib-Rf1(2)
在ASIC制造工艺中，通过合理选择CMOS工艺，来确定第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3的值，这些取值满足如下条件：
合理选择第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3、第一反馈电阻Rf1、第二反馈电阻Rf2和第三反馈电阻R3的值，在一个时钟周期内，第一电容C1、第二电容C2的电压值基本不变。因此，第二CMOS运算放大器A2的输出电压值为：
并且，取第一电容C1、第二电容C2的电压通过第二CMOS运算放大器A2处理后，经过简单的计算可得到，输出电压为：
由此可见，通过利用本发明的前置跨阻放大器，运算放大器本身的各种输入失调电压、输入偏置电流都被消除。在给定的电路下，前置跨阻放大器的输出电压信号值正比于绝缘薄膜的漏电流大小。绝缘薄膜的漏电流大小通常介于数十fA(10-15A)至数十pA(10- 12A)，通过合理选择外部元件的值，前置跨阻放大器的输出电压可达到数μV至几十μV量级，该输出电压信号再经过中间电压放大器、后端电压放大器逐次放大，可被电流测量装置准确地测量出来，最终回送至计算机进行处理、显示。
计算机通过软件控制程序控制电压信号源，产生一系列的电压信号，施加在薄膜样品上，电学测试装置测量薄膜样品在这一系列的电压信号下的漏电流值，并回传至计算机，由计算机存储这些测量值，并在屏幕上显示绝缘薄膜的漏电流特性即电压-电流特性曲线。
更优选的一个实施例是，将上述ASIC集成在探针台的XYZ三向探针移动台中。
以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的教导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：基于负电容效应的碳基场效应晶体管传感器