具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

实施例1：

如图1和图2所示，本实施例提供一种移相器，包括：第一基底90、传输线91、至少一个第一电极92和控制单元93。

传输线91设置在第一基底90上。至少一个第一电极92设置在传输线91远离第一基底90一侧，其中，至少一个第一电极92与传输线91存在部分交叠。至少一个控制单元93，与至少一个第一电极92电连接，控制单元93被配置为向第一电极92提供控制信号。

其中，传输线91用于传输微波信号，且该传输线91设置在第一基底90上。第一电极92设置在传输线91远离第一基底的一侧，且第一电极92与传输线91存在部分交叠，这样通过改变第一电极92与传输线91之间的电场，可以改变传输线91上传输的微波信号的相位。

移相器中的控制单元93与第一电极92电连接，其可向第一电极92输入控制信号，以使第一电极92改变传输线91的信号。

本实施的移相器中设置有与第一电极92连接的控制单元93，该控制单元93通过向第一电极92输入控制信号，以改变第一电极92与传输线91之间的电场。与现有技术相比，本实施例的通过将控制单元93集成在移相器内，缩短了控制单元93与第一电极92间的引线距离，减小了控制单元93与第一电极92间的电阻，从而提高了移相器的响应速度，降低了信号的传输损耗。

优选的，传输线91为共面波导传输线，包括信号线911和设置在信号线911两侧的第一参考电极912、第二参考电极913，第一电极92的至少部分与信号线911存在部分交叠。

第一电极92与传输线91存在部分交叠、第一电极92的至少部分与信号线911存在部分交叠，相当于第一电极92设置于传输线91和信号线911的上方。这样可通过改变信号线911和第一电极92之间的电场来改变传输线91上微波信号的相位。

优选的，如图1所示，第一电极92的数量为多个，多个第一电极92沿传输线91的延伸方向排布。优选地，多个第一电极92沿着传输线91的延伸方向相互平行排列。

优选的，控制单元93的数量为多个，多个控制单元93与多个第一电极92一一对应设置。即，每一个第一电极92对应一个控制单元93，每一个控制单元93给与其对应的第一电极92提供信号。

通过使每个第一电极92独立接收各自对应的控制单元93的控制信号，能够较精确地改变传输线91上不同区域的电场，进而能够较精确地改变传输线91上传输的微波信号的相位。

优选的，该移相器还包括：设置在第一电极92与传输线91之间的介质层95。其中，介质层95可以是液晶层，具体的，第一电极92和传输线91在被施加电压形成电场后，驱动液晶层偏转，改变液晶层的介电常数，因此，可以改变微波信号的相位。

优选的，控制单元93设置在第一基底90上，控制单元93在第一基底90上的正投影与共面波导传输线91在第一基底90上的正投影无交叠。

优选的，该移相器还包括：第二基底96，第二基底96与第一基底90相对设置，第一电极92设置在第二基底96朝向第一基底90的一侧。

优选的，控制单元93设置在第二基底96朝向第一基底90的一侧，控制单元93在第二基底96上的投影与共面波导传输线91在第二基底96上的投影无交叠。

通过将控制单元93设置在第一基底90上或第二基底96上，有利于通过半导体工艺将控制单元93集成到移相器内，简化移相器的外部控制电路，进而有利于简化移相器的控制方法，降低移相器的控制难度。

本实施例的移相器具有利于电连接和组阵控制、减少背板接线和排布压力，利于器件小型化和集成化、与背板工艺的兼容性较高、利用时域进行控制，延时可以控制在较小的范围内，不损失快速相应的特点、利用简易信号控制，易于实现，有助于降低成本等优点。

由上可知，如图2所示，本实施公开的移相器可为液晶移相器，在第一电极92上施加不同的偏压时，介质层95(液晶层)的介电常数会发生改变，进而改变传输线91与第一电极92之间的电容，从而起到移相效果。

优选的，如图3所示，本实施的移相器还包括：支撑结构97，设置在所述第一电极92与所述第一参考电极912和所述第二参考电极913之间。

其中，如图3所示，也就是说本实施例的移相器还可为MEMS移相器，在第一电极92(桥膜)上施加不同的偏压时，第一电极92与传输线91的电压差改变，带动第一电极92的高度发生变化，进而改变传输线91与第一电极92之间的电容，从而达到移相效果。

优选的，如图4和图5所示，控制单元93为移位寄存器，该移位寄存器包括：输入子电路2、下拉控制子电路3、输出子电路4和下拉子电路5。

其中，输入子电路2，配置为响应第一时钟信号端CK的控制将输入端STV所提供的输入信号写入至上拉节点N1。

下拉控制子电路3，配置为响应于第一时钟信号端CK的控制将第一工作电压端VGL提供的工作电压写入至下拉节点N2，以及响应于上拉节点N1处电压的控制将第一时钟信号端CK提供的第一时钟信号写入至下拉节点N2。

输出子电路4，配置为响应于上拉节点N1处电压的控制将第二时钟信号端CKB提供的第二时钟信号写入至输出端OUT，以及响应于下拉节点N2的控制将第二工作电压端VGH提供的工作电压写入至输出端OUT。

下拉子电路5，配置为响应下拉节点N2的电压和第二时钟信号端CKB的控制将第二工作电压写入至上拉节点N1。

具体的，输入子电路2包括：第一晶体管M1，其控制极与第一时钟信号端CK耦接，第一极与输入端STV耦接，第二极与上拉节点N1耦接。

下拉控制子电路3包括：第二晶体管M2，其控制极与上拉节点N1耦接，第一极与第一时钟信号端CK耦接，第二极与下拉节点N2耦接；第三晶体管M3，其控制极与第一时钟信号端CK耦接，第一极与第一工作电压端VGL耦接，第二极与下拉节点N2耦接。

输出子电路4包括：第四晶体管M4，其控制极与下拉节点N2耦接，第一极与第二工作电压端VGH耦接，第二极与输出端OUT耦接；第五晶体管M5，其控制极与上拉节点N1耦接，第一极与输出端OUT耦接，第二极与第二时钟信号端CKB耦接；第一电容C1，其第一端与第五晶体管M5的控制极连接，第二端与输出端OUT耦接；第二电容C2，其第一端与第二工作电压端VGH耦接，第二端与第四晶体管M4的控制极耦接。

下拉子电路5包括：第六晶体管M6，其控制极和第一极均与下拉节点N2耦接；第七晶体管M7，其控制极和第二极均与第二时钟信号端CKB耦接，第一极与第六晶体管M6的第二极耦接。

如图5所示，本实施例还提供一种移相器的驱动方法，基于上述的移相器，所述驱动方法包括：

数据写入阶段，向所述移位寄存器的输入端STV写入输入信号，向第一时钟信号端CK输入导通信号。

也就是说，向第一时钟信号端CK输入负电压，使得第一晶体管M1导通，以使输入端STV的信号写入第一电容C1中。需要说明的是，若输入端STV为负电压，则第一电容C1积攒电荷，使得在下一阶段中输出端OUT输出负电压；若输入端STV为正电压，则第一电容C1为无电荷状态，使得在下一阶段中输出端OUT输出正电压。

信号输出阶段，向第一时钟信号CK端输入关断信号。

也就是说，向第一时钟信号端CK输入正电压，使得第一晶体管M1关断；在第一电容C1的作用下，输出端OUT向第一电极92的输出控制信号。

需要说明的是，本实施例的移相器中的控制单元还可以是ADC控制器、逻辑控制器，或者是其他适合的控制器，此处不再一一列举。

具体的，如图6至图8所示，以下列举由级联的移位寄存器向第一电极92输出信号的情况：

每个第一电极92对应一个主控制子单元a和一个副控制子单元b，主控制子单元的输出端OUT_a与副控制子单元的输入端STV_b耦接，主控制子单元的第一时钟信号端CK_a与第一时钟信号线CK1耦接，副控制子单元的第一时钟信号端CK_b与第二时钟信号线CK2耦接，主控制子单元的输出端OUT_a与信号输出端P耦接。

其中，也就是说副控制子单元b也包括输入子电路2、下拉控制子电路3、输出子电路4和下拉子电路5，各个子电路的结构与主控制子单元a中的子电路完全相同。

需要说明的是，移位寄存器组10中的全部晶体管均为N型晶体管；或者，移位寄存器组10中的全部晶体管均为P型晶体管。以下以全部晶体管均为P型晶体管为例进行说明。

如图7所示，该驱动方法包括：

S11、数据写入阶段，向主控制子单元的输入端STV_a写入输入信号，向主控制子单元的第一时钟信号端CK_a输入导通信号。

其中，也就是说向主控制子单元的第一时钟信号端CK_a输入负电压，使得主控制子单元a的第一晶体管M1导通，以使主控制子单元的输入端STV_a的信号写入第一电容C1中。需要说明的是，若主控制子单元的输入端STV_a为负电压，则第一电容C1积攒电荷，使得在下一阶段中主控制子单元的输出端OUT_a输出负电压；若主控制子单元的输入端STV_a为正电压，则第一电容C1为无电荷状态，使得在下一阶段中主控制子单元的输出端OUT_a输出正电压。

S12、第一信号输出阶段，向主控制子单元的第一时钟信号端CK_a输入关断信号，向副控制子单元的第一时钟信号端CK_b输入导通信号。

其中，也就是说向主控制子单元的第一时钟信号端CK_a输入正电压，使得主控制子单元a的第一晶体管M1关断；向副控制子单元的第一时钟信号端CK_b输入副电压，使得副控制子单元b的第一晶体管M1导通。在第一电容C1的作用下，主控制子单元的输出端OUT_a向信号输出端P输出第一电极92的控制信号，以使与信号输出端P连接的第一电极92接收到控制信号；同时，主控制子单元的输出端OUT_a向副控制子单元的输入端STV_b输入信号，以使副控制子单元的输入端STV_b的信号写入其第一电容C1中。

S13、第二信号输出阶段，向副控制子单元的第一时钟信号端CK_b输入关断信号。

其中，也就是说向副控制子单元的第一时钟信号端CK_b输入负电压，使得副控制子单元b的第一晶体管M1关断。在副控制子单元b的第一电容C1的作用下，副控制子单元的输出端OUT_b向信号输出端P输出第一电极92的控制信号。

进一步的，如图9至图11所示，多个移位寄存器为相互级联的，除最后一级移位寄存器组10外，其他级的移位寄存器组10的副控制子单元的输出端OUT_b与各自下一级移位寄存器组10的主控制子单元的输入端STV_a耦接。

需要说明的是，副控制子单元的第一时钟信号端CK_b和主控制子单元的第二时钟信号端CKB可连接同一信号线，如图9中的第二时钟信号线CK2；副控制子单元b的第二时钟信号端CKB和主控制子单元的第一时钟信号端CK_a可连接同一信号线，如图9中的第一时钟信号线CK1。

其中，如图9所示，也就是说除最后一级移位寄存器组10外，每级移位寄存器组10均会向下一级移位寄存器组10的输入端输入信号，以使下一级移位寄存器组10输出第一电极92的控制信号。

例如，若第一电极92的控制组件具有级联的n级移位寄存器组10，基于实施例1中的驱动方法(每级移位寄存器组10的只有在第一信号输出阶段由主控制子单元a输出第一电极92的控制信号是有效的，而在第二信号输出阶段由副控制子单元b输出第一电极92的控制信号只是用于向下一级的第一电极92的控制组件输信号，即输出无效信号)，则n级移位寄存器组10的有效信号是间隔输出的，且每相邻两个有效信号之间有一个无效信号(图11和图10中的虚线表示无效信号)的输出。

优选的，每个移位寄存器组10信号输出端P连接一个第一电极92。

其中，如图9所示，每个移位寄存器组10信号输出端P连接一个第一电极92。当在多时间段向第一级的移位寄存器组10的主控制子单元的输入端STV_a输入不同信号，能够使得各个级移位寄存器组10在不同阶段输出不同的第一电极92控制信号。因此，此时可使每一级的移位寄存器组10的信号输出端P连接一个第一电极92。

实施例2：

如图1至图11所示，本实施例提供一种射频器件，包括上述的移相器。

其中，该射频器件可运用于显示装置中。

具体的，该显示装置可为液晶显示面板、有机发光二极管(OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。