具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOSFET包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。

下面结合附图和实施例对本发明进一步说明。

图2示出根据本发明实施例的比较器电路的结构示意图。如图2所示，比较器电路200包括差分输入级210、共源共栅放大级220以及输出级电路230。差分输入级210又称为前置级电路，一般为双端输入的高性能差分放大电路，其输入端用于输入一对差分信号(例如V_IN和V_IP)。共源共栅放大级220为比较器的主要放大电路，其作用为得到表示输入的差分信号之间的差值信号，输出级电路230根据该差值信号得到输出信号Vout。

具体地，差分输入级210包括P型MOSFET Mp1和Mp2以及电流源I1。P型MOSFET Mp1和Mp2形成差分晶体管对，即P型MOSFET Mp1和Mp2的第一端彼此连接，且P型MOSFET Mp1和Mp2的第一端都连接至电流源I1的第二端，电流源I1的第一端连接至正电源端VDD。P型MOSFET Mp1的控制端用于接收差分输入信号的第一信号V_IP，P型MOSFET Mp2的控制端用于接收差分输入信号的第二信号V_IN。P型MOSFET Mp1和Mp2的第二端分别连接至共源共栅放大级220。差分输入级210用于在处于工作状态时根据差分输入信号V_IP和V_IN得到差分电流信号输入至共源共栅放大级220。

共源共栅放大级220包括N型MOSFET Mn1至Mn4、以及电流源I2和I3。电流源I2以及N型MOSFET Mn1和Mn3依次串联连接在正电源端VDD和负电源端VSS之间的第一支路。电流源I3以及N型MOSFET Mn2和Mn4依次串联连接在正电源端VDD和负电源端VSS之间的第二支路。N型MOSFET Mn1和Mn2的控制端相互连接，且二者的控制端都接收偏置电压Vb1。N型MOSFETMn3和Mn4构成电流镜，二者的控制端彼此连接，且都连接至N型MOSFET Mn1的第一端。N型MOSFET Mn1和Mn3的中间节点连接至P型MOSFET Mp1的第二端，N型MOSFET Mn2和Mn4的中间节点连接至P型MOSFET Mp2的第二端。共源共栅放大级220用于在工作时根据输入的差分电流信号得到一差值信号，并将该差值信号输出至输出级电路230。

为了解决现有技术中当差分输入信号V_IN和V_IP之间具有一定的差值时节点A的节点电压出现波动的技术问题。

本实施例的输出级电路230具体包括钳位电路231和反相器232，钳位电路231用于在差分输入信号V_IN和V_IP之间出现差值时将共源共栅放大级220中的节点A的节点电压钳位于预设电压范围内，以使得节点A的节点电压不会出现大的电压波动，避免共源共栅放大级220中的晶体管工作于线性区，进而能有效降低比较器电路的传输延时。

进一步的，钳位电路231包括电流源I4、P型MOSFET Mp3、以及N型MOSFET Mn5和Mn6。电流源I4的第一端连接至正电源端VDD，第二端与P型MOSFET Mp3的第一端连接于节点B。P型MOSFET Mp3的控制端用于接收偏置电压Vb2，第二端连接至节点A。N型MOSFET Mn5和Mn6的控制端彼此连接，且都连接至节点A，N型MOSFET Mn5的第一端也连接至节点A，第二端与N型MOSFET Mn6的第一端连接于节点C，N型MOSFET Mn6的第二端连接至负电源端VSS。此外，节点B和节点C之间彼此连接，且二者的中间节点与反相器232的输入端连接，反相器232的输出端提供所述输出信号Vout。

下面结合两种工作情形对本发明实施例的比较器电路的工作原理进行详细的说明。

在第一种情形下，差分输入信号中的第一信号V_IP大于第二信号V_IN，此时电流源I1中的大部分电流通过P型MOSFET Mp1流向N型MOSFET Mn3，因为N型MOSFET Mn3和Mn4之间的镜像关系，所以N型MOSFET Mn4中的电流增大。此外由于电流源I2和电流源I3为固定电流源，最终节点A的节点电压被拉低，输出信号Vout被拉高。当输出信号Vout大于偏置电压Vb2和P型MOSFET Mp3的导通阈值的电压和时，P型MOSFET Mp3导通，电流源I4通过P型MOSFETMp3向第二支路提供电流，从而保证节点A的节点电压不会被拉低至负电源端VSS。通过调整电流源I4提供的电流大小和偏置电压Vb2，就可以使得N型MOSFET Mn2和Mn4始终工作于饱和区中。

在第二种情形下，差分输入信号中的第一信号V_IP小于第二信号V_IN，此时电流源I1中的大部分电流通过P型MOSFET Mp2流向N型MOSFET Mn4，流向N型MOSFET Mn3的电流减小，导致节点A的节点电压被拉高。当节点A的节点电压大于N型MOSFET Mn6的导通阈值时，N型MOSFET Mn6导通，输出信号Vout被拉低，使得N型MOSFET Mn5逐渐导通，此时N型MOSFET Mn5和Mn6提供了第二支路至负电源端VSS的电流泄放路径，电流源I3中的部分电流通过N型MOSFET Mn5和Mn6流向负电源端VSS，节点A的节点电压被钳位至N型MOSFET Mn6的导通阈值附近，从而保证节点A的节点电压不会被拉高至正电源端VDD。

综上所述，本发明实施例的比较器电路包括差分输入级、共源共栅放大级以及钳位电路。钳位电路在差分输入信号之间出现差值时将共源共栅放大级中的输出节点的节点电压钳位于预设电压范围内，以保证输出节点的节点电压不会出现大的电压波动，避免共源共栅放大级中的晶体管工作于线性区，进而能有效降低比较器电路的传输延时，提高了比较器电路的性能。此外，本实施例的比较器电路不需要增加额外的电路以及电流消耗，有利于实现微功耗的比较器电路。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。