具体实施方式

以下结合附图阐述的详细的描述旨在作为各种配置的描述，并且并非旨在表示可以实践本文描述的概念的唯一配置。为了提供对各种概念的透彻理解，详细的描述包括具体细节。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些情况下，以框图形式示出了公知的结构和部件，以避免使这些概念模糊。

图1图示了根据本公开的一方面的示例性电流比较器100的示意图。电流比较器100接收输入电流信号I_sig，将输入电流信号I_sig与电流阈值的集合I_TH1-I_TH3进行比较，并且基于比较生成输出电流的集合D3-D1。

作为示例，如果输入电流信号I_sig低于电流阈值的集合I_TH1-I_TH3中的所有电流阈值，则输出信号D3-D1可以具有000的值。如果输入电流信号I_sig高于电流阈值I_TH1但是低于电流阈值I_TH2-I_TH3，则输出信号D3-D1可以具有001的值。如果输入电流信号I_sig高于电流阈值I_TH1-I_TH2但是低于电流阈值I_TH3，则输出信号D3-D1可以具有011的值。并且，如果输入电流信号I_sig高于电流阈值的集合中的所有集合I_TH1-I_TH3，则输出信号D3-D1可以具有111的值。

特别地，电流比较器100包括在高电压轨Vdd与低电压轨Vss(例如，接地)之间的第一电流路径。第一电流路径包括与第一晶体管M1串联耦合的第一电流源I₀₁，第一晶体管M1可以被配置为n沟道金属氧化物半导体场效应晶体管(NMOSFET)。电流源(诸如，第一电流源I₀₁和本文描述的其它电流源)提供基本恒定的电流，并且可以包括具有控制端子(例如，栅极)的晶体管(诸如，p沟道金属氧化物半导体场效应晶体管(PMOSFET))，该控制端子利用基本恒定的电压偏置。第一晶体管M1的漏极和栅极被电气地耦合在一起以形成具有本文描述的其它电流路径的电流镜像。输入电流信号I_sig被施加到在第一电流源I₀₁与第一晶体管M1之间的节点。

电流比较器100进一步包括在高电压轨Vdd与低电压轨Vss之间的第二电流路径。第二电流路径包括与第二晶体管M2串联耦合的第二电流源I₀₂，第二晶体管M2也可以被配置为NMOSFET。晶体管M2的栅极被电气地耦合到晶体管M1的栅极和漏极，以在第一电流路径与第二电流路径之间形成电流镜像关系。

类似地，电流比较器100进一步包括在高电压轨Vdd与低电压轨Vss之间的第三电流路径。第三电流路径包括与第三晶体管M3串联耦合的第三电流源I₀₃，第三晶体管M3也可以被配置为NMOSFET。晶体管M3的栅极被电气地耦合到晶体管M1的栅极和漏极，以在第一电流路径与第三电流路径之间形成电流镜像关系。

以类似的方式，电流比较器100进一步包括在高电压轨Vdd与低电压轨Vss之间的第四电流路径。第四电流路径包括与第四晶体管M4串联耦合的第四电流源I₀₄，第四晶体管M4也可以被配置为NMOSFET。晶体管M4的栅极被电气地耦合到晶体管M1的栅极和漏极，以在第一电流路径与第四电流路径之间形成电流镜像关系。

电流比较器100进一步包括阈值电流吸收器的集合I_TH1-I_TH3。电流吸收器(诸如，电流吸收器I_TH1-I_TH3以及本文描述的其它电流吸收器)吸收基本上恒定的电流，并且可以包括具有控制端子(例如，栅极)的晶体管(诸如，NMOSFET)，该控制端子利用基本上恒定的电压偏置。集合的第一阈值电流吸收器I_TH1被耦合在第二电流路径的第二电流源I₀₂与第二晶体管M₂之间的节点与低电压轨Vss之间。集合的第二阈值电流吸收器I_TH2被耦合在第三电流路径的第三电流源I₀₃与第三晶体管M₃之间的节点与低电压轨Vss之间。并且，集合的第三阈值电流吸收器I_TH3被耦合在第四电流路径的第四电流源I₀₄与第四晶体管M₄之间的节点与低电压轨Vss之间。在该示例中，第三阈值电流吸收器I_TH3吸收比第二阈值电流吸收器I_TH2高的电流，并且第二阈值电流吸收器I_TH2吸收比第一阈值电流吸收器I_TH1高的电流(例如，I_TH3＞I_TH2＞I_TH1)。

电流比较器100附加地包括比较器的集合CMP1-CMP3。第一比较器CMP1包括被耦合到在第二电流路径的第二电流源I₀₂与第二晶体管M₂之间的节点的正极输入端子。第二比较器CMP2包括被耦合到在第三电流路径的第三电流源I₀₃与第三晶体管M₃之间的节点的正极输入端子。第三比较器CMP3包括被耦合到在第四电流路径的第四电流源I₀₄与第四晶体管M₄之间的节点的正极输入端子。比较器的集合CMP1-CMP3均包括负极输入端子，负极输入端子被配置为接收阈值电压，阈值电压可以被设置为Vdd/2。比较器的集合CMP1-CMP3包括输出，输出被配置为分别地生成输出信号D1-D3的位。

第一电流路径的电流源I₀₁、第二电流路径的电流源I₀₂、第三电流路径的电流源I₀₃以及第四电流路径的电流源I₀₄被配置为生成基本相同的电流。类似地，第一电流路径的晶体管M1、第二电流路径的晶体管M2、第三电流路径的晶体管M3以及第四电流路径的晶体管M4被配置为具有基本相同的尺寸(例如，基本相同的沟道宽度W和沟道长度L)。结果，并且由于在第一电流路径与第二电流路径、第三电流路径以及第四电流路径之间的电流镜像关系，第二电流路径、第三电流路径以及第四电流路径被配置为分别地生成与输入电流信号I_sig基本相同的复制电流I_sig1、I_sig2和I_sig3。

比较器的正极端子具有非常高的阻抗；因此，基本上所有的复制电流都分别地流入阈值电流吸收器I_TH1-I_TH3。如果复制电流低于对应的阈值电流，则在对应的比较器的对应的正极端子上的电压基本上为Vss(低电压轨处的电压)。相反，如果复制电流高于对应的阈值电流，则在对应的比较器的对应的正极端子上的电压基本上为Vdd(高电压轨处的电压)。如上所述，电流吸收器被配置为使得电流阈值I_TH3大于电流阈值I_TH2，并且继而使得阈值电流I_TH2大于阈值电流I_TH1。

当复制电流低于对应的阈值电流时在对应的比较器的正极端子处的电压为Vss，并且当复制电流高于对应的阈值电流时在对应的比较器的正极端子处的电压为Vdd的原因如下：如果复制电流高于对应的阈值电流(例如，I_sig1-I_TH1＞0)，则多余的电流流过等效电阻，该等效电阻是并联连接的对应的电流源/吸收器(I₀₂、M₂和I_TH1)的内部电阻。由于电流源/吸收器的等效电阻相对较高，因此流过这些器件的少量的多余的电流导致在对应的比较器(例如，CMP1)的正极端子处的电压基本上升到轨电压Vdd。另一方面，如果复制电流低于对应的阈值电流(例如，I_sig1-I_TH1＜0)，则没有多余的电流流过电流源/吸收器(I₀₂、M₂和I_TH1)的内部电阻。因此，在对应的比较器(例如，CMP1)的正极端子处的电压基本上为Vss。

因此，如果输入电流信号I_sig低于所有电流阈值I_TH1-I_TH3，则在比较器CMP1-CMP3的对应的正极端子处的电压基本上为Vss，该电压小于施加到比较器的负极端子的阈值电压Vdd/2。因此，比较器CMP1-CMP3生成的输出信号D3-D1为000。

如果输入电流信号I_sig高于第一电流阈值I_TH1，但是低于电流阈值I_TH2和I_TH3，则在比较器CMP1的正极端子处的电压基本上为Vdd，并且在比较器CMP2和CMP3的正极端子处的电压基本上为Vss。因此，比较器CMP1输出D1为逻辑一(1)并且比较器CMP2-CMP3输出D2-D3为逻辑零(00)。因此，输出信号D3-D1具有001的值。

如果输入电流信号I_sig高于第一电流阈值I_TH1和第二电流阈值I_TH2，但是低于第三电流阈值I_TH3，则在比较器CMP1-CMP2的正极端子处的电压基本上为Vdd，并在且比较器CMP3的正极端子处的电压基本上为Vss。因此，比较器CMP1-CMP2输出D1-D2为11，并且比较器CMP3输出D3为0。因此，输出信号具有011的值。

类似地，如果输入电流信号I_sig高于所有的电流阈值I_TH1-I_TH3，则在比较器CMP1-CMP3的正极端子处的电压基本上为Vdd，该电压全部都高于施加到比较器的负极端子的阈值电压Vdd/2。因此，比较器CMP3-CMP1生成具有111的值的输出信号D3-D1。

电流比较器100具有数个缺点。首先，由于工艺变化，电流源I₀₁至I₀₄不生成基本相同的电流，并且在晶体管M1至M4之间存在失配。结果，由第二电流路径、第三电流路径以及第四电流路径生成的复制电流I_sig1至I_sig3可能不与输入电流信号I_sig基本上相同。因为在生成复制电流I_sig1至I_sig3时可能存在误差，因此由比较器CMP1-CMP3进行的比较也可能会出错。因此，输出信号D3-D1可能不如期望的那么准确。

其次，用于生成复制电流I_sig1至I_sig3的电流路径需要大量部件(例如，电流源I₀₂-I₀₄以及晶体管M2-M4)。这显著增加了电流比较器100的部件计数；因此，用于实现电流比较器100的集成电路覆盖区可能不期望地大。此外，由于大量的部件，电流比较器100消耗大量的功率。因此，需要改善准确度，减少部件数目并且减少电流比较器的功率消耗。

图2图示了根据本公开的另一方面的另一个示例性电流比较器200的示意图。总之，电流比较器200执行与电流比较器100基本相同的操作(例如，将输入电流信号I_sig与三个电流阈值I_TH1-I_TH3进行比较，并且基于比较生成输出信号)。然而，与在电流比较器100中使用三个电流路径相比，电流比较器200仅使用单个电流路径；因此，由于电流比较器100中可能存在复制电流不匹配，电流比较器200不太容易生成输出信号误差。附加地，因为在电流比较器200中仅存在单个电流路径，因此电流比较器200需要更少的部件并且消耗更少的功率。

特别地，电流比较器200包括与在高电压轨Vdd与低电压轨Vss之间的第一晶体管M1(例如，NMOSFET)、第二晶体管M2(例如，p沟道MOSFET或PMOSFET)以及阈值电流吸收器I_TH3串联耦合的阈值电流源I_TH1。电流比较器200进一步包括另一个阈值电流吸收器I_TH2，该阈值电流吸收器I_TH2被耦合在输入节点(位于第一晶体管M1与第二晶体管M2之间)与低电压轨Vss之间。类似于电流比较器100，阈值电流吸收器I_TH3吸收的电流大于阈值电流吸收器I_TH2吸收的电流，并且电流源I_TH1吸收的电流小于阈值电流吸收器I_TH2和I_TH3的电流吸收(例如，I_TH3＞I_TH2＞I_TH1)。输入电流信号I_sig被施加到在第一晶体管M1与第二晶体管M2之间的输入节点。尽管在图2中示出了输入电流I_sig流入电流比较器200，但是应当理解，输入电流I_sig可以流入和/或流出电流比较器200。

电流比较器200进一步包括比较器的集合CMP1-CMP3。比较器CMP1-CMP3均包括负极输入端子，负极输入端子被配置为接收阈值电压，阈值电压可以被设置为Vdd/2。比较器CMP1的正极端子被耦合到在阈值电流源I_TH1与第一晶体管M1之间的节点。比较器CMP2的正极端子被耦合到在第一晶体管M1与第二晶体管M2之间的输入节点。比较器CMP3的正极端子被耦合到在第二晶体管M2与阈值电流吸收器I_TH3之间的节点。比较器CMP3-CMP1被配置为分别地生成输出信号D3-D1的位。

附加地，电流比较器200包括反相器I，反相器I具有被耦合到第二比较器CMP2的输出的输入。反相器I包括被耦合到第一晶体管M1和第二晶体管M2的栅极的输出。

在操作中，如果电流信号I_sig低于第二阈值电流I_TH2，则在第二比较器CMP2的正极输入端子处的电压基本上为Vss，该电压低于施加到第二比较器CMP2的负极输入端子的阈值电压Vdd/2。因此，第二比较器CMP2输出D2为“0”或低逻辑电压(例如，基本上为Vss)。反相器I使“0”反相并且生成“1”或高逻辑电压(例如，基本上为Vdd)。由反相器I生成并且被施加到晶体管M1和M2的栅极的高逻辑电压导致晶体管M1接通并且晶体管M2关断。

图3A图示了当输入电流信号I_sig低于第二电流阈值I_TH2时，电流比较器200的示例性等效电路的示意图。当晶体管M2关断时，晶体管M2、阈值电流吸收器I_TH3以及第三比较器CMP3被有效地禁用；并且因此这些器件可以从等效电路被移除。附加地，由于晶体管M1接通，因此在等效电路中它可以被表示为将阈值电流源I_TH1直接地耦合到阈值电流吸收器I_TH2的短路。由于比较器CMP2以及反相器I的输出的状态是已知的，因此这些器件也可以从等效电路被移除。

因此，等效电路包括在高电压轨Vdd与低电压轨Vss之间与阈值电流吸收器I_TH2串联耦合的阈值电流源I_TH1。输入信号I_sig被施加到在阈值电流源I_TH1与阈值电流吸收器I_TH2之间的输入节点。第一比较器CMP1的正极输入端子被耦合到输入节点。第一比较器CMP1的负极输入端子接收阈值电压Vdd/2。

因此，如果施加以下关系，则第一比较器CMP1生成D1作为逻辑一(1)：

I_sig+I_TH1>I_TH2或者I_sig>I_TH2–I_TH1

否则，第一比较器CMP1生成D1作为逻辑零(0)。因此，当输入信号I_sig低于第二电流阈值I_TH2时，输出信号的状态D2和D3为逻辑零(0)，并且输出信号的状态D1取决于输入电流信号I_sig是否大于在电流阈值I_TH2与I_TH1之间的差异。

如果电流信号I_sig高于第二阈值电流I_TH2，则在第二比较器CMP2的正极输入端子处的电压基本上为Vdd，该电压高于施加到第二比较器CMP2的负极输入端子的阈值电压Vdd/2。因此，第二比较器CMP2输出D2为“1”或者高逻辑电压(例如，基本上为Vdd)。反相器I使“1”反相并且生成“0”或低逻辑电压(例如，基本上为Vss)。由反相器I生成并且施加到晶体管M1和M2的栅极的低逻辑电压导致晶体管M1关断并且晶体管M2接通。

图3B图示了当输入电流信号I_sig高于第二电流阈值I_TH2时电流比较器200的示例性等效电路的示意图。当晶体管M1关断时，晶体管M1、阈值电流源I_TH1以及第一比较器CMP1被有效地禁用；因此，这些器件可以从等效电路被移除。附加地，由于晶体管M2接通，因此在等效电路中它可以被表示为将输入节点直接地耦合到阈值电流吸收器I_TH3的短路。由于比较器CMP2以及反相器I的输出的状态是已知的，因此这些器件也可以从等效电路被移除。

因此，等效短路包括并联耦合在输入节点与低电压轨Vss之间的阈值电流吸收器I_TH2和I_TH3。输入信号I_sig被施加到输入节点。第三比较器CMP3的正极输入端子被耦合到输入节点。第三比较器CMP3的负极输入端子接收阈值电压Vdd/2。

因此，如果施加以下关系，则第三比较器CMP3生成D3作为逻辑一(1)：

I_sig＞I_TH2+I_TH3

否则，第三比较器CMP3生成D3作为逻辑零(0)。因此，当输入信号I_sig高于第二电流阈值I_TH2时，输出信号的状态D1和D2为逻辑一(1)，并且输出信号的状态D3取决于输入电流信号I_sig是否大于电流阈值I_TH2和I_TH3的总和。

再次参考图2，电流比较器200基于输入电流与电流阈值I_TH2的比较，将输入电流I_sig重定向到适当的比较器CMP1或CMP3。例如，如果确定输入电流I_sig低于第二阈值电流I_TH2，则第二比较器CMP2经由反相器I以及第一晶体管M1和第二晶体管M2，将输入电流引导至第一比较器CMP1，用于(当阻挡输入电流被施加到第三比较器CMP3时)将该输入电流与阈值电流I_TH2和I_TH1中的差异进行比较。类似地，如果确定输入电流I_sig高于第二阈值电流I_TH2，则第二比较器CMP2经由反相器I以及第一晶体管M1和第二晶体管M2将输入电流I_sig引导至第三比较器CMP3，用于(当阻挡输入电流被施加到第一比较器CMP1时)将该输入电流与阈值电流I_TH2和I_TH3的总和进行比较。

可以看出，电流比较器200具有单个电流路径，该电流路径可以基于输入电流I_sig与第二阈值电流I_TH2的比较的结果而被重新配置。由于不需要复制输入电流，因此这将导致更准确的比较，正如所讨论的，输入电流容易出错，并且输入电流I_sig被直接地用于执行所需的比较。此外，由于只有单个电流路径，因此与电流比较器100相比，电流比较器200包括更少的部件。因此，电流比较器200需要更少的集成电路覆盖区来实现，并且比电流比较器100消耗更少的功率。

尽管在以上示例中，将输入电流与三(3)个阈值进行比较，但是应当理解，实现上述概念的电流比较器可以适用于将输入电流与多于三(3)个的阈值进行比较。

图4图示了根据本公开的另一方面的示例性电压控制电路400的框图。在该示例中，电压控制电路400被配置为控制或调节用于功率放大器(PA)的电源电压。然而，应当理解，电压控制电路400可以被配置为控制或调节在特定节点处的任何电压。

上文讨论的电流比较器200可以被用在许多应用中，这些应用中的一个应用是控制用于功率放大器(PA)的电源电压Vs。更具体地，电流比较器200可以被用于控制用于PA的电源电压Vs，使得电源电压Vs基本上跟踪PA的输入信号或输出信号的包络，或者以任何期望的方式改变电源电压Vs。

特别地，电压控制电路400包括：功率放大器(PA)410(通常可以是任何负载)；控制器420；线性放大器430，包括输出电容器C以及具有与反馈电容器C_fb并联耦合的反馈电阻器R_fb的反馈网络；电流比较器440；解码器450；DC至DC转换器460，包括电感器L；以及天线470。在该示例中，电流比较器440可以被配置为类似于电流比较器200但是具有如下所述的一些修改。

输入电压信号V_in被施加到PA 410的输入。PA 410被配置为放大输入电压信号V_in以生成输出电压信号V_out。输出电压信号V_out被施加到天线470用于生成无线信号。PA 410被耦合在高电压轨与低电压轨Vss之间，高电压轨接收可变电源电压Vs。电压控制电路400的剩余的部件生成并且控制电源电压Vs，使得电源电压Vs可以基本上跟踪输入电压信号V_in的包络或者输出电压信号V_out的包络(例如，如果PA的增益基本上恒定)，或者以任何所需的方式变化。可以以改善PA 410的功率效率操作的方式来执行电源电压Vs的这种变化。

为了生成用于PA 410的电源电压Vs，例如，使用定向耦合器将输入电压信号V_in的采样V_is提供给控制器420。控制器420通过处理采样的信号V_is来确定输入电压信号V_in的包络。功率控制器420基于输入电压信号V_in的包络生成控制电压V_tgt/G，并且将控制电压V_tgt/G施加到线性放大器430的正极输入端子，其中V_tgt是用于电源电压Vs的目标电源电压、并且G是线性放大器430的增益。如本文进一步讨论的，控制器420还生成阈值控制信号th_set并且将阈值控制信号th_set发送到电流比较器440，以设置其电流阈值。线性放大器430基于在线性放大器430的负极输入处的反馈电压与控制电压V_tgt/G的比较来产生或吸收电流I_amp，以保持用于跟踪输入电压信号V_in的包络的PA 410的电源电压Vs。

电流I_amp的采样I_{amp_scaled}被施加到电流比较器440的输入。可以经由电流镜像从电流I_amp生成采样的电流I_{amp_scaled}，其中采样的电流I_{amp_scaled}与电流I_amp之比小于一(1)，以减少用于电压控制电路400的功率消耗。电流比较器440将采样的电流I_{amp_scaled}与低电流阈值I_{TH_N}和高电流阈值I_{TH_P}进行比较，并且生成包括位cmp_h、cmp_m以及cmp_l的输出信号。低电流阈值I_{TH_N}与高电流阈值I_{TH_P}是可编程的，由控制器420生成的阈值控制信号th_set设置。解码器450解码来自电流比较器440的输出的位cmp_h、cmp_m、cmp_l，并且生成用于DC至DC转换器460的控制信号etdrv<1:0>。如下文进一步详细讨论的，DC至DC转换器460可以被配置为降压转换器或开关模式电源(SMPS)，并且生成用于PA 410的大部分功率，基于控制信号etdrv<1:0>生成电压VSW。

图4B图示了根据本公开的另一方面的电流比较器440的示意图。电流比较器440类似于电流比较器200，不同之处在于阈值电流吸收器I_TH2被设置为零(0)电流；或者实际上，阈值电流吸收器I_TH2在电流比较器440中不存在。在将中间阈值电流I_TH2设置为零(0)的情况下，电流比较器440将采样的放大器电流I_{amp_scaled}与正极阈值电流I_{TH_P}和负极阈值电流I_{TH_N}进行比较。

特别地，电流比较器440包括阈值电流源I_{TH_N}、第一晶体管M1(例如，NMOSFET)、第二晶体管M2(例如，PMOSFET)以及阈值电流吸收器I_{TH_P}，所有器件都串联耦合在高电压轨Vdd与低电压轨Vss之间。电流比较器440进一步包括比较器的集合CMP1-CMP3，每个比较器包括被配置为接收阈值电压的负极输入端子，该阈值电压被设置为Vdd/2。

第一比较器CMP1包括正极输入端子，该正极输入端子被耦合到在阈值电流源I_{TH_N}与第一晶体管M1之间的节点。第二比较器CMP2包括正极输入端子，该正极输入端子被耦合在到第一晶体管M1与第二晶体管M2之间的输入节点，采样的放大器电流I_{amp_scaled}被施加到该节点处。第三比较器CMP3包括正极输入端子，该正极输入端子被耦合到在第二晶体管M2与阈值电流吸收器I_{TH_P}之间的节点。第一比较器CMP1、第二比较器CMP2和第三比较器CMP3分别地生成电流比较器440的输出信号的位cmp_l、cmp_m和cmp_h。

电流比较器440进一步包括反相器I，反相器I包括输入以及输出，输入被耦合到第二比较器CMP2的输出，输出被耦合到晶体管M1和晶体管M2的栅极。

在操作中，如果采样的放大器电流I_{amp_scaled}为负(从电流比较器440流出)，则第二比较器CMP2生成cmp_m作为逻辑零(0)(例如，基本上为Vss)，逻辑零被施加到反相器I的输入。反相器I使逻辑零(0)反相以生成逻辑一(1)(例如，基本上为Vdd)，逻辑一被施加到晶体管M1和M2的栅极。结果，晶体管M1接通并且晶体管M2关断。因此，由第一比较器CMP1执行的比较是采样的放大器电流I_{amp_scaled}是否比电流阈值I_{TH_N}更负。如果采样的放大器电流I_{amp_scaled}比电流阈值I_{TH_N}更负，则第一比较器CMP1生成cmp_l为逻辑零(0)。如果采样的放大器电流I_{amp_scaled}比电流阈值I_{TH_N}弱负，则第一比较器CMP1生成cmp_l为逻辑一(1)。

如果采样的放大器电流I_{amp_scaled}为正(流入电流比较器440)，则第二比较器CMP2生成cmp_m作为逻辑一(1)(例如，基本上为Vdd)，逻辑一被施加到反相器I的输入。反相器I使逻辑一(1)反相以生成逻辑零(0)(例如，基本上为Vss)，逻辑零被施加到晶体管M1和M2的栅极。结果，晶体管M1关断并且晶体管M2接通。因此，由第三比较器CMP3执行的比较是采样的放大器电流I_{amp_scaled}是否比电流阈值I_{TH_P}更正。如果采样的放大器电流I_{amp_scaled}小于电流阈值I_{TH_P}，则第三比较器CMP3生成cmp_h为逻辑零(0)。如果采样的放大器电流I_{amp_scaled}大于电流阈值ITH_P，则第三比较器CMP3生成cmp_h为逻辑一(1)。

图4C图示了根据本公开的另一方面的用于将电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)映射到解码器450的输出信号(etdrv<1>和etdrv<0>)到DC至DC转换器460的输出电压VSW的表。

如指示的，当电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)为000时，意味着放大器430正在吸收超过吸收阈值(对应于I_{TH_N})的电流，解码器450生成其输出信号(etdrv<1:0>)为00，以指令DC至DC转换器460以零(0)伏生成其输出电压VSW。当电源电压Vs明显高于目标电源电压V_tgt并且线性放大器430正在吸收超过吸收电流阈值的电流并且电压VSW为零(0)伏时，发生这种情况，使得由DC至DC转换器460向PA 410提供的电流正在减小，这两个动作共同工作以减小电源电压Vs。

当电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)从000改变状态为001时，意味着放大器430正在吸收电流但是不超过吸收阈值，并且吸收电流正在减小，解码器450保持其输出信号(etdrv<1:0>)为00，以继续指令DC至DC转换器460以零(0)伏生成其输出电压VSW。再次，当电源电压Vs高于目标电源电压V_tgt并且放大器430和DC至DC转换器460两者共同工作以进一步减小电源电压Vs时发生这种情况。

当电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)从001改变状态为011时，意味着放大器430已经停止吸收电流并且正在提供电流，解码器450生成其输出信号(etdrv<1:0>)为01，以指令DC至DC转换器460以基本上为电池电压VBAT的电压生成输出电压VSW。当电源电压Vs小于目标电源电压V_tgt时发生这种情况。电压VSW被带到VBAT，使得由DC至DC转换器460提供给PA 410的电流没有快速地减小(它可以增加或可以不增加)。这将降低放大器430必须提供电流的速率。两种动作共同工作以降低相对于目标电源电压V_tgt的电源电压Vs中的误差。

当电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)从011改变状态为111时，意味着放大器430正在提供超过供电阈值的电流，解码器450生成其输出信号(etdrv<1:0>)为11，以指令DC至DC转换器460以高于电池电压VBAT的辅助电压VAUX生成其输出电压VSW。当电源电压VS显著低于目标电源电压V_tgt并且线性放大器430正在提供超过供电电流阈值的电流、并且电压VSW为VAUX时发生这种情况，使得由DC至DC转换器460提供给PA 410的电流正在增加，两种动作共同工作以增加电源电压Vs。

当电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)从111改变状态为011时，意味着放大器430正在提供电流但是不超过供电阈值，并且供电电流正在减小，解码器450保持其输出信号(etdrv<1:0>)为11，以指令DC至DC转换器460保持其输出电压VSW为VAUX。当电源电压Vs低于目标电源电压V_tgt但是正在增加，并且线性放大器430正在提供电流并且电压VSW为VAUX时发生这种情况，使得由DC至DC转换器460提供给PA 410的电流正在增加，两种动作共同工作以增加电源电压Vs。

当电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)从011改变状态为001时，意味着放大器430已经停止提供电流并且正在吸收电流，解码器450生成其输出信号(etdrv<1:0>)为01，以指令DC至DC转换器以VBAT生成其输出电压VSW。当电源电压Vs大于目标电源电压V_tgt时发生这种情况。电压VSW被带到VBAT，使得由DC至DC转换器460提供给PA 410的电流没有快速地增加(它可以减小或可以不减小)。这将降低放大器430必须吸收电流的速率。两种动作共同工作以降低在相对于目标电源电压V_tgt的电源电压Vs中的误差。

当电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)从001改变状态为000时，意味着放大器430正在吸收超过吸收阈值的电流，解码器450生成其输出信号(etdrv<1:0>)为00，以指令DC至DC转换器460以0V生成其输出电压VSW。该过程继续重复。

图4D图示了根据本公开的另一方面的将解码器450的输出etdrv<1:0>映射到DC至DC转换器460的输出电压VSW的另一个表。该表仅总结了以上关于将解码器450的输出映射到DC至DC转换器460的输出电压VSW的描述。也就是说，当解码器450生成etdrv<1:0>为00时，这指令DC至DC转换器460以0V生成其输出电压VSW。当解码器450生成etdrv<1:0>为01时，这指令DC至DC转换器460以VBAT生成其输出电压VSW。当解码器450生成etdrv<1:0>为11时，这指令DC至DC转换器460生成以VAUX其输出电压VSW。

图4E图示了根据本公开的另一方面的相对于与电压控制电路400的操作相关联的上述各种信号对时间的曲线图。曲线图的顶部部分图示了相对于正电流阈值I_{TH_P}和负电流阈值I_{TH_N}的采样的放大器电流I_{amp_scaled}的变化。如以上讨论的，当采样的放大器电流I_{amp_scaled}大于0或为正时，放大器430正在将电流I_amp提供给PA 410的高电压轨。当采样的放大器电流I_{amp_scaled}小于0或为负时，放大器430正在将电流I_amp从PA 410的高电压轨吸收开。

来自曲线图的顶部的第二部分图示了电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)的状态。如所讨论的，当电流比较器440的输出信号为000时，放大器430正在吸收超过吸收阈值(I_{TH_N})的电流。这在曲线图的第一列和第七列中指示。当电流比较器440的输出信号为001时，放大器430正在吸收不超过吸收阈值(I_{TH_N})的电流。这在曲线图的第二列和第六列中指示。当电流比较器440的输出信号为011时，放大器430正在提供不超过供电阈值(I_{TH_P})的电流。这在曲线图的第三列和第五列中指示。并且，当电流比较器440的输出信号为111时，放大器430正在提供超过供电阈值(I_{TH_P})的电流。这在曲线图的第四列中指示。

曲线图的底部部分图示了解码器450的输出信号etdrv<1:0>以及DC至DC转换器460的对应的输出电压VSW的状态。如所讨论的，如在曲线图的第一列和第七列中指示的，当放大器430正在吸收超过吸收阈值(I_{TH_N})的电流时，解码器450的输出信号etdrv<1:0>为00，以指令DC至DC转换器460以0V生成其输出电压VSW。附加地，如在曲线图的第二列中指示的，当放大器430正在吸收不超过吸收阈值(I_{TH_N})的电流并且吸收电流正在减小时，解码器450的输出信号etdrv<1:0>也为00，以指示DC至DC转换器460将其输出电压VSW保持在0V处。

如在曲线图的第三列中指示的，当放大器430正在提供不超过供电阈值(I_{TH_P})的电流并且供电电流正在增加时，解码器450的输出信号etdrv<1:0>为01，以指令DC至DC转换器460将其输出电压VSW保持在VBAT处。如在曲线图的第四列中指示的，当放大器430正在提供超过供电阈值(I_{TH_P})的电流时，解码器450的输出信号etdrv<1:0>为11，以指令DC至DC转换器460以VAUX生成其输出电压VSW。如在曲线图的第五列中指示的，当放大器430正在提供不超过供电阈值(I_{TH_P})的电流并且供电电流正在减小时，解码器450的输出信号etdrv<1:0>为11，以指令DC至DC转换器460将其输出电压VSW保持在VAUX处。如在曲线图的第六列中指示的，当放大器430正在吸收不超过吸收阈值(I_{TH_N})的电流并且吸收电流正在增加时，解码器450的输出信号etdrv<1:0>为01，以指示DC至DC转换器460以VBAT生成其输出电压VSW。

图4F图示了根据本公开的另一方面的与电压控制电路400相关联的各种信号的状态图。状态图还总结了上文讨论的操作。每个状态(用椭圆表示)包括三个垂竖直堆叠的参数。顶部参数是电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)。中间参数是解码器450的输出信号etdrv<1:0>。并且，底部参数是DC至DC转换器460的输出电压VSW。

第一(最左侧的椭圆)状态涉及放大器430正在吸收超过吸收阈值(I_{TH_N})的电流的时间段。在这种状态下，电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)为000，解码器450的输出信号etdrv<1:0>为00，并且DC至DC转换器460的输出电压VSW为0V。从该状态，电压控制电路400进入放大器430正在吸收不超过吸收阈值(I_{TH_N})的电流并且吸收电流正在减小的状态(左上椭圆)。在这种状态下，电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)为001，解码器450的输出信号etdrv<1:0>仍为00，并且DC至DC转换器460的输出电压VSW仍为0V。

从该状态开始，电压控制电路400进入放大器430正在提供不超过供电阈值(I_{TH_P})的电流并且供电电流正在增加的状态(右上椭圆)。在这种状态下，电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)为011，解码器450的输出信号etdrv<1:0>为01，并且DC至DC转换器460的输出电压VSW现在为VBAT。从该状态开始，电压控制电路400进入放大器430正在提供超过供电阈值(I_{TH_P})的电流的状态(最右侧的椭圆)。在这种状态下，电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)为111，解码器450的输出信号etdrv<1:0>为11，并且DC至DC转换器460的输出电压VSW现在为VAUX。

从该状态开始，电压控制电路400进入放大器430正在提供不超过供电阈值(I_{TH_P})的电流并且供电电流正在减小的状态(右下椭圆)。在这种状态下，电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)为011，解码器450的输出信号etdrv<1:0>仍为11，并且DC至DC转换器460的输出电压VSW仍为VAUX。从该状态开始，电压控制电路400进入放大器430正在吸收不超过吸收阈值(I_{TH_N})的电流并且吸收电流正在减小的状态(左下椭圆)。在这种状态下，电流比较器440的输出信号(cmp_h、cmp_m、cmp_l)为001，解码器450的输出信号etdrv<1:0>为01，并且DC至DC转换器460的输出电压VSW现在为VBAT。从该状态开始，电压控制电路400进入第一(最左侧椭圆)状态并且重复该过程。

通过改变基于输入电压信号V_in的控制电压V_tgt/G，控制器420能够改变用于PA 410的电源电压Vs，以跟踪输入电压信号V_in或输出电压信号V_out的包络，或者以任何期望的方式改变电源电压Vs。

控制器420可以经由阈值控制信号th_set对正电流阈值I_{TH_P}和负电流阈值I_{TH_N}进行编程。控制器420可以将正电流阈值I_{TH_P}和负电流阈值I_{TH_N}设置为相距较远，使得由DC至DC转换器460生成的电流缓慢地倾斜，以损失功率效率为代价降低电源电压Vs中的噪声。相反，控制器420可以将正电流阈值I_{TH_P}和负电流阈值I_{TH_N}设置为彼此相对接近，使得由DC至DC转换器460生成的电流倾斜较快，以在增加电源电压Vs中的噪声时改善功率效率。因此，可以将阈值控制信号th_set设置为在电源电压Vs中的功率效率与噪声之间实现期望的折衷。

图5图示了根据本公开的另一方面的将输入电流(例如，第一电流)与电流阈值的集合(例如，第二电流和第三电流)进行比较的示例性方法500的流程图。

方法500包括基于第一电流与至少第二电流的比较生成第一输出信号(框510)。用于基于第一电流与至少第二电流的比较生成第一输出信号的装置的示例包括电流比较器200或440的比较器CMP1。

方法500进一步包括基于第一电流与至少第三电流的比较生成第二输出信号(框520)。用于基于第一电流与至少第三电流的比较生成第二输出信号的装置的示例包括电流比较器200或440的比较器CMP3。

方法500进一步包括当禁用第一电流与至少第三电流的比较时使能第一电流与至少第二电流的比较(框530)。用于当禁用用于将第一电流与至少第三电流进行比较的装置时使能用于将第一电流与至少第二电流进行比较的装置的示例包括比较器CMP2、反相器I，以及被配置为接通的晶体管M1和被配置为关断的晶体管M2。

或者，方法500包括当禁用第一电流与至少第二电流的比较时使能第一电流与至少第三电流的比较(框540)。用于当禁用用于将第一电流与至少第二电流进行比较的装置时使能用于将第一电流与至少第三电流进行比较的装置的示例包括比较器CMP2、反相器I，以及被配置为关断的晶体管M1和被配置为接通的晶体管M2。

提供本公开的先前描述以使本领域的任何技术人员能够制造或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以被施加到其它变型。因此，本公开不旨在限制于本文描述的示例，而是与符合本文公开的原理和新颖性特征的最宽范围相一致。