具体实施方式

接下来，将参考附图描述用于实现本公开的方面(在下文中，称为实施方案)。在下面要参考的附图中，相同或相似的附图标记表示相同或相似的部件。然而，附图是示意性的，并且每个部分的尺寸比等并不总是与实际的匹配。此外，不必说附图可以包括具有不同尺寸关系和比例的部分。此外，将按以下顺序描述实施方案。

1.第一实施方案

2.第二实施方案

3.第三实施方案

4.第四实施方案

5.第五实施方案

<1.第一实施方案>

[发射器的配置]

图1是说明根据本公开的实施方案的发射器的配置示例的示图。图中的发射器1包括锁相环路(PLL)20、占空比校正电路10、功率放大器30、匹配网络40和发射天线50。将以此发射器1为例描述占空比校正电路10的配置。注意，PLL 20和占空比校正电路10形成信号产生电路。

PLL 20是产生时钟信号的电路。该PLL 20具有内置振荡器电路，并产生期望频率和相位的时钟信号(方波)。时钟信号经由信号线21输入到占空比校正电路10。注意，PLL 20是在权利要求中描述的振荡器电路的示例。时钟信号是在权利要求中描述的信号的示例。

占空比校正电路10是将从PLL 20输出的时钟信号的占空比校正为50％的电路。当时钟信号的占空比不为50％时，从发射天线50发射具有二次失真的无线电波，并且减小了干扰余量。因此，占空比校正电路10被设置为将占空比校正为50％。占空比已经被校正的时钟信号经由信号线11输出到功率放大器30。

功率放大器30是放大占空比已被校正的时钟信号的放大器。D类放大器可以用作这些功率放大器30。在图中所示的发射器1中，多个功率放大器30并联连接以提高发射功率。

匹配网络40是在功率放大器30和发射天线50之间执行阻抗匹配的电路。图中的匹配网络40被配置为π型滤波器，并允许放大后的时钟信号的基波通过。

发射天线50是发射来自匹配网络40的时钟信号的基波的天线。

[占空比校正电路的配置]

图2是说明根据本公开的第一实施方案的占空比校正电路的配置示例的示图。图中的占空比校正电路10包括误差放大器101、偏置电路103、反相缓冲器104至106、MOS晶体管111至114、电容器121、电阻124、低通滤波器140和调整单元150。注意，作为MOS晶体管111和112，可以使用p沟道MOS晶体管。作为MOS晶体管113和114，可以使用n沟道MOS晶体管。用于供电的电源线Vdd布线在图中的占空比校正电路10中。

信号线21连接到MOS晶体管112的栅极和MOS晶体管113的栅极。MOS晶体管112的漏极连接到MOS晶体管113的漏极、反相缓冲器104的输入端和电容器121的一端。电容器121的另一端接地。MOS晶体管112的源极连接到MOS晶体管111的漏极，MOS晶体管111的源极连接到电源线Vdd。MOS晶体管111的栅极连接到信号线13。调整单元150的输出端、误差放大器101的输出端、电阻124的一端还连接到信号线13。电阻124的另一端接地。MOS晶体管113的源极连接MOS晶体管114的漏极，且MOS晶体管114的源极接地。MOS晶体管114的栅极连接到偏置电路103。

反相缓冲器104的输出端连接到反相缓冲器105的输入端和低通滤波器140的输入端。反相缓冲器105的输出端连接到反相缓冲器106的输入端，且反相缓冲器106的输出端连接到信号线11。低通滤波器140的输出端连接到误差放大器101的反相输入端。误差放大器101的非反相输入端连接到信号线19。注意，由参考信号产生单元(未示出)产生的参考信号被输入到信号线19。

偏置电路103是包括电压源并向MOS晶体管114的栅极提供预定偏置电压的电路。

MOS晶体管112和113形成反相缓冲器110。反相缓冲器110将经由信号线21输入的时钟信号的逻辑反相并输出至信号线12。MOS晶体管114连接到MOS晶体管113的源极。如上所述，偏置电路103向MOS晶体管114的栅极施加偏置电压，MOS晶体管114连接在MOS晶体管113的源极和地之间。因此，MOS晶体管114用作向MOS晶体管113提供宿侧电源电流的恒流电源单元。注意，MOS晶体管114是权利要求中所述的宿恒流电源单元的示例。

MOS晶体管111连接在电源线Vdd和MOS晶体管112的漏极之间，并将源侧电源电流提供给MOS晶体管112。误差放大器101的输出端经由信号线13连接到MOS晶体管111的栅极。因此，MOS晶体管111将对应于误差放大器101的输出端的源侧电源电流，提供给MOS晶体管112。注意，MOS晶体管111是权利要求中描述的源恒流电源单元的示例。

电容器121是调整由反相缓冲器110反相的时钟信号的上升时间和下降时间的电容器。如上所述，MOS晶体管111和114连接到反相缓冲器110以在源侧和宿侧提供电源电流。基于源侧和宿侧的这些电源电流，连接到反相缓冲器110的输出端的电容器121，由输出源电流和输出宿电流进行充电和放电。因此，反相缓冲器110的输出时钟信号变为具有斜坡上升沿和斜坡下降沿的信号。以此方式，MOS晶体管111和114以及电容器121调整被反相时钟信号的上升时间和下降时间。

反相缓冲器104对反相缓冲器110的输出时钟信号的逻辑进行反相，并且对波形进行整形。如上所述，反相缓冲器110的输出时钟信号变为具有斜坡上升沿和斜坡下降沿的信号。反相缓冲器104将该时钟信号整形为具有陡斜坡上升沿和陡斜坡下降沿的信号。整形后的时钟信号经由串联的反相缓冲器105和106输出至信号线11。此外，由反相缓冲器104整形的时钟信号也被输入到低通滤波器140。

低通滤波器140是提取由反相缓冲器104整形的时钟信号的低频分量的滤波器。低通滤波器140包括串联连接的电阻器141和电容器142，截止时钟信号的高频分量，并允许低频分量通过。通过将低通滤波器140的截止频率设置得足够低，可以根据时钟信号的占空比来提取信号。当时钟信号的占空比为50％时，从低通滤波器140的输出端输出具有大约电源电压(Vdd)的1/2电压的信号。当时钟信号的占空比超过50％时，输出电压高于Vdd的1/2的信号，且当时钟信号的占空比低于50％时，输出电压低于Vdd的1/2的信号。低通滤波器140的输出信号经由信号线14输入到误差放大器101的反相输入端。

误差放大器101调整被反相时钟信号的占空比。误差放大器101基于从低通滤波器140输入的时钟信号的低频分量与经由信号线19输入的参考信号之间的差值，来控制反相缓冲器110的输出源电流和输出宿电流中的至少一项。因此，改变被反相时钟信号的上升沿和下降沿中的至少一项，并且调整被反相时钟信号的占空比。图中的误差放大器101包括跨导放大器。该跨导放大器是根据施加到反相输入端和非反相输入端的电压之间的差值而输出电流的放大器。图中的误差放大器101放大已施加到反相输入端和非反相输入端的电压之间的差值，将该差值转换为电流，并输出该电流。当误差放大器101的反相输入端的电压高于非反相输入端的电压时，宿侧电流从误差放大器101流出，且当误差放大器101的反相输入端的电压低于非反相输入端的电压时，源侧电流从放大器101流出。

误差放大器101的输出电流通过电阻124转换为电压。通过转换获得的误差放大器101的输出电压，经由信号线13施加到MOS晶体管111的栅极。因此，将与参考信号和时钟信号的低频分量之间的差值相对应的电压，施加到MOS晶体管111的栅极，作为控制信号。由MOS晶体管111提供的源侧电源电流被作为误差放大器101的输出的控制信号进行控制。这样，通过经由低通滤波器140将反相缓冲器110的输出时钟信号反馈到误差放大器101的输入端，可以改变反相缓冲器110的输出时钟信号的占空比，从而可以校正输出时钟信号。注意，由于MOS晶体管111是p沟道MOS晶体管并且MOS晶体管111的栅极被电阻124下拉，因此误差放大器101将源侧的电流提供给信号线13，以控制MOS晶体管111的源侧电源电流。占空比校正的细节将在后面描述。

调整单元150调整误差放大器101对反相缓冲器110的控制。调整单元150调整从误差放大器101输出的控制信号。具体地，调整单元150向信号线13输出电流(调整信号)。由于该调整信号流过电阻124，所以调整信号叠加在误差放大器101的控制信号上，被转换为电压，并施加到MOS晶体管111的栅极。调整单元150的调整可以基于例如电源电压Vdd的变化来执行。当电源电压Vdd改变并且然后MOS晶体管111的漏极-源极电压Vds改变时，占空比的变化效率改变并且反馈控制系统的环路增益改变。在这种情况下，调整单元150输出消除MOS晶体管111的漏极-源极电压Vds改变的调整信号，从而可以降低占空比的变化效率的改变。由此，能够稳定误差放大器101等的反馈控制系统。

[调整单元的配置]

图3是说明根据本公开的第一实施方案的调整单元的配置示例的示图。该图是示出调整单元150的配置示例的电路示图。图中的调整单元150包括MOS晶体管151、152和电阻155。作为MOS晶体管151和152，可以使用p沟道MOS晶体管。

MOS晶体管151和152的源极共同连接到电源线Vdd。MOS晶体管151的栅极连接到MOS晶体管151的漏极、MOS晶体管152的栅极、和电阻155的一端。电阻155的另一端接地。MOS晶体管152的漏极与信号线13连接。

MOS晶体管151、152构成电流镜电路。根据电源电压Vdd和电阻155的电流流过MOS晶体管151。流过MOS晶体管151的电流由MOS晶体管152镜像并输出到信号线13。当电源电压Vdd改变时，MOS晶体管151的电流也改变，并且由MOS晶体管152输出到信号线13的电流也改变。此外，即使当例如布置在占空比校正电路10中的MOS晶体管的阈值等，由于包括在占空比校正电路10中的半导体元件的制造工艺的变化而改变时，MOS晶体管151的电流和由MOS晶体管152输出到信号线13的电流也改变。

此外，当布置在占空比校正电路10中的MOS晶体管的阈值等由于例如环境温度的变化而改变时，MOS晶体管151的电流和由MOS晶体管152输出到信号线13的电流也类似地改变。这样，调整单元150可以根据电源线Vdd、制造工艺的变化、温度变化等，将电流作为调整信号输出到信号线13。注意，当电源电压Vdd为低时，不需要电阻155。

[占空比校正]

图4是说明根据本公开的第一实施方案的占空比的校正示例的示图。该图说明了如何调整输入时钟信号的占空比。在图中，占空比校正电路输入表示从信号线21输入的时钟信号。反相缓冲器输出表示反相缓冲器110输出到信号线12的输出时钟信号。占空比校正电路输出表示具有已被校正的占空比并且被输出到信号线11的时钟信号。此外，图中的虚线表示0V(地电位)。点线表示反相缓冲器104的阈值。该阈值大约是电源电压Vdd的1/2。此外，图中的a、b和c分别表示输入时钟信号的占空比为50％、低于50％和高于50％的情况。

在图的a中，具有50％的占空比的时钟信号由反相缓冲器110反相，并由电容器121转换成在上升沿和下降沿类似斜坡形状变化的波形。由于时钟信号的占空比为50％，所以从反相缓冲器110输出的时钟信号具有在上升时间和下降时间相同的波形。此后，反相缓冲器104再次反相时钟信号以成形上升沿和下降沿。此时，将来自误差放大器101的输出端的源侧电流(控制信号)和来自调整单元150的源侧电流(调整信号)输出到信号线13，并且将MOS晶体管111的栅极偏置到基于这些源侧电流的电压。由于该偏置电压，将具有与MOS晶体管114的宿侧电源电流相同的绝对值的源侧电源电流从MOS晶体管111提供给反相缓冲器110。这样，执行稳定状态下的反馈控制。

在图的b中，时钟信号的占空比低于50％。因此，降低了低通滤波器140的输出电压。因此，误差放大器101的输出源电流增大，使得MOS晶体管111的栅极电压增大。因此，MOS晶体管111的源侧电源电流减小，使得反相缓冲器110的输出时钟信号的上升时间变得更长。由于反相缓冲器110的输出时钟信号的下降时间与在时钟信号的占空比为50％的情况下的下降时间相同，因此扩展了在由反相缓冲器104整形波形之后时钟信号的逻辑为“1”的时间段，从而将占空比调整为50％。

在图的c中，时钟信号的占空比高于50％。因此，低通滤波器140的输出电压增加。因此，误差放大器101的输出源电流减小，使得MOS晶体管111的栅极电压减小。因此，MOS晶体管111的源侧电源电流增加，使得反相缓冲器110的输出时钟信号的上升时间变得更短。因此减小在由反相缓冲器104整形波形之后时钟信号的逻辑为“1”的时间段，从而将占空比调整为50％。

[控制信号的调整]

图5是说明根据本公开的第一实施方案的控制信号的调整示例的示图。该图说明了由调整单元150对误差放大器101的控制信号的调整。图中的横轴表示误差放大器101的反相输入端和非反相输入端之间的差值。当反相输入端和非反相输入端的电压相同时，差值为值“0”，当反相输入端高于非反相输入端时，差值为正值。图中的纵轴表示MOS晶体管111的栅极电压。

在图中，虚线图形304表示在反馈控制停止的状态下误差放大器101的输入差值与MOS晶体管111的栅极电压之间的关系。当误差放大器101的反相输入端的电压低于非反相输入端的电压时，输出与误差放大器101的输入之间的差值相对应的源侧电流，并且将栅极电压施加到MOS晶体管111。当误差放大器101的反相输入端的电压变得高于非反相输入端的电压时，误差放大器101在宿侧电流的输出方向上操作。然而，由于电阻124的未连接到信号线13的端子接地，因此宿侧电流不流动，并且MOS晶体管111的栅极电压变为0V。

实线图形301表示当参照图4的a描述的反馈控制系统处于稳定状态时，误差放大器101的输入差值和MOS晶体管111的栅极电压之间的关系。图形301具有在正栅极电压的方向上相对于图形304偏移的形状。长点划线图形303是当在调整单元150中存在许多调整信号时的曲线图。例如，当电源电压Vdd增加时，调整单元150增加调整信号。因此，图形301向图形303移动，并且栅极电压通常变得更高。因此，补偿了MOS晶体管111的源侧电源电流的增加，并且减小了反馈控制系统的环路增益的变化。

另一方面，当电源电压Vdd降低时，调整单元150的调整信号降低。因此，图形301偏移到长双点划线图形302以使得栅极电压通常较低。因此，补偿了MOS晶体管111的源侧电源电流的减小，并且减小了反馈控制系统的环路增益的变化。

注意，即使当MOS晶体管的阈值等由于制造工艺的变化而改变时，调整单元150也调整误差放大器101的控制信号。可以减小反馈控制系统的环路增益的变化。

如上所述，本公开的第一实施方案的占空比校正电路10使用调整单元150的调整信号来调整误差放大器101的控制信号。因此，即使当电源电压Vdd改变时，也可以将时钟信号的占空比校正为50％。

<2.第二实施方案>

上述第一实施方案的占空比校正电路10通过布置误差放大器101并执行反馈控制，来将时钟信号的占空比校正为50％。另一方面，本公开的第二实施方案的占空比校正电路10调整误差放大器101的偏移，并且在这一点上与上述第一实施方案不同。

[占空比校正电路的配置]

图6是说明根据本公开的第二实施方案的占空比校正电路的配置示例的示图。图中的占空比校正电路10进一步包括偏移调整单元160，在该点上与参考图2描述的占空比校正电路10不同。

图中的偏移量调整单元160将误差放大器101的偏移量调整为近似“0”。为了降低发射器1的功耗，可以降低占空比校正电路10等的电源电压Vdd。例如，当电源电压Vdd被设置为1V以下的低电压时，相对于误差放大器101的输出的可允许偏移误差被减小。因此，通过消除误差放大器101的偏移，可以减小偏移误差的影响。

[偏移调整单元的配置]

图7是说明根据本公开的第二实施方案的偏移调整单元的配置示例的示图。图中的偏移调整单元160包括误差放大器161、开关162至164、以及电容器165。

开关163连接在信号线14和误差放大器101的反相输入端之间。开关164连接在误差放大器101的反相输入端和非反相输入端之间。误差放大器161的非反相输入端与信号线19连接，误差放大器161的反相输入端经由开关162与误差放大器161的输出端连接。此外，误差放大器161的输出端还连接到信号线13。电容器165连接在误差放大器161的反相输入端和地之间。

电容器165是保持与误差放大器101和161的偏移相对应的电压的电容器。误差放大器161通过将基于保持在电容器165中的电压的电流输出到信号线13，来调整误差放大器101的偏移。

偏移调整单元160在由控制电路(未示出)在偏移校正时间段和正常操作时间段之间切换的同时操作。在正常操作时间段期间，开关162、164处于非导通状态，而开关163处于导通状态。因此，低通滤波器140的输出被施加到误差放大器101的反相输入端，并且基于与参考信号之差的电流被输出。在偏移校正时间段期间，开关163处于非导通状态，而开关162、164处于导通状态。因此，参考信号被输入到误差放大器101的反相输入端和非反相输入端以及误差放大器161的非反相输入端。基于其自身偏移的电流被输出到误差放大器101的输出端，并且该电流经由开关162被施加到误差放大器161的反相输入端并且对电容器165充电。因此，电容器165保持基于误差放大器101的偏移的电压。此时，基于误差放大器161的偏移的电压也类似地保持在电容器165中。

接下来，当操作转变到正常操作时间段时，误差放大器161输出基于保持在电容器165中的偏移电压的电流。由于误差放大器161的输出电流叠加在误差放大器101的输出电流上，因此可以消除误差放大器101的偏移。

除了上述部分之外，占空比校正电路10的配置与在本公开的第一实施方案中描述的占空比校正电路10的配置类似。因此，将不提供对其的描述。

如上所述，本公开的第二实施方案的占空比校正电路10可以通过设置偏移调整单元160，来调整误差放大器101的偏移。因此，即使当电源电压Vdd为低时，也可以减小占空比校正的误差。

<3.第三实施方案]

上述第一实施方案的占空比校正电路10控制MOS晶体管111的源侧电源电流。另一方面，本公开的第三实施方案的占空比校正电路10还控制MOS晶体管114的宿侧电源电流，并且在这一点上与上述第一实施方案不同。

[占空比校正电路的配置]

图8是说明根据本公开的第三实施方案的占空比校正电路的配置示例的示图。图中的占空比校正电路10还包括误差放大器102和电阻125、调整单元170而不是调整单元150，并且移除偏置电路103，因此在这一点上与参考图2描述的占空比校正电路10不同。

误差放大器102的反相输入端与信号线14连接，而误差放大器102的非反相输入端与信号线19连接。误差放大器102的输出端连接到信号线15。该信号线15还连接到MOS晶体管114的栅极和电阻125的一端。电阻125的另一端连接到电源线Vdd。调整单元170具有两个输出端，分别连接到信号线13和15。除了上述部分之外，布线与图2中的占空比校正电路10的布线类似，因此将不提供对其的描述。

误差放大器102的输出端经由信号线15连接到MOS晶体管114的栅极。因此，MOS晶体管114将与误差放大器102的输出端对应的宿侧电源电流提供给MOS晶体管113。注意，MOS晶体管114是权利要求中所述的宿恒流电源单元的示例。误差放大器101是权利要求中所述的源侧误差放大器的示例。误差放大器102是权利要求中所述的宿侧误差放大器的示例。

误差放大器102包括类似于误差放大器101的跨导放大器，并且基于从低通滤波器140输入的时钟信号的低频分量与经由信号线19输入的参考信号之间的差值，来控制反相缓冲器110的输出宿电流。因此，误差放大器102通过改变由反相缓冲器110反相的时钟信号的下降沿来调整时钟信号的占空比。误差放大器102的输出电流由电阻125转换为电压并施加到MOS晶体管114的栅极。即，将与参考信号和时钟信号的低频分量之间的差值相对应的电压作为控制信号，施加到MOS晶体管114的栅极。注意MOS晶体管114是n沟道MOS晶体管且MOS晶体管114的栅极由电阻125上拉，并且因此误差放大器102将宿侧电流供应到信号线15以控制MOS晶体管114的宿侧电源电流。

调整单元170调整误差放大器101、102对反相缓冲器110的控制。调整单元170同时调整从误差放大器101和102输出的控制信号。具体地，调整单元170将调整信号分别输出到信号线13和15。

[调整单元的配置]

图9是说明根据本公开的第三实施方案的调整单元的配置示例的示图。图中的调整单元170进一步包括MOS晶体管153和154，在这一点上与参照图3描述的调整单元150不同。作为MOS晶体管153和154，可以使用n沟道MOS晶体管。

电阻155连接在MOS晶体管151的漏极与MOS晶体管153的漏极之间。MOS晶体管153的漏极进一步连接到MOS晶体管153的栅极和MOS晶体管154的栅极。MOS晶体管153的源极和MOS晶体管154的源极都接地。MOS晶体管154的漏极与信号线15连接。除了上述部分之外，布线与图3中的调整单元150的布线类似，因此将不提供对其的描述。

MOS晶体管153、154构成电流镜电路。根据电源电压Vdd和电阻155的电流流过MOS晶体管153。流过MOS晶体管153的电流由MOS晶体管154镜像并输出到信号线15。调整单元170将源侧电流和宿侧电流作为调整信号分别输出到信号线13和15。

[控制信号的调整]

图10是说明根据本公开的第三实施方案的控制信号的调整示例的示图。该图说明了由调整单元170对误差放大器101和102的控制信号的调整。对于与图5相同的曲线图，给出相同的参考符号。

图中的虚线图形308表示在反馈控制停止的状态下误差放大器102的输入差值和MOS晶体管114的栅极电压之间的关系。当误差放大器102的反相输入端的电压高于非反相输入端的电压时，输出与误差放大器102的输入之间的差值相对应的宿侧电流，并且将栅极电压施加到MOS晶体管114。当误差放大器102的反相输入端的电压变得比非反相输入端的电压低时，误差放大器102在输出源侧电流的方向上操作。然而，由于电阻125的未连接到信号线15的端子连接到电源电压Vdd，因此源侧电流不流动，并且电源电压Vdd被施加到MOS晶体管114的栅极。

实线图形305表示当参照图4的a描述的反馈控制系统处于稳定状态时，误差放大器102的输入差值和MOS晶体管114的栅极电压之间的关系。图形305具有在负栅极电压的方向上相对于图形308移位的形状。长点划线图形307是当在调整单元170中存在许多调整信号时的曲线图，并且长双点划线306是当在调整单元170中存在少量调整信号时的曲线图。以此方式，补偿了由于电源线Vdd的改变而引起的MOS晶体管114的宿侧电源电流的增加和减少，并且减小了反馈控制系统的环路增益的改变。

如上所述，该图的占空比校正电路10包括误差放大器101和102，并且控制反相缓冲器110的源侧电源电流和宿侧电源电流。由此，能够提高时钟信号的占空比的校正效率。

注意，可以类似于图6的占空比校正电路10的偏移来调整图8的占空比校正电路10的偏移。具体地，参考图6描述的偏移调整单元160连接到误差放大器101，并且具有与偏移调整单元160相同配置的第二偏移调整单元连接到误差放大器102。因此，可以调整误差放大器101和102的偏移，并且可以减小占空比校正的误差。

除了上述部分之外，占空比校正电路10的配置与在本公开的第一实施方案中描述的占空比校正电路10的配置类似。因此，将不提供对其的描述。

如上所述，在本公开的第三实施方案的占空比校正电路10中，两个误差放大器101和102被布置为控制反相缓冲器110的源侧电源电流和宿侧电源电流。由此，可以同时调整时钟信号的上升时间和下降时间，提高时钟信号的占空比的校正效率。

<4.第四实施方案>

上述第三实施方案的占空比校正电路10使用两个误差放大器101和102。另一方面，本公开的第四实施方案的占空比校正电路10通过一个误差放大器101来控制MOS晶体管111和114，并且在这一点上与上述第三实施方案的占空比校正电路不同。

[占空比校正电路的配置]

图11是说明根据本公开的第四实施方案的占空比校正电路的配置示例的示图。图8的占空比校正电路10没有误差放大器102，包括恒流电路131和132而不是电阻124和125，并且进一步包括偏置电路180，因此在这一点上与参考图8描述的占空比校正电路10不同。

恒流电路131是在源侧提供恒定电流的电路。恒流电路131包括MOS晶体管115和向MOS晶体管115提供预定栅极电压的电压源107。MOS晶体管115的源极连接到电源线Vdd，而漏极连接到信号线13。作为MOS晶体管115，可以使用p沟道MOS晶体管。

恒流电路132是在宿侧提供恒定电流的电路。恒流电路132包括MOS晶体管116和向MOS晶体管116提供预定栅极电压的电压源108。MOS晶体管116的源极接地，而漏极连接到信号线15。作为MOS晶体管116，可以使用n沟道MOS晶体管。注意，恒流电路132供应具有与恒流电路131提供的电流的绝对值相同的绝对值的电流。

偏置电路180是连接在信号线13和15之间以供应预定偏置电压的电路。偏置电路180连接到误差放大器101的输出端，以将上述偏置电压添加到误差放大器101的控制信号。误差放大器101的控制信号经由信号线13输入到MOS晶体管111的栅极。另一方面，通过添加偏置电路180产生的偏置电压而得到的误差放大器101的控制信号，被施加到MOS晶体管114的栅极。通过设置偏置电路180，可以将误差放大器101的控制信号提供给具有与MOS晶体管111的栅极的电位不同的电位的MOS晶体管114的栅极。除了上述部分之外，布线与图8中的占空比校正电路10的布线类似，因此将不提供对其的描述。

如后面所述，与恒流电路131和132的电流值相同的电流，流过偏置电路180。当输入时钟信号的占空比为低并且时钟信号的低频分量低于参考信号的低频分量时，从误差放大器101供应源侧电流。此时，除了恒流电路131供应的电流之外，来自误差放大器101的电流流过偏置电路180和恒流电路132。随着偏置电路180的端子之间的电压增加，恒流电路132的输出电压也增加。因此，恒流电路131的输出电压降低。然后，MOS晶体管111的栅极电压变得更高，以减小MOS晶体管111的源侧电源电流，使得从反相缓冲器110输出的时钟信号的上升时间变得更长。另一方面，由于MOS晶体管114的栅极电压变得更高，因此MOS晶体管114的宿侧电源电流增加，并且从反相缓冲器110输出的时钟信号的下降时间变得更短。因此，由反相缓冲器104整形的时钟信号的占空比增加，并且调整时钟信号的占空比。

当输入时钟信号的占空比为高并且时钟信号的低频分量高于参考信号的低频分量时，从误差放大器101供应宿侧电流。然后，恒流电路131的输出电流的一部分流向误差放大器101，使得流过偏置电路180和恒流电路132的电流不足。因此，随着偏置电路180的端子之间的电压降低，恒流电路132的输出电压也降低。因此，恒流电路131的输出电压也降低。然后，MOS晶体管111的栅极电压变得更低，以增加MOS晶体管111的源侧电源电流，使得从反相缓冲器110输出的时钟信号的上升时间变得更短。另一方面，由于MOS晶体管114的栅极电压变得更低，因此MOS晶体管114的宿侧电源电流减小，并且从反相缓冲器110输出的时钟信号的下降时间变得更长。反相缓冲器104整形的时钟信号的占空比降低，并且调整时钟信号的占空比。

[偏置电路的配置]

图12是说明根据本公开的第四实施方案的偏置电路的配置示例的示图。图中的偏置电路180包括电流源181和182以及MOS晶体管183至188。作为MOS晶体管183至185，可以使用n沟道MOS晶体管。作为MOS晶体管186至188，可以使用p沟道MOS晶体管。

电流源181连接在电源线Vdd和MOS晶体管183的漏极之间。MOS晶体管183的漏极进一步连接到MOS晶体管183的栅极和MOS晶体管184的栅极。MOS晶体管183的源极连接到MOS晶体管185的漏极和栅极，而MOS晶体管185的源极接地。电流源182连接在MOS晶体管188的漏极与接地线之间。MOS晶体管188的漏极进一步连接到MOS晶体管188的栅极和MOS晶体管187的栅极。MOS晶体管188的源极连接MOS晶体管186的漏极和栅极，而MOS晶体管186的源极接地至电源线Vdd。MOS晶体管184的漏极和MOS晶体管187的源极共同连接到信号线13。MOS晶体管184的源极和MOS晶体管187的漏极共同连接到信号线15。

图中的电流源181和182供应的电流是参考图11描述的恒流电路131和132供应的电流的1/2。由于MOS晶体管183和184形成电流镜电路，因此MOS晶体管184使得与电流源181的供应电流相同值的电流从信号线13流到信号线15。类似地，MOS晶体管187使得与电流源182的供应电流相同值的电流从信号线13流到信号线15。由于这些MOS晶体管184和187，与恒流电路131和132相同的电流流过偏置电路180。注意，MOS晶体管188和185是调整连接到信号线13和15的偏置电路180的节点处的电位的MOS晶体管。

注意，偏置电路180的配置不限于此示例。例如，可以使用单个电阻作为偏置电路180。在这种情况下，在电阻两端产生基于来自恒流电路131和132的电流的偏置电压，并将该偏置电压添加到误差放大器101的控制信号。

[控制信号的调整]

图13是说明根据本公开的第四实施方案的控制信号的调整示例的示图。该图说明了由调整单元170对误差放大器101的控制信号的调整。在该图中，实线图形311是表示误差放大器101的输入差值与MOS晶体管111的栅极电压之间的关系的曲线图。此外，长点划线图形312是当在调整单元170中存在许多调整信号时的曲线图，并且长双点划线317是当在调整单元170中存在少量调整信号时的曲线图。

在该图中，实线图形315是表示误差放大器101的输入差值与MOS晶体管114的栅极电压之间的关系的曲线图。此外，长点划线图形317是当在调整单元170中存在许多调整信号时的曲线图，并且长双点划线316是当在调整单元170中存在少量调整信号时的曲线图。图中的“偏置电压”表示由偏置电路180产生的偏置电压。

如图所示，偏置电路180的偏置电压根据调整单元170的调整信号而变化，并且MOS晶体管111和114的源侧电源电流和宿侧电源电流的增大和减小被补偿。

除了上述部分之外，占空比校正电路10的配置与在本公开的第三实施方案中描述的占空比校正电路10的配置类似。因此，将不提供对其的描述。

如上所述，本公开的第四实施方案的占空比校正电路10通过一个误差放大器101控制反相缓冲器110的源侧电源电流和宿侧电源电流。由此，可以简化占空比校正电路10的配置。

<5.第五实施方案>

上述第三实施方案的占空比校正电路10通过MOS晶体管111和114将源侧电源电流和宿侧电源电流供应给反相缓冲器110。另一方面，本公开的第五实施方案的占空比校正电路10将控制信号施加到包括在反相缓冲器110中的MOS晶体管112和113的栅极，以调整源侧电源电流和宿侧电源电流，并且在这一点上与上述第三实施方案不同。

[占空比校正电路的配置]

图14是说明根据本公开的第五实施方案的占空比校正电路的配置示例的示图。该图的占空比校正电路10不具有MOS晶体管111或MOS晶体管114，而是进一步包括电阻126和127以及电容器122和123，并且因此在这一点上与参考图8描述的占空比校正电路10不同。

电容器122连接在信号线21与MOS晶体管112的栅极之间，而电容器123连接在信号线21与MOS晶体管113的栅极之间。电阻126连接在信号线13与MOS晶体管112的栅极之间，而电阻127连接在信号线15与MOS晶体管113的栅极之间。MOS晶体管112的源极连接到电源线Vdd，而MOS晶体管113的源极接地。除了上述部分之外，布线与参考图8描述的占空比校正电路10的布线类似，因此将不提供对其的描述。

来自信号线21的时钟信号分别经由电容器122和123输入到MOS晶体管112和113的栅极。此外，误差放大器101和102的控制信号分别经由电阻126和127输入到MOS晶体管112和113的栅极。通过这些控制信号，改变MOS晶体管112和113的栅极偏置电压，以调整MOS晶体管112的源侧电流和MOS晶体管113的宿侧电流。

除了上述部分之外，占空比校正电路10的配置与在本公开的第三实施方案中描述的占空比校正电路10的配置类似。因此，将不提供对其的描述。

如上所述，本公开的第五实施方案的占空比校正电路10通过电容器耦合，将输入时钟信号施加到包括在反相缓冲器110中的MOS晶体管的栅极，并且还将控制信号施加到MOS晶体管的栅极。因此，不需要源恒流电源单元和宿恒流电源单元，并且可以简化占空比校正电路10的配置。

最后，上述每个实施方案的描述是本公开的示例，并且本公开不限于上述实施方案。因此，不用说，除了上述实施方案之外，可以根据设计等进行各种修改，只要这些修改不偏离根据本公开的技术概念。

注意，本技术可以具有以下配置。

(1)一种占空比校正电路，包括：

反相缓冲器，被配置为对输入的信号进行反相；

电容器，连接到反相缓冲器的输出端以调整被反相信号的上升时间和下降时间；

低通滤波器，被配置为提取被反相信号的低频分量；

误差放大器，被配置为通过基于所提取的低频分量与参考信号之间的差值来控制反相缓冲器的输出源电流和输出宿电流中的至少一项以改变被反相信号的上升沿和下降沿中的至少一项，来调整被反相信号的占空比；以及

调整单元，被配置为调整误差放大器对反相缓冲器的控制。

(2)根据上述(1)的占空比校正电路，进一步包括被配置成向反相缓冲器供应电源电流的恒流电源单元，其中，

误差放大器通过输出用于控制恒流电源单元的电源电流的控制信号，以改变反相信号的上升沿和下降沿中的至少一项，来调整被反相信号的占空比，以及

调整单元通过调整输出的控制信号来调整误差放大器对反相缓冲器的控制。

(3)根据上述(2)的占空比校正电路，其中，调整单元包括施加有电源电压的电流镜电路，并且通过将电流镜电路的镜电流作为调整信号叠加在输出的控制信号上，来调整输出的控制信号。

(4)根据上述(2)或(3)的占空比校正电路，其中，恒流电源单元包括：源恒流电源单元，被配置为将源侧电源电流供应给反相缓冲器；以及宿恒流电源单元，被配置为将宿侧电源电流供应给反相缓冲器。

(5)根据上述(4)的占空比校正电路，其中，误差放大器包括：源侧误差放大器，被配置为向源恒流电源单元输出控制信号；以及宿侧误差放大器，被配置为向宿恒流电源单元输出控制信号。

(6)根据上述(4)的占空比校正电路，进一步包括偏置电路，偏置电路被配置为将预定偏置电压施加到控制信号并且供应给源侧恒流电源单元和宿侧恒流电源单元。

(7)根据上述(1)至(6)中任一项的占空比校正电路，进一步包括偏移调整单元，偏移调整单元被配置为调整误差放大器的偏移。

(8)根据上述(1)至(7)中任一项的占空比校正电路，其中，反相缓冲器包括具有共同连接的漏极端子的p沟道MOS晶体管和n沟道MOS晶体管，并且共同连接的漏极端子用作自身反相缓冲器的输出端子。

(9)根据上述(8)的占空比校正电路，其中，反相缓冲器包括连接在p沟道MOS晶体管和n沟道MOS晶体管的每个栅极与反相缓冲器自身的输入端子之间的电容器。

(10)一种信号产生电路，包括：

振荡器电路，被配置为产生信号；

反相缓冲器，被配置为对信号进行反相；

电容器，连接到反相缓冲器的输出端以调整被反相信号的上升时间和下降时间；

低通滤波器，被配置为提取被反相信号的低频分量；

误差放大器，被配置为通过基于所提取的低频分量与参考信号之间的差值来控制反相缓冲器的输出源电流和输出宿电流中的至少一项以改变被反相信号的上升沿和下降沿中的至少一项，来调整被反相信号的占空比；和

调整单元，被配置为调整误差放大器对反相缓冲器的控制。

参考符号列表

10 占空比校正电路

20 PLL

30 功率放大器

40 匹配网络

50 发射天线

101、102、161 误差放大器

103、180 偏置电路

104至106、110 反相缓冲器

107、108 电压源

111至116、151至154、183至188 MOS晶体管

121至123、142、165 电容器

124、141、155 电阻器

131、132 恒流电路

140 低通滤波器

150、170 调整单元

160 偏移调整单元

162至164 开关

181、182 电流源。