具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

如背景技术所描述的，硬件电路存在器件误差，导致不能准确的检测出驱动窄脉冲，进而很难对驱动窄脉冲进行抑制，降低了IGBT运行的可靠性。

为了解决现有技术问题，本发明实施例提供了一种驱动窄脉冲的抑制方法、装置、设备和存储介质。下面首先对本发明实施例所提供的驱动窄脉冲的抑制方法进行介绍。

驱动窄脉冲的抑制方法可以应用于逆变器，逆变器可以包括至少一个绝缘栅双极型晶体管IGBT主管，以及至少一个与IGBT主管互补的IGBT辅管。逆变器可以是单电平逆变器，也可以是双电平、三电平等多电平逆变器。

如图1所示，本发明实施例提供的驱动窄脉冲的抑制方法包括以下步骤：

S110、获取目标IGBT主管的驱动脉冲信号。

在一些实施例中，目标IGBT主管可以是逆变器中的任意IGBT主管。

可选的，驱动脉冲信号可以通过如下方式获取：根据调制波和三角载波的比较结果，输出驱动脉冲信号。

在一些实施例中，三角载波的载波频率，与目标IGBT主管和目标IGBT辅管的开关频率相对应。

可选的，在逆变器是二极管中点箝位型三电平逆变器的情况下，上述根据调制波和三角载波的比较结果，输出驱动脉冲信号的处理可以如下：

在目标IGBT主管为与正向三角载波相对应的IGBT主管的情况下，当调制波大于正向三角载波时，输出高电平的驱动脉冲信号；当调制波小于或者等于正向三角载波时，输出低电平的驱动脉冲信号；

在目标IGBT主管为与负向三角载波相对应的IGBT主管的情况下，当调制波小于负向三角载波时，输出高电平的驱动脉冲信号；当调制波大于或者等于负向三角载波时，输出低电平的驱动脉冲信号。

在一些实施例中，三角载波的正负峰值可以设置为±1999，并且，当正向三角载波值达到正峰值处，负向三角载波值达到负峰值处，相应的，调制波的正负峰值可以设置为±1900。

S120、当检测到驱动脉冲信号的跳变沿时，统计驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长。

在一些实施例中，跳变沿可以分为上升沿和下降沿。如此，只要检测到驱动脉冲信号的上升沿或下降沿时，即开始统计驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长。

具体的，当检测到驱动脉冲信号的上升沿时，驱动脉冲信号将由低电平变为高电平，相应的，驱动脉冲信号从上升沿开始保持电平不变的信号的持续时长，即为保持高电平不变的信号持续时长。

当检测到驱动脉冲信号的下降沿时，驱动脉冲信号将由高电平变为低电平，相应的，驱动脉冲信号从下降沿开始保持电平不变的信号的持续时长，即为保持低电平不变的信号持续时长。

S130、在跳变沿为上升沿的情况下，若信号持续时长大于死区时长并且小于死区时长与抑制时长之和，则复位目标IGBT主管的封脉信号，否则使能目标IGBT主管的封脉信号。

在一些实施例中，死区时长为IGBT主管和IGBT辅管之间驱动脉冲的作用时长，例如2.5微秒。抑制时长是抑制驱动窄脉冲的时长，例如1微秒。

在一些实施例中，驱动窄脉冲的信号持续时长极短，可以通过信号持续时长与死区时长、抑制时长的大小关系，检测出驱动窄脉冲。

在一些实施例中，如果跳变沿为上升沿，并且驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长大于死区时长并且小于死区时长与抑制时长之和，则该信号持续时长对应的驱动脉冲信号为驱动窄脉冲。这时，为了保证IGBT主管的可靠性，需要对该驱动窄脉冲进行抑制，即复位目标IGBT主管的封脉信号。

具体的，复位目标IGBT主管的封脉信号的目的，是指不响应封脉信号，即不对目标IGBT主管进行封脉。使能目标IGBT主管的封脉信号的目的，是指响应封脉信号，即对目标IGBT主管进行封脉。

S140、在跳变沿为下降沿的情况下，若信号持续时长小于抑制时长，则复位目标IGBT主管的封脉信号，否则使能目标IGBT主管的封脉信号。

在一些实施例中，如果跳变沿为下降沿，并且驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长小于抑制时长，则该信号持续时长对应的驱动脉冲信号为驱动窄脉冲。这时，为了保证IGBT主管的可靠性，需要对该驱动窄脉冲进行抑制，即复位目标IGBT主管的封脉信号。

S150、当检测到逐波限流故障时，若目标IGBT主管的封脉信号使能，则封锁目标IGBT主管并在经过死区时长后封锁目标IGBT辅管，否则不响应逐波限流故障。

在一些实施例中，当检测到逐波限流故障时，需要根据IGBT主管的封脉信号的使能情况，执行相应的处理。

具体的，若目标IGBT主管的封脉信号使能，则表明此时没有驱动窄脉冲，可以响应该逐波限流故障，封锁目标IGBT主管，并在经过死区时长后封锁目标IGBT辅管。若目标IGBT主管的封脉信号复位，则表明此时存在驱动窄脉冲，为了保证IGBT主管的可靠性，先不响应逐波限流故障，待驱动窄脉冲过去之后，即目标IGBT主管的封脉信号从复位变为使能后，再响应逐波限流故障。

可选的，在逐波限流故障消除后，还可以进行如下处理：

当逐波限流故障消除时，在预设三角载波的波峰值处加载逐波限流故障的复位信号，预设三角载波为正向三角载波或者负向三角载波。

在一些实施例中，当逐波限流故障消除时，可以通过在预设三角载波的波峰值处加载逐波限流故障的复位信号的方式，使得调制波小于正向三角载波峰值，并且大于负向三角载波峰值，如此，可以保证在IGBT开脉逻辑为先开内管，延时开外管的情况下，驱动脉冲信号不是驱动窄脉冲。

在本发明实施例中，可以获取目标IGBT主管的驱动脉冲信号，然后当检测到驱动脉冲信号的跳变沿时，统计驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长。之后，在跳变沿为上升沿的情况下，若信号持续时长大于死区时长并且小于死区时长与抑制时长之和，则复位目标IGBT主管的封脉信号，否则使能目标IGBT主管的封脉信号；在跳变沿为下降沿的情况下，若信号持续时长小于抑制时长，则复位目标IGBT主管的封脉信号，否则使能目标IGBT主管的封脉信号。如此，当检测到逐波限流故障时，若目标IGBT主管的封脉信号使能，则封锁目标IGBT主管并在经过死区时长后封锁目标IGBT辅管，否则不响应逐波限流故障。这样，可以通过统计出的驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长与死区时长、抑制时长的大小关系，准确的检测出驱动窄脉冲信号，进而可以对驱动窄脉冲进行抑制，从而提高了IGBT运行的可靠性。

为了更好的理解驱动窄脉冲的抑制方法，下面以单相二极管中点箝位型三电平逆变器为例，对驱动窄脉冲的抑制方法进行介绍。

在一些实施例中，可以通过FPGA软件编程的方式，实现驱动窄脉冲的抑制方法。

如图2所示，图2示出了一种单相二极管箝位三电平逆变器电路拓扑的IGBT功率管，其中，C1和C2为电容，L1为电感，D1和D2为二极管，N为中性点，Q1和Q4为IGBT主管(下面简称为外管)，Q3是和Q1互补的IGBT辅管(下面简称为内管)，Q4是和Q2互补的内管。

如图3所示，提供了一种根据逐波限流故障的CBCin输入信号，来判断逐波限流故障使能及复位的流程。

具体的，可以通过检测逐波限流输入信号的跳边沿，进行延时滤波。可以选定延时滤波时间Cnt为1微秒，在输入信号电平延时滤波1微秒后，若CBCin＝0，则硬件逐波限流故障使能CBCerr＝0，否则在正向三角载波值大于1950时，开始加载CBCin＝1，硬件逐波限流故障复位CBCerr＝1。

在一些实施例中，可以选定正向三角载波峰值为1999，当正向三角载波值达到正峰值处，负向三角载波值达到负峰值处，调制波峰值限定最大为±1900，判断在正向三角载波值大于1950时，开始加载判断CBCin＝1，硬件逐波限流故障复位CBCerr＝1，如此，可保证在IGBT开脉逻辑先开内管，延时开外管的情况下，IGBT驱动脉冲不是窄脉冲。

如图4所示，提供了一种获取二极管中点箝位型三电平逆变器IGBT的外管Q1和Q4的驱动脉冲的流程，其中，使用逻辑电平1代表IGBT开管，使用逻辑电平0代表IGBT关管。

在一些实施例中，可以根据调制波A与正向三角载波B比较输出外管Q1的驱动脉冲，即当调制波大于正向三角载波B，输出逻辑电平1，当调制波小于或等于正向三角载波B，输出逻辑电平0，获得外管Q1的驱动脉冲PWMQ1；调制波与负向三角载波C比较输出外管Q4的驱动脉冲，即负向三角载波C大于调制波，输出逻辑电平1，当负向三角载波C小于或等于调制波，输出逻辑电平0，得到外管Q4的驱动脉冲PWMQ4。

如图5所示，提供了一种抑制驱动窄脉冲方法的流程，通过检测外管Q1驱动脉冲PWMQ1的跳边沿，可以得出抑制驱动窄脉冲信号的固定高电平驱动脉冲PWMQ1u和固定低电平驱动脉冲PWMQ1d，具体步骤如下所示：

(1)实时检测驱动脉冲PWMQ1的上升沿，开始计时PWMQ1驱动脉冲作用时间T1，并与延展拓宽驱动窄脉冲作用时间Tset＝Tdead+Tmin比较判断，其中，互补管死区时间(即上述的死区时长)为Tdead，IGBT设定抑制窄脉冲作用时间最小为Tmin。在一些实施例中，可以选定Tset＝3.5微秒，Tdead＝2.5微秒，Tmin＝1微秒。

如果T1<Tdead，则固定高电平驱动脉冲PWMQ1u＝1，此时外管Q1驱动脉冲会被死区时间给滤除掉，实际作用到IGBT的驱动脉冲没有电平翻转，不存在窄脉冲当前可封管，可设置封管标记使能T1off＝1。

如果T1>Tdead，且T1<Tset，则固定高电平驱动脉冲PWMQ1u＝1，此时通过死区时间Tdead滤波后存在高电平驱动窄脉冲需延时封锁，所以设置封管标记复位T1off＝0。如果T1>Tset，固定高电平驱动脉冲PWMQ1u＝0，已经达到了抑制高电平驱动窄脉冲的作用时间Tset，通过死区时间Tdead滤波后，剩下Tmin的高电平驱动脉冲不是窄脉冲，所以设置封管标记使能T1off＝1。

(2)实时检测驱动脉冲PWMQ1的下降沿，在检测到下降沿时，开始计时驱动脉冲作用时间T2，并与Tset＝Tmin比较判断，其中，IGBT设定抑制窄脉冲作用时间最小是Tmin。

如果T2<Tset，则固定低电平驱动脉冲PWMQ1d＝0，封管低电平驱动是不需要死区时间滤波，此时存在低电平窄脉冲需延时封锁，所以设置封管标记复位T1off＝0。

如果T2>Tset，则固定低电平驱动脉冲PWMQ1d＝1，已经达到了抑制低电平窄脉冲的作用时间Tmin，Tmin＝1微秒，所以设置封管标记使能T1off＝1；获取外管Q1抑制驱动窄脉冲的驱动脉冲PWMQ1t的逻辑为：PWMQ1先与PWMQ1u进行或逻辑运算，结果再与PWMQ1d进行与逻辑运算；另外判断发生逐波限流使能CBCerr＝0，若封锁标记T1off＝1，可立即封锁驱动脉冲使能PWM1en＝0，否封锁驱动脉冲复位PWM1en＝1，若发生逐波限流复位CBCerr＝1，可立即封锁驱动脉冲复位PWM1en＝1；

如图6所示，提供了一种抑制驱动窄脉冲的流程，通过检测外管Q4驱动脉冲PWMQ4的跳边沿，得出抑制窄脉冲信号的固定高电平驱动脉冲PWMQ4u和固定低电平驱动脉冲PWMQ4d，具体步骤如下所示：

(1)实时检测驱动脉冲PWMQ4的上升沿，开始计时PWMQ4驱动脉冲作用时间T3，并与设定延展拓宽驱动窄脉冲作用时间Tset＝Tdead+Tmin比较判断，其中，互补管死区时间Tdead，IGBT设定抑制窄脉冲作用时间最小是Tmin。在一些实施例中，可以选定Tset＝3.5微秒，Tdead＝2.5微秒，Tmin＝1微秒。

如果T3<Tdead，则固定高电平驱动脉冲PWMQ4u＝1，此时外管Q4驱动脉冲会被死区时间给滤除掉，实际作用到IGBT的驱动脉冲没有电平翻转，不存在窄脉冲当前可封管，可设置封管标记使能T1off＝1。

如果T3>Tdead，且T3<Tset，则固定高电平驱动脉冲PWMQ4u＝1，此时通过死区滤波Tdead后存在高电平窄脉冲需延时封锁，Tdead＝2.5微秒，所以设置封管标记复位T4off＝0，如果T3>Tset，固定高电平驱动脉冲PWMQ4u＝0，已经达到了抑制高电平驱动窄脉冲的作用时间Tset，通过死区时间Tdead滤波后，剩下Tmin的高电平驱动脉冲不是窄脉冲，Tdead＝2.5微秒，Tset＝3.5微秒，Tmin＝1微秒，所以设置封管标记使能T4off＝1。

(2)实时检测驱动脉冲PWMQ4的下降沿，在检测到下降沿时，开始计时驱动脉冲作用时间T4，并与Tset＝Tmin比较判断，其中，IGBT设定抑制窄脉冲作用时间最小是Tmin。

如果T4<Tset，则固定低电平驱动脉冲PWMQ4d＝0，封管低电平驱动是不需要死区时间滤波，此时存在低电平窄脉冲需延时封锁，所以设置封管标记复位T4off＝0。

如果T4>Tset，则固定低电平驱动脉冲PWMQ4d＝1，已经达到了抑制低电平窄脉冲的作用时间Tmin，Tmin＝1微秒，所以设置封管标记使能T4off＝1；获取外管Q4抑制驱动窄脉冲的驱动脉冲PWMQ4t的逻辑为：PWMQ4先与PWMQ4u进行或逻辑运算，结果再与PWMQ4d进行与逻辑运算；另外判断发生逐波限流使能CBCerr＝0，若封锁标记T4off＝1，可立即使能封管逻辑PWM2en＝0，否复位封管逻辑PWM2en＝1，若发生逐波限流复位CBCerr＝1，可立即复位封管逻辑PWM2en＝1。

如图7所示，提供了一种逐波限流保护封管逻辑以及逐波限流保护复位的开管逻辑流程，根据外管Q1的封脉驱动脉冲使能PWM1en和外管Q4的封脉驱动脉冲使能PWM2en，进行或逻辑运算PWMen＝PWM1en+PWM2en，若PWMen＝0使能，使能外管立即封锁PWMenup＝0，再延时T5使能内管封锁脉冲PWMendn＝0，T5＝2微秒；若PWMen＝1复位，使能外管立即封锁PWMendn＝1，再延时T6使能外管封锁脉冲PWMenup＝1，T6＝3微秒。

如图8所示，提供了一种逐波限流保护的输出内管Q2驱动脉冲使能逻辑流程图，内管Q2驱动脉冲需要检测互补外管Q4的驱动脉冲状态以及逐波限流使能来进行判断，实时检测外管Q4驱动脉冲的下降沿开始计时T7，判断封锁驱动脉冲作用时间T7小于死区时间Tdead时，Tdead＝2.5微秒，判断逐波限流信号若使能，设置内管Q2驱动脉冲使能低电平立即封管，即PWMQ2en＝0，若复位，设置内管Q2驱动脉冲复位高电平正常输出驱动脉冲，即PWMQ2en＝1；如果判断计时T7大于或等于死区时间Tdead时，设置内管Q2驱动脉冲复位高电平正常输出驱动脉冲，即PWMQ2en＝1。

如图9所示，提供了一种逐波限流保护的三电平逆变器IGBT输出内管Q3驱动脉冲使能逻辑流程图，内管Q3驱动脉冲需要检测互补外管Q1的驱动脉冲状态以及逐波限流使能来进行判断，实时检测外管Q1驱动脉冲的下降沿开始计时T8，判断封锁驱动脉冲作用时间T8小于死区时间Tdead时，Tdead＝2.5微秒，判断逐波限流信号若使能，设置内管Q3驱动脉冲使能低电平立即封管，即PWMQ3en＝0，若复位，设置内管Q3驱动脉冲复位高电平正常输出驱动脉冲，即PWMQ2en＝1；如果判断计时T8大于或等于死区时间Tdead时，设置内管Q3驱动脉冲复位高电平正常输出驱动脉冲，即PWMQ2en＝1。

如图10和图11所示，提供了IGBT驱动脉冲信号的生成逻辑的流程，根据外管Q4驱动脉冲PWMQ4t以及外管Q1驱动脉冲PWMQ1t，遵从三电平逆变器IGBT的驱动逻辑，外管Q1和内管Q3的驱动脉冲互补导通，内管Q2和外管Q4的驱动脉冲互补导通，为防止互补IGBT发生直通短路，外管Q1与内管Q3驱动脉冲作用时间加入死区时间Tdead，Tdead＝2.5微秒，内管Q2与外管Q4驱动脉冲作用时间加入死区时间Tdead，Tdead＝2.5微秒，再根据驱动脉冲使能逻辑，最终输出Q1、Q2、Q3、Q4的4路IGBT的输出驱动脉冲信号。

基于上述实施例提供的驱动窄脉冲的抑制方法，相应地，本发明还提供了应用于该驱动窄脉冲的抑制方法的驱动窄脉冲的抑制装置的具体实现方式。请参见以下实施例。

如图12所示，提供了一种驱动窄脉冲的抑制装置，驱动窄脉冲的抑制装置应用于逆变器，逆变器包括至少一个绝缘栅双极型晶体管IGBT主管，以及至少一个与IGBT主管互补的IGBT辅管，驱动窄脉冲的抑制装置包括：

获取模块1210，用于获取目标IGBT主管的驱动脉冲信号；

统计模块1220，用于当检测到驱动脉冲信号的跳变沿时，统计驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长；

第一控制模块1230，用于在跳变沿为上升沿的情况下，若信号持续时长大于死区时长并且小于死区时长与抑制时长之和，则复位目标IGBT主管的封脉信号，否则使能目标IGBT主管的封脉信号；

第二控制模块1240，用于在跳变沿为下降沿的情况下，若信号持续时长小于抑制时长，则复位目标IGBT主管的封脉信号，否则使能目标IGBT主管的封脉信号；

第三控制模块1250，用于当检测到逐波限流故障时，若目标IGBT主管的封脉信号使能，则封锁目标IGBT主管并在经过死区时长后封锁目标IGBT辅管，否则不响应逐波限流故障。

可选的，驱动窄脉冲的抑制装置还包括输出模块，用于：

根据调制波和三角载波的比较结果，输出驱动脉冲信号；三角载波的载波频率，与目标IGBT主管和目标IGBT辅管的开关频率相对应。

可选的，逆变器为二极管中点箝位型三电平逆变器；

输出模块，还用于：

在目标IGBT主管为与正向三角载波相对应的IGBT主管的情况下，当调制波大于正向三角载波时，输出高电平的驱动脉冲信号；当调制波小于或者等于正向三角载波时，输出低电平的驱动脉冲信号；

在目标IGBT主管为与负向三角载波相对应的IGBT主管的情况下，当调制波小于负向三角载波时，输出高电平的驱动脉冲信号；当调制波大于或者等于负向三角载波时，输出低电平的驱动脉冲信号。

可选的，驱动窄脉冲的抑制装置还包括加载模块，用于：

当逐波限流故障消除时，在预设三角载波的波峰值处加载逐波限流故障的复位信号，预设三角载波为正向三角载波或者负向三角载波。

在本发明实施例中，可以获取目标IGBT主管的驱动脉冲信号，然后当检测到驱动脉冲信号的跳变沿时，统计驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长。之后，在跳变沿为上升沿的情况下，若信号持续时长大于死区时长并且小于死区时长与抑制时长之和，则复位目标IGBT主管的封脉信号，否则使能目标IGBT主管的封脉信号；在跳变沿为下降沿的情况下，若信号持续时长小于抑制时长，则复位目标IGBT主管的封脉信号，否则使能目标IGBT主管的封脉信号。如此，当检测到逐波限流故障时，若目标IGBT主管的封脉信号使能，则封锁目标IGBT主管并在经过死区时长后封锁目标IGBT辅管，否则不响应逐波限流故障。这样，可以通过统计出的驱动脉冲信号从跳变沿开始保持电平不变的信号持续时长与死区时长、抑制时长的大小关系，准确的检测出驱动窄脉冲信号，进而可以对驱动窄脉冲进行抑制，从而提高了IGBT运行的可靠性。

图13为实现本发明各个实施例的一种设备的硬件结构示意图。

设备可以包括处理器1301以及存储有计算机程序指令的存储器1302。

具体地，上述处理器1301可以包括中央处理器(CPU)，或者特定集成电路(Application Specific Integrated Circuit，ASIC)，或者可以被配置成实施本发明实施例的一个或多个集成电路。

存储器1302可以包括用于数据或指令的大容量存储器。举例来说而非限制，存储器1302可包括硬盘驱动器(Hard Disk Drive，HDD)、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线(Universal Serial Bus，USB)驱动器或者两个或更多个以上这些的组合。在合适的情况下，存储器1302可包括可移除或不可移除(或固定)的介质。在合适的情况下，存储器1302可在综合网关容灾设备的内部或外部。在特定实施例中，存储器1302是非易失性固态存储器。在特定实施例中，存储器1302包括只读存储器(ROM)。在合适的情况下，该ROM可以是掩模编程的ROM、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、电可改写ROM(EAROM)或闪存或者两个或更多个以上这些的组合。

处理器1301通过读取并执行存储器1302中存储的计算机程序指令，以实现上述实施例中的任意一种驱动窄脉冲的抑制方法实施例。

在一个示例中，设备还可包括通信接口13013和总线1310。其中，如图13所示，处理器1301、存储器1302、通信接口13013通过总线1310连接并完成相互间的通信。

通信接口13013，主要用于实现本发明实施例中各模块、装置、单元和/或设备之间的通信。

总线1310包括硬件、软件或两者，将设备的部件彼此耦接在一起。举例来说而非限制，总线可包括加速图形端口(AGP)或其他图形总线、增强工业标准架构(EISA)总线、前端总线(FSB)、超传输(HT)互连、工业标准架构(ISA)总线、无限带宽互连、低引脚数(LPC)总线、存储器总线、微信道架构(MCA)总线、外围组件互连(PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(SATA)总线、视频电子标准协会局部(VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下，总线1310可包括一个或多个总线。尽管本发明实施例描述和示出了特定的总线，但本发明考虑任何合适的总线或互连。

本发明实施例还提供一种计算机可读存储介质，该计算机存储介质上存储有计算机程序指令；该计算机程序指令被处理器执行时实现上述驱动窄脉冲的抑制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

需要明确的是，本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本发明的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本发明的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。

以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本发明的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。

还需要说明的是，本发明中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本发明不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。

以上所述，仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。