图像显示系统
阅读说明：本技术 图像显示系统 (Image display system ) 是由 房雄·石井 维克托·斯通 鸟俊孝 于 2019-07-02 设计创作，主要内容包括：一种图像显示系统包括像素元件阵列、列驱动器、行驱动器、查找表存储器和控制器。接收包括输入图像的灰度信息的输入视频数据。根据查找表的规则,将输入视频数据分配给多个组,使用分配给每个组的各个输入视频数据为各个组生成二进制信号,至少一些组中的二进制信号的顺序被重新排列以形成各个二进制控制信号而状态变化不会发生冲突。控制器将二进制控制信号发送到列驱动器,并发送选择行驱动器的选择信号。或者,控制器将二进制控制信号发送到行驱动器,并发送选择列驱动器的选择信号。选择信号和二进制控制信号与时钟信号同步。(An image display system includes an array of pixel elements, a column driver, a row driver, a lookup table memory, and a controller. Input video data including grayscale information of an input image is received. According to the rule of the look-up table, input video data is assigned to a plurality of groups, binary signals are generated for the respective groups using the respective input video data assigned to each group, and the order of the binary signals in at least some of the groups is rearranged to form respective binary control signals without collision of state changes. The controller sends a binary control signal to the column driver and sends a select signal that selects the row driver. Alternatively, the controller transmits a binary control signal to the row driver and transmits a selection signal that selects the column driver. The selection signal and the binary control signal are synchronized with the clock signal.)
相关申请
本申请要求2018年7月4日提交的美国临时申请专利62/694,011的优先权和权益，其全部公开内容通过引用合并于本文。
技术领域
本公开涉及显示装置，其包括控制电路以接收数字图像信号并应用数字图像信号以控制图像显示。更具体地，本公开涉及用于控制输入状态信号的非顺序和时序的信号控制方法。
背景技术
当显示图像由数字控制时，由于没有以足够的半色调显示图像，因此使图像质量受到不利影响。为了增加半色调的数量，需要更高的输入数据速率。
然而，为了在高分辨率系统中实现更高的输入数据速率，会增加集成电路(IC)连接垫的数量。
发明内容
美国专利8,228,595 B2中提出了包括使用数字图像数据处理方法的显示设备和控制电路的硬件结构。本公开描述了如何使用二进制数字脉冲宽度调制来显示数字图像数据以控制半色调(也称为灰度或灰度级)并具有减少数量的IC连接垫。
图像显示系统包括：布置成阵列的多个像素元件；多个列驱动器，每个列驱动器分别电耦合至所述阵列的列；多个行驱动器，每个行驱动器分别电耦合至所述阵列的行；查找表存储器，其存储至少一个查找表，每个查找表包括将输入视频数据转换为控制信号的规则；和控制器。所述控制器接收由包括帧的多行和多列的输入图像的灰度信息组成的所述输入视频数据；并且按照所述查找表的规则，将所述输入视频数据分配给多个组；使用分配给每个组的各个输入视频数据为所述多个组中的各个组生成二进制信号；并且重新排列所述多个组中的至少一些中的所述二进制信号的顺序，以形成各个二进制控制信号，其中所述多个组中的所述二进制控制信号的状态变化彼此不冲突。控制器将所述二进制控制信号发送到所述多个列驱动器以控制像素元件阵列的列的状态，并发送选择所述多个行驱动器的选择信号以选择像素元件阵列的行以接收所述二进制控制信号。或者，控制器将所述二进制控制信号发送到所述多个行驱动器以控制像素元件阵列的行的状态，并发送选择所述多个列驱动器的选择信号以选择像素元件阵列的列以接收所述二进制控制信号。所述选择信号和所述二进制控制信号与所述控制器的时钟信号同步。
一种图像显示方法，包括：接收由包括帧的多行和多列的输入图像的灰度信息组成的输入视频数据；访问存储至少一个查找表的查找表存储器，每个查找表包括将所述输入视频数据转换为控制信号的规则；并且，按照查找表的所述规则，将所述输入视频数据分配给多个组；使用分配给每个组的各个输入视频数据为所述多个组中的各个组生成二进制信号；并且重新排列所述多个组中的至少一些中的所述二进制信号的顺序，以形成各个二进制控制信号，其中所述多个组中的所述二进制控制信号的状态变化彼此不冲突。所述方法还包括以下之一：将所述二进制控制信号发送到多个列驱动器以控制像素元件阵列的列的状态，并发送选择多个行驱动器的选择信号以选择像素元件阵列的行以接收所述二进制控制信号；或者，将所述二进制控制信号发送到多个行驱动器以控制像素元件阵列的行的状态，并发送选择多个列驱动器的选择信号以选择像素元件阵列的列以接收所述二进制控制信号。所述选择信号和所述二进制控制信号与控制器的时钟信号同步，所述多个列驱动器分别电耦合至所述阵列的列，并且所述多个行驱动器分别电耦合至所述阵列的行。
下面详细描述本文教导的这些实施方式和其他实施方式及其变型的细节。
附图说明
当结合附图阅读时，可以根据以下详细描述理解本公开。应当强调的是，根据惯例，附图的各个特征未按比例绘制。相反，为了清楚起见，各特征的尺寸被任意地扩大或缩小。此外，除非另外指出，否则相似的附图标记指代相似的元件。
图1的框图示出图像显示系统的配置。
图2用于说明代表输入到一个像素元件的具有4位的16个灰度的视频数据的结构。
图3示出无效块和组组合示例，其中在单位时间内发生的块写入次数超过1。
图4示出使用图3的组的有效组组合的示例。
图5示出使用图4的组的有效组组合的示例。
图6A示出输入视频数据的布置。
图6B示出视频数据的矩阵。
图7是转换图6B所示的矩阵内部的数据的概念图。
图8示出要发送到列驱动器的位数据和要发送到行驱动器的列选择信号。
图9示出图像显示系统的显示过程的流程图。
图10A示出将行划分为四个块并显示的示例的概念图。
图10B示出在图10A的四个块内交错显示组的示例的概念图。
图10C示出四个块被分散和交错的示例的概念图。
具体实施方式
图1的框图示出图像显示系统101的配置。该图像显示系统包括接口111、控制器112、帧存储器113、查找表存储器114、定序器115、多个列驱动器116、多个行驱动器117和像素元件阵列118。
像素元件阵列118可以随图像显示系统101而变化。例如，如果图像显示系统101是高清电视(HDTV)系统，则阵列118具有1920(水平)×1080(垂直)像素元件。每个像素元件由发光的设备(例如等离子或有机发光二极管(OLED))、反射光的设备(例如硅基液晶(LCOS)或微镜)或调制光的设备(例如液晶显示器(LCD))组成，以创建图像。在操作的一个示例中，列驱动器116将控制信号发送至由行驱动器117选择的行中的像素元件。列驱动器116发送的信号将被传输至行中的像素元件。假定显示器中没有重复的图像，则系统101一次仅选择一行。
图1的控制器112控制应该通过定序器115选择哪一行(例如，通过顺序选择)，并且通过列驱动器116将信号传输到该行中的像素元件。接收信号的像素元件将根据信号和形成像素元件的设备的类型来发光、反射光或调制光。因为到接口111的输入的信号从顶行到底行是连续的(见图6A)，所以控制器112也从顶行到底行发送信号。输入的数据通常包含三种并行的颜色，作为高清多媒体接口(HDMI)或视频图形阵列(VGA)信号。取决于显示器的类型，像素元件阵列118可能需要三种颜色并行或按顺序地需要每种颜色。如果显示器是彩色顺序显示器，则像素元件阵列118按顺序地需要每种颜色。本文中，术语“数据”和“信号”可互换使用。
接口111可以是任何类型的有线或无线连接以允许信号从控制器112的外部传输到控制器112。这些信号在本文中可以被称为输入视频数据，并且这些信号包括或由包括帧的多行和多列的输入图像的灰度信息组成。接口111可以并入控制器112，或者可以是与控制器112的输入进行通信的单独的设备。一种可用于接口111的设备是来自加利福尼亚州桑尼维尔市Silicon Image公司的Sil9187B HDMI端口处理器。
输入的数据的时序和将信号写入像素元件的时序通常不匹配。期望帧存储器113(例如，临时地)存储输入的数据以调整输入的数据与显示设备之间的信号的时序和/或序列。另外，图像显示系统101使用存储行的序列和数据位的顺序的存储器，以将信号写入像素元件。该存储器被称为查找表(LUT)存储器114，如图1所示。行的序列和数据位可以存储在LUT存储器114中。
图2用于说明代表输入到一个像素元件的具有4位的16个灰度的视频数据的结构。图2中的行(a)示出4位数据串的时间变化，并且水平轴示出时间。同样，从左开始分配D0，D1，D2和D3位。D0是最高有效位(MSB)，而D3是最低有效位(LSB)。当输入信号并且发光、反射光或调制光时，一个像素元件是与该位的经过时间相对应的时间。D1的时间是D0(MSB)的一半，D2的时间是D1的一半，而D3(LSB)的时间是D2的一半。视频数据与系统时钟信号(例如，来自控制器112)同步控制。D3(LSB)的长度由预定时钟数量确定，其定义为一个单位(1U)。D0到D3(LSB)的总时间是1U+2U+4U+8U＝15U，这是D3(LSB)的时间的15倍长度，这样做并正确地选择了D0到D3中的位，可能会产生16个半色调。例如，当D0为1时，状态保持对应于时钟信号的8U的时间，类似地，当D2为1时，则保持对应于时钟信号2U的状态。
图2中包括的线(b)示出了视频数据的示例，其以4位二进制代码表示1010。在与D0和D2相对应的时间内像素元件保持ON。因此，像素元件可以显示10/15的灰度级。图3中包括的线(c)示出了视频数据的示例，其以4位二进制代码表示0110。在与D1和D2相对应的时间内导通像素元件。因此，像素元件可以显示6/15的灰度级。
图3示出了无效的4位视频数据组的示例。每个视频数据组被添加到D0至D3的位，最后添加1作为结束位。图3中包括的最低行是用于与时钟信号同步地确定要选择的组的数据。为了避免每个视频数据之间的冲突，将每个视频数据的起始位移位1U单位并进行排列。但是，例如，组i的D2与组iv的D1冲突。同样，组i的结束位与组ii的D3和组iii的D2冲突。组ii的结束位与组iv的D2冲突，组iii的结束位与组iv的D3冲突。因此，组i-iv的视频数据不能用一根信号线传输。
图4示出了有效的4位视频数据组的示例(也称为表1)。图4示出了通过交换图3的位的顺序而构造的有效组。假设图3中包括的组i的位的排列顺序为3210，则包括在图4中的组i重新排列顺序为1230。类似地，将组ii排序为3102，组iii排序为2013，组iv排序为0321。这样，每个组的视频数据都可以按照'i-ii-i-iii-iv-iv-i-iii-iii-ii-iii-ii-ii-iv-i-i–ii–iv-iii-iv'的顺序转换为视频数据。因此，每个组可以无冲突地进行发送。
图5示出了有效的4位视频数据组的另一个示例(也称为表2)。图5还示出了通过交换图3中的位的顺序而组成的有效组。图4中包括的组i按照3201的顺序进行排序。类似地，将组ii排序为0321，组iii排序为1230，组iv排序为1023。因此，可以将每个组的视频数据按照'i-ii-ii-iii-iv-iii-iv-iv-i-iii-ii-iv-i-i-ii-i-ii-iii--iii-iv'的顺序表示。因此，每个组可以无冲突地进行发送。
在视频数据是4位的情况下，当组i-iv最多移位5U时，有效组的排列存在图4和图5两种模式。图4和图5中的一个或两个的信息都作为LUT被存储在LUT存储器114中。
图6A示出了输入数据的一帧从顶行到底行顺序地到接口111。输入的数据显示以十六进制写入的每个像素元件的灰度。
图6B示出了控制器112将图6A所示的输入数据存储在帧存储器113中。图6B的左侧是帧存储器113中的数据的图像，其以对应于像素元件阵列118的行和列的矩阵布置。图6B的右侧图像中的数据以二进制符号示出。
图7是转换图6B所示的矩阵内部的数据的图像。通过根据图4所示的有效组(以LUT存储在LUT存储器114中)交换位的顺序从而进行数据转换。例如，根据图2，将列2，行0的数据1010扩展为控制信号'10000000,0000,10,0'。也就是说，由于D0为1，所以该信号指示在与时钟信号的8U相对应的时间内保持像素元件ON(并因此发射光、反射光或调制光)；由于D1为0，所以在与时钟信号的4U相对应的时间内保持像素元件OFF(不发射光、反射光或调制光)；由于D2为1，所以在与时钟信号2U相对应的时间内保持像素元件ON；由于D3为0，所以在与时钟信号1U相对应的时间内保持像素元件OFF。扩展的控制信号(例如，对应于图3描述的顺序3210)根据LUT(例如，对应于根据图4描述的顺序1230)被转换或重新排列为控制信号'10,0000,10000000,0'。转换后的控制信号被发送到列驱动器116。每个数据的扩展和转换以相同的方式执行，如图7中详细所示。在这种情况下，将组i的转换规则分配给矩阵的行0，将组ii的转换规则分配给矩阵的行1，将组iii的转换规则分配给矩阵的行2，将组iv的转换规则分配给矩阵的行3。转换规则的分配可以适当替换。
更一般地说，存储在LUT存储器114中的LUT包括一个或多个规则，用于将输入的数据(例如，来自接口111的数据)转换为控制信号，以驱动像素元件阵列(例如像素元件阵列118)的发光器件。规则描述将输入数据扩展为扩展信号。通过扩展输入数据或信号，本公开涉及将输入数据(例如，最初为十六进制或二进制格式)转换为控制信号(即，扩展信号)的方法，该控制信号对应于定义的时钟周期持续时间，在该时钟周期内保持输入数据的每个位的状态。这也可以称为使输入数据与控制器112的时钟同步。例如，如图2所示，输入数据的每个位的状态(为二进制格式)被分配保持多个时钟或时钟单元U。这些可以被认为是用于阵列的一个或多个像素元件的写入信号，使得像素元件响应于输入数据而显示出灰度。转换输入数据的规则描述了将扩展后的信号转换或重新排列为定义的顺序，如图7中的示例所示。定义的顺序是这样的：当与阵列中其他像素元件的重新排列的扩展信号结合使用时，产生的序列提供了一个控制信号，可以控制行和列中的多个像素，而在发送像素新状态的信号时不发生冲突，如图8中的示例所示。LUT还可以包括用于定义组的规则。LUT可以基于输入数据中指示的灰度数、每个像素的输入信号大小、输入信号的时钟周期数、扩展信号的长度、阵列的大小等，或这些特征的任意组合来定义每个规则。
图8示出将图7所示的转换后的控制信号发送到像素元件阵列118的顺序。为了简化说明，图8使用了由以4×4矩阵布置的16个像素元件组成的显示系统。每行的控制信号以结束位结束。顺序信号与时钟信号同步，被顺序地发送到列驱动器116。所发送的信号是图8的阴影部分。例如，传输到列1的控制信号为'0-1-1-1-1-1-0-0-1-1-1-1-1-0-0-1-1-0-1-1'。另外，根据LUT，从控制器112发送用于选择行的行选择信号到定序器115。在这种情况下，定序器115的行选择信号与时钟信号同步，为'i-ii-i-iii-iv-iv-i-iii-iii-ii-iii-ii-ii-iv-i-i-ii-iv-iii-iv'的顺序。定序器115根据行选择信号选择行驱动器117。因此，例如，在列1中，首先发送的控制信号'0'被发送到列1行0的像素元件。接下来发送的控制信号'1'被发送到列1行1的像素元件。此外，接下来要发送的控制信号'1'被发送到列1行0的像素元件。即，在列1行0的像素元件中，'0'保持2U的时间(对应于OFF状态)，然后输入'1'(对应于ON状态)。换句话说，定序器115顺序地选择多个行驱动器(或在替代布置中的列驱动器)。定序器115可以是例如互补金属氧化物半导体(CMOS)逻辑电路，其为行驱动器和列驱动器提供地址序列。
如上所述，通过发送控制信号，可以将每行的控制信号叠加并发送到每个列驱动器116。
尽管上面已经描述了由4×4矩阵的16个像素元件组成的显示系统，但是也可以使用更高分辨率的显示系统。例如，此系统还可与1920×1080的全高清(HD)或3840×2160的4K显示系统一起使用。在这种情况下，因为列是1920或3840个像素元件，所以可以在控制器112和列驱动器116之间放置解复用器(Demux)。因为行变成1080或2160个像素元件，所以当控制信号被分成4组时可以分别使用270块或540块执行控制。另外，尽管已经将视频数据描述为4位数据，但是为了进一步增强灰度亮度，可以使用8位或10位数据。在这种情况下，有效解决方案的组合为两个以上。对于10位数据，存在70个划分的有效解决方案。因此，可以用16组控制1080行。
根据上述系统，可以在不使配线等的结构复杂化的情况下实现灰度级的高分辨率的显示系统。
控制器112可以从存储在LUT存储器114中的多个LUT中选择要用于每个帧的查找表。例如，通过在逐帧的基础上在表1和表2之间切换，显示与行相对应的视频数据的行序列的模式将逐帧改变。观看者将使用非顺序的行驱动器识别更少的伪像。即，例如，如果将线分成诸如Group1＝1-100，Group2＝101-200等的一些块，则在第100行和第101行之间是不规则的。如果块之间的边界每帧更改一次，则这是一种可能被本文的教导所掩盖的伪像。控制器可以以预定顺序从多个查找表中选择要使用的查找表。控制器可以从多个查找表中随机选择要使用的查找表。
参考图9，图9描述图像显示系统101的显示过程。图9是控制器112的数据和信号处理步骤的流程图。控制器112可以以硬件、软件或其任意组合来实现。硬件可以包括计算机、专用集成电路(ASIC)、可编程逻辑阵列、光学处理器、可编程逻辑控制器、微码、微控制器、服务器、微处理器、数字信号处理器或任何其他合适的电路。控制器112可以单独地或组合地包含任何前述硬件。可以使用具有计算机程序的通用计算机或通用处理器来实现控制器112，其中该计算机程序在被执行时执行本文所述的任何相应方法、算法和/或指令。可以采用包含用于执行本文所述的任何方法、算法或指令的其他硬件的专用计算机/处理器。
在步骤S101中，控制器112从外部设备由接口111接收视频数据，例如HDMI。
在步骤S102中，控制器112可选地将接收到的视频数据存储在帧存储器113中。
在步骤S103中，控制器112根据存储在LUT存储器114中的LUT读取存储在帧存储器113中的视频数据。LUT可以是预先存储的多个LUT之一，以将有效组定义为如上所述。可以根据系统101的显示分辨率、组的数量或其他特征来存储LUT。
帧存储器113和LUT存储器114的每一个可以包括任何类型的硬件存储器。例如，每个都可以是只读存储器(ROM)设备、随机存取存储器(RAM)设备、其他类型的存储器或其组合。可以使用任何其他合适类型的存储设备或非暂时性存储介质。帧存储器113和LUT存储器114可以是相同或不同类型的存储器。帧存储器113和LUT存储器114之一或两者可以与控制器112集成在一起而不是作为单独的设备。帧存储器113和LUT存储器114可以组合在单个存储设备中。
在步骤S104中，控制器112根据LUT排列数据顺序，并生成控制信号。
在步骤S105中，控制器112将控制信号发送到列驱动器116。
在步骤S106中，控制器112根据LUT将行选择信号发送至定序器115。
在步骤S107中，像素元件阵列118基于来自列驱动器116的控制信号和来自定序器115的行选择信号来显示选择的像素元件。
图10A至图10C示出了在将输入视频数据分为多个块的情况下，将多个组(例如在该示例中为组i-iv)分配给多个块的不同分配情况。如下所示，将多个组分配给块可以包括以随机顺序或预定顺序将多个组中的每个分配给相应的块。预定顺序可以指定以每个块相同的顺序或每个块不同的顺序将多个组中的每个组分配给相应块中的多个行中的相应行。
在图10A的示例中，行被分成四个块并显示。在这种情况下，在每个块中显示的组以U单位从组i移到组iv。因此，在周期性出现的块之间的接缝(例如边界)有可能使观看者感到不适(例如，识别不连续)。
图10B是在四个块内交错显示组的示例的概念图。在这种情况下，每个块中的组不是按组i到组iv的顺序排列。因此，例如，通过在图10A和图10B的显示之间进行切换，在周期性出现的块之间的接缝不会使观看者感到不适。
图10C是四个块被分散和交错的示例的概念图。在这种情况下，不同的块分配给每一行，并且块之间的边界会很好地分散。因此，观看者观察到的在周期性出现的块之间的边界更少。另外，在图10A和图10C的显示之间进行切换将使接缝不那么明显。
以这种方式，控制器112根据查找表将帧存储器113的视频数据划分为多个块，并将组分配给构成每个块的每个视频数据。另外，控制器112可以根据用于每个帧的查找表，将组分配给组成每个块的每个视频数据。另外，控制器112可以根据查找表以预定顺序将组分配给构成每个块的每个视频数据。另外，控制器112可以根据查找表随机地(即以随机顺序)将组分配给构成每个块的每个视频数据。
尽管已经根据某些实施例描述了本发明，但是应该理解，这样的公开不应该被解释为限制性的。对于本领域技术人员而言，在阅读本公开之后，各种改变和修改是显而易见的。因此，应当将所附权利要求书解释为覆盖落入其范围内的所有替代和修改。