具体实施方式

为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

本发明设计了基于CPLD的数字式正弦波电路，参照图1所示，该电路包括CPLD单元、RC加权滤波电路和有源滤波电路，CPLD单元输入端接收外部基准时钟信号、外部同步信号和预设的初始相位，输出端连接RC加权滤波电路的输入端，RC加权滤波电路的输出端连接有源滤波电路的输入端；CPLD单元根据预设的初始相位、输入的外部基准时钟信号、外部同步信号对输出的正弦信号相位、频率进行调整，RC加权滤波电路调整CPLD单元输出引脚所接的电阻对正弦信号的波形进行调整，降低正弦波形失真度，最后波形经过运放构成的有源滤波电路，减少谐波，为逆变器提供一个良好的基准正弦波。

参照图3所示，CPLD主要通过以下步骤实现数字式正弦波输出：

1)获取正弦波初始相位设置信号

2)获取外部同步信号状态上升沿

3)根据正弦波初始相位设置信号输出IO信号给RC加权滤波电路

4)根据外部基准时钟信号对输出IO信号进行移位操作

5)当再次收到外部同步信号上升沿后重复第3、4步骤的操作

步骤1)依据三相交流电源任意两相之间的相位差为120°或240°两种情况中一种，在CPLD的输入信号中设置两个引脚作为正弦波初始相位设置信号，当两路离散量信号为00时，正弦波初始相位为0°，当两路离散量信号为01时，正弦波初始相位为120°，当两路离散量信号为10时，正弦波初始相位为240°，根据正弦波初始相位值，给CPLD输出端的RC加权滤波电路进行预置输出。

步骤2)每个CPLD时钟的上升沿均获取外部同步信号状态，并存入缓存变量，当下一个CPLD时钟的上升沿到来时将缓存中的外部同步信号状态与新获取的进行对比，判断是否出现0→1的电平变化。

步骤3)当接收到外部同步信号上升沿后，根据步骤1获取的正弦波初始相位设置信号状态，对输出给RC加权滤波电路的9路IO信号(D1～D9)进行设置。外部同步信号用于对CPLD输出给RC加权滤波电路的数字信号进行复位，每次复位后根据正弦波初始相位值，给CPLD输出端的RC加权滤波电路进行预置输出，复位的频率与输出正弦波的频率相同，防止CPLD输出的正弦波基准信号与外部主机正弦波之间的相位差出现累积误差。

步骤4)当接收到外部基准时钟信号上升沿后对输出给RC加权滤波电路的9路IO信号(IO5～IO13)进行移位操作，移位的顺序为IO5→IO6、IO6→IO7、IO7→IO8、IO8→IO9、IO9→IO10、IO10→IO11、IO11→IO12、IO12→IO13、(！IO13)→IO5，每接收到一个外部基准时钟信号上升沿就进行一次移位操作。

步骤5)根据接收到的接收到外部基准时钟信号连续进行移位操作，直到再次收到外部同步信号上升沿后重复第3、4步骤的操作。

按照图2所示连接以下器件：CPLD芯片U1作为正弦波控制芯片，监测外部输入的基准时钟信号(IO1)、同步信号(IO2)和初始相位设置信号(IO3、IO4)，根据以上的三种信号控制IO5～IO13的输出高低电平。每接收到一个外部输入的基准时钟信号上升沿后，IO5～IO13进行一次移位操作，移位顺序为IO5→IO6、IO6→IO7、IO7→IO8、IO8→IO9、IO9→IO10、IO10→IO11、IO11→IO12、IO12→IO13、(！IO13)→IO5，电阻R1～R9、电容C1组成RC加权滤波电路，其中电阻R1～R9决定了正弦波形的波形系数，可通过调节R1～R9的电阻值改变输出正弦波形。电容C2起隔直作用，将C1上正弦波的直流成分滤除。电阻R10～R13、电容C3和C4、运放U2共同组成一个二阶低通滤波器，将经过C2的正弦波中高频谐波成分滤除，输出一个含有较低谐波的标准正弦波。

由上述技术方案可以看出，本发明所产生的正弦信号具有频率、幅值、相位、波形系数等参数高度稳定准确和波形失真度小的优点，可设置正弦波形的初始相位，接收外部同步信号，与外部主机保持一个预置的相位差。同时该电路还具有受环境温度影响小的优点，可作为单相或三相逆变器的参考基准信号，满足较宽温度范围的使用。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。