具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。

本申请提供的信号电平转换电路通过设置多个PMOS管进行交叉耦合结构的连接作为电平转换电路，输入信号依次通过输入反相器电路、电平转换电路和输出反相器电路后，实现信号的电平转换，同时在信号进行翻转时可以实现信号电平的高速转换，提高电平的转换速度和效率，功能可靠，同时电路结构简单，面积小，节约成本。

请参照图1，传统的信号电平转换电路采用第一PMOS管MP1、第一NMOS管MN1、第二PMOS管MP2和第二NMOS管MN2作为输入反相器电路，采用第五PMOS管MP5、第八PMOS管MP8、第三NMOS管MN3和第四NMOS管MN4作为电平转换电路，采用第九PMOS管MP9和第五NMOS管MN5作为输出反相器电路，实现对信号电平的转换，但是，当输入反相器电路的信号输入端的输入信号发生翻转时，第三NMOS管MN3和第四NMOS管MN4必须克服由第五PMOS管MP5和第八PMOS管MP8组成的交叉耦合锁存器对上一个信号输入状态的锁定，即需要实现(vdd1-vth_MN11)*gm_MN11>(vdd2-vth_MP11)*gm_MP11；其中，Vdd1为第一电源端电压，Vdd2为第二电源端电压，vth_MN11为第三NMOS管MN3的阈值电压，vth_MP11为第五PMOS管MP5的阈值电压，gm_MN11为第三NMOS管MN3的跨导，gm_MP11为第五PMOS管MP5的跨导；在第二电源端的电压最大，第一电源端的电压最小，第三NMOS管MN3的阈值电压最大时，要求第三NMOS管MN3和第四NMOS管MN4的沟道宽长比远远大于第五PMOS管MP5和第八PMOS管MP8的沟道宽长比，但对于一定的信号速度，第三NMOS管MN3的沟道宽长比越大过则要求的前级启动反相器的尺寸越大，同时第五PMOS管MP5的沟道宽长比越小则降低了节点T1的上升速度，其中，T1为第八PMOS管MP8的漏极、第四NMOS管MN4的漏极和输出反相器电路的连接点，从而约束了信号速度，造成信号转换效率低。

基于此，本实施例提供一种信号电平转换电路，通过设置多个PMOS管进行交叉耦合结构的连接作为电平转换电路，交叉耦合锁存器设置为6个PMOS管；其中，在原有架构的第五PMOS管MP5基础上，增加第三PMOS管MP3和第四PMOS管MP4与其连接；在原有结构的第八PMOS管MP8上，增加第六PMOS管MP6和第七NMOS管MP7与其连接；输入信号依次通过输入反相器电路、电平转换电路和输出反相器电路后，实现信号的电平转换，同时在信号进行翻转时可以实现信号电平的高速转换，提高电平的转换速度和效率，功能可靠，同时电路结构简单，面积小，节约成本。

图2为本申请实施例提供的一种信号电平转换电路的结构示意图。参考图2，该电路具体包括：输入反相器电路、电平转换电路和输出反相器电路。

其中，所述电平转换电路包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管、第八PMOS管MP8、第三NMOS管MN3、第四NMOS管MN4、第一信号输出端outb和第二信号输出端out。

其中，所述输入反相器电路包括：第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2；所述输出反相器电路包括：第九PMOS管MP9、第十PMOS管MP10、第五NMOS管MN5和第六NMOS管MN6。

具体的，所述第三PMOS管MP3的源极连接所述第五PMOS管MP5的漏极和所述第四PMOS管MP4的源极，栅极连接所述第一信号输出端outb，漏极连接所述第三NMOS管MN3的漏极、所述第四PMOS管MP4的漏极和所述第八PMOS管MP8的栅极；所述第四PMOS管MP4的栅极连接所述第二信号输出端out；所述第五PMOS管MP5的源极连接第二电源端Vdd2，栅极连接所述第六PMOS管MP6的漏极、所述第七PMOS管的漏极、所述第四NMOS管MN4的漏极和所述输出反相器电路；所述第六PMOS管MP6的源极连接所述第七PMOS管的源极和所述第八PMOS管的漏极，栅极连接所述第二信号输出端out；所述第七PMOS管的栅极连接所述第一信号输出端outb；所述第八PMOS管MP8的源极连接第二电源端Vdd2；所述第三NMOS管MN3的栅极连接所述输入反相器电路，源极连接接地端；所述第四NMOS管MN4的栅极连接所述输入反相器电路，源极连接接地端；所述第一信号输出端outb连接所述输出反相器电路，所述第二信号输出端out连接所述输出反相器电路的输出端。

具体的，所述第一PMOS管MP1的源极连接第一电源端Vdd1，栅极连接信号输入端IN和所述第一NMOS管MN1的栅极，漏极连接所述第一NMOS管MN1的漏极和所述第四NMOS管MN4的栅极；所述第一NMOS管MN1的源极连接接地端。

具体的，所述第二PMOS管MP2的源极连接第一电源端Vdd1，栅极连接所述第一PMOS管MP1的漏极和所述第二NMOS管MN2的栅极，漏极连接所述第二NMOS管MN2的漏极和所述第三NMOS管MN3的栅极；所述第二NMOS管MN2的源极连接接地端。

具体的，所述第九PMOS管MP9的源极连接第二电源端，栅极连接所述第五NMOS管MN5的栅极，漏极连接所述第一信号输出端outb、所述第五NMOS管MN5的漏极、所述第十NMOS管MP10的栅极和所述第六NMOS管MN6的栅极；所述第五NMOS管MN5的源极连接接地端；所述第十NMOS管MP10的源极连接第二电源端，漏极连接所述第六NMOS管MN6的漏极和所述第二信号输出端out；所述第六NMOS管MN6的源极连接接地端。

示例性的，所述第一PMOS管MP1、所述第二PMOS管MP2、所述第一NMOS管MN1和所述第二NMOS管MN2均采用薄栅氧低压MOS管。

示例性的，所述第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管、第八PMOS管MP8、第三NMOS管MN3、第四NMOS管MN4、所述第九和第十PMOS管MP9、MP10和所述第五和第六NMOS管MN5、MN6均采用厚栅氧高压MOS管。

具体的，交叉耦合锁存器设置为6个PMOS管；其中，在原有架构的第五PMOS管MP5基础上，增加第三PMOS管MP3和第四PMOS管MP4与其连接；在原有结构的第八PMOS管MP8上，增加第六PMOS管MP6和第七NMOS管MP7与其连接。

可选的，第七PMOS管MP7的沟道宽长比远远小于第六PMOS管MP6的沟道宽长比。第四PMOS管MP4的沟道宽长比远远小于第三PMOS管MP3的沟道宽长比。

其中，当信号输入端输入高电平信号时，第六PMOS管MP6的漏极端电压等于节点V0的电压，即V0＝Vdd2，节点V0为第五PMOS管MP5的栅极、第六PMOS管MP6的漏极、第七PMOS管的漏极和第四NMOS管MN4的源极的连接点。此时第一信号输出端outb输出低电平信号，即outb＝0，第七PMOS管和第八PMOS管MP8导通，第六PMOS管MP6截止；因为第七PMOS管的沟道宽长比远远小于和第六PMOS管MP6的沟道宽长比，因此，第七PMOS管对节点V0的上拉电压很小，此时第一信号输出端outb通过输出反相器电路后，第二信号输出端out输出高电平信号，即out＝1。

其中，当信号输入端输入信号由高电平变为低电平时，第四NMOS管MN4导通，此时第七NMOS管MP7对节点V0的上拉电压为弱上拉，第四NMOS管MN4将节点V0的电压拉到0；当第四NMOS管MN4将节点V0的电压拉到0，第二信号输出端out的电压为out＝0，即第二信号输出端out输出低电平信号，第一信号输出端outb的电压为outb＝Vdd2，此时第六PMOS管MP6导通，第七PMOS管和第八PMOS管MP8截止。

其中，当信号输入端输入信号由低电平升为高电平时，第四NMOS管截止，第三NMOS管MN3将节点Vob的电压下拉至0，即Vob＝0，第六PMOS管MP6和第八PMOS管MP8导通，将节点V0的电压强上拉，直到V0的电压被拉高使得第二信号输出端out的电压out＝Vdd2，即第二信号输出端out输出高电平信号，此时第六PMOS管MP6再次截止，第七PMOS管和第八PMOS管MP8导通，因为第七PMOS管的沟道宽长比远远小于和第六PMOS管MP6的沟道宽长比，因此，第七PMOS管对节点V0的上拉电压很小，此时第一信号输出端outb通过输出反相器电路后，第二信号输出端out输出高电平信号，即out＝1。

在上述实施例的基础上，本申请实施例还提供了一种信号电平转换电路实现方法，本实施例提供的号电平转换电路实现方法，包括：

若信号输入端输入高电平信号，第二信号输出端out输出高电平信号；

若信号输入端的输入信号由高电平信号降为低电平信号时，第二信号输出端out输出低电平信号；

若信号输入端的输入信号由低电平信号升为高电平信号时，第二信号输出端out输出高电平信号。

在上述实施例的基础上，信号电平转换电路实现方法还可以具体化为：所述若信号输入端输入高电平信号，第二信号输出端out输出高电平信号，包括：

若信号输入端输入高电平信号，V0＝Vdd2；

此时outb＝0，第七PMOS管和第八PMOS管MP8导通，第六PMOS管MP6截止；

outb进入输出反相器电路后，第二信号输出端out输出高电平信号，即out＝1；

其中，V0为第五PMOS管MP5的栅极、第六PMOS管MP6的漏极、第七PMOS管的漏极和第四NMOS管MN4的漏极的连接点的电压；outb为第一输出端的输出电压信号；out为第二输出端的输出电压信号；Vdd2为第二电源端Vdd2电压。

在上述实施例的基础上，信号电平转换电路实现方法还可以具体化为：所述若信号输入端的输入信号由高电平信号降为低电平信号时，第二信号输出端out输出低电平信号，包括：

若信号输入端输入信号由高电平信号降为低电平信号，第四NMOS管MN4导通，第四NMOS管MN4将V0下拉为0；

当第四NMOS管MN4将V0下拉至0后，此时第二信号输出端out输出低电平信号，即out＝0，同时outb＝Vdd2，此时第六PMOS管MP6导通，第七PMOS管和第八PMOS管MP8截止。

在上述实施例的基础上，信号电平转换电路实现方法还可以具体化为：所述若信号输入端的输入信号由低电平信号升为高电平信号时，第二信号输出端out输出高电平信号，包括：

若信号输入端输入信号由低电平信号升为高电平信号，第三NMOS管MN3将Vob下拉至0，即Vob＝0；

第四NMOS管截止，第六PMOS管MP6和第八PMOS管MP8导通，将V0强上拉，直到V0被拉高使得out＝Vdd2，即第二信号输出端out输出高电平信号；

此时第六PMOS管MP6截止，第七PMOS管和第八PMOS管MP8导通，outb进入输出反相器电路后，第二信号输出端out输出高电平信号，即out＝1；

其中，Vob为所述第三PMOS管MP3的漏极、所述第八PMOS管MP8的栅极和所述第三NMOS管MN3的漏极的连接点的电压。

具体的，交叉耦合锁存器设置为6个PMOS管；其中，在原有架构的第五PMOS管MP5基础上，增加第三PMOS管MP3和第四PMOS管MP4与其连接；在原有结构的第八PMOS管MP8上，增加第六PMOS管MP6和第七NMOS管MP7与其连接。

可选的，第七PMOS管MP7的沟道宽长比远远小于第六PMOS管MP6的沟道宽长比。第四PMOS管MP7的沟道宽长比远远小于第三PMOS管MP3的沟道宽长比。

其中，当信号输入端输入高电平信号时，第六PMOS管MP6的漏极端电压等于节点V0的电压，即V0＝Vdd2，节点V0为第五PMOS管MP5的栅极、第六PMOS管MP6的漏极、第七PMOS管的漏极和第四NMOS管MN4的源极的连接点。此时第一信号输出端outb输出低电平信号，即outb＝0，第七PMOS管和第八PMOS管MP8导通，第六PMOS管MP6截止；因为第七PMOS管的沟道宽长比远远小于第六PMOS管MP6沟道的宽长比，因此，第七PMOS管对节点V0的上拉电压很小，此时第一信号输出端outb通过输出反相器电路后，第二信号输出端out输出高电平信号，即out＝1。

其中，当信号输入端输入信号由高电平变为低电平时，第四NMOS管MN4导通，此时第七PMOS管MP7对节点V0的上拉电压为弱上拉，第四NMOS管MN4将节点V0的电压拉到0；当第四NMOS管MN4将节点V0的电压拉到0，第二信号输出端out的电压为out＝0，即第二信号输出端out输出低电平信号，第一信号输出端outb的电压为outb＝Vdd2，此时第六PMOS管MP6导通，第七PMOS管和第八PMOS管MP8截止。

其中，当信号输入端输入信号由低电平升为高电平时，第三NMOS管MN3将节点Vob的电压下拉至0，即Vob＝0，第四NMOS管截止，第六PMOS管MP6和第八PMOS管MP8导通，将节点V0的电压强上拉，直到V0的电压被拉高使得第二信号输出端out的电压out＝Vdd2，即第二信号输出端out输出高电平信号，此时第六PMOS管MP6再次截止，第七PMOS管和第八PMOS管MP8导通，因为第七PMOS管的沟道宽长比远远小于和第六PMOS管MP6的沟道宽长比，因此，第七PMOS管对节点V0的上拉电压很小，此时第一信号输出端outb通过输出反相器电路后，第二信号输出端out输出高电平信号，即out＝1。

在本实施例中，可以采用仿真软件来实现对本实施例信号电平转换电路实现方法进行测试：对传统结构的电平转换电路和本实施例的信号电平转换电路，在相同调解下输入信号的速率，如设置第一电源端Vdd1电压为1V，第二电源端Vdd2电压为3.6V，设置相同温度，得到传统架构的信号电平转换电路最多能够通过70MHz的信号，而本实施例的信号电平转换电路可以通过160MHz的信号，即本实施例的信号电平转换电路将处理信号频率提高超过128％。

上述，通过设置多个PMOS管进行交叉耦合结构的连接作为电平转换电路，输入信号依次通过输入反相器电路、电平转换电路和输出反相器电路后，实现信号的电平转换，同时在信号进行翻转时可以实现信号电平的高速转换，提高电平的转换速度和效率，功能可靠，同时电路结构简单，面积小，节约成本。

在本实施例中，上述实施例仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围，比如MP3，MP4，MP6，MP7的实现形式除了文中的厚栅氧高阈值MOS管开关外，还应包括但不限于低阈值MOS管开关，三极管开关等等其他的开关类型。

上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由权利要求的范围决定。