具体实施方式

在随后的描述中，图示了各种具体细节，以提供对根据本说明书的实施例的各种示例的深入理解。可以在没有一个或多个特定细节的情况下，或者利用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细图示或描述已知的结构、材料或操作，使得实施例的各个方面不会被模糊。

在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示相对于该实施例描述的特定配置、结构或特性包括在至少一个实施例中。因此，在本说明书的各个方面中可能出现的诸如“在实施例中”、“在一个实施例中”的短语不一定精确地指代同一实施例。此外，在一个或多个实施例中，可以以任何适当的方式来将特定的构型、结构或特性进行组合。提供本文中使用的附图标记仅出于方便起见，因此不限定保护的程度或实施例的范围。

图1是在如下文章中讨论的具有受控压摆率的输出驱动器电路的电路图：S.K.Shin等人:“Slew-Rate-Controlled Output Driver Having Constant TransitionTime Over Process,Voltage,Temperature,and Output Load Variations”,IEEETransactions on Circuits and Systems,TCAS-II,卷54,No.7,2007年7月,页601。

该常规解决方案提供了不论环境变化如何，具有恒定转变时间的压摆率受控的输出驱动器。

在图1中例示的解决方案采用在电路输出V_PAD与前驱动器级中两个开关S1和S2之间的节点之间的电容反馈(电容器C_f)，电路输出V_PAD在PAD节点处被感测，PAD节点在两个输出CMOS驱动器晶体管MD1与MD2之间。开关S1和S2被配置为将电容器C_f耦合(以汲取和注入电流i_c1和i_c2)到相应中间点A1和A2，相应中间点A1和A2在成对的互补P型和N型MOSFET晶体管M10、M20和M30、M40与CMOS驱动器晶体管MD1和MD2的控制端子(栅极PG和NG)之间，成对的互补P型和N型MOSFET晶体管M10、M20和M30、M40分别提供用于电流I₁₀和I₂₀通过其的流动路径。

如所报道的，图1中例示的解决方案使用0.13-mum CMOS工艺设计和制备，以允许转变时间与工艺、电压、温度和输出负载变化无关。例如，归因于PVT变化的输出驱动器转变时间的标准化变化被报道与常规的输出驱动器相比改进了74％-80％，其中比较结果指示归因于在典型工艺中从10pF到100pF(变化10倍)输出负载改变的转变时间上的归一化变化，电压和温度拐角改进了高达66％。

如果被供应有1.2V的电压，则图1中例示的解决方案可以符合USB规范。注意的是，这样的驱动器将容易受到输出(在PAD节点处)与比所指示电源的高的电压的意外接触的伤害。

如图1所例示的解决方案的输出稳健性可以通过采用“较高电压”MOSFET技术(例如，3.3V MOSFET)来改进。注意的是，因为每个MOSFET的电压阈值可能大于1.2V，所以这样的选择可能会引起功能问题。

可能考虑的另一选择是将两个不同的电压施加到CMOS驱动器级(MD1和MD2)和前驱动器级(包括对M10、M20和M30、M40)。虽然一方面促进MD2的接通，但对于MD1则没有这样的效果可以被预期。

一个或多个实施例可以借助于图2所例示的驱动器电路10解决这些问题。

如图2所例示的电路10包括驱动器级(例如，CMOS)12，驱动器级12包括两个(输出)晶体管(例如，N沟道MOSFET)MN1和MN2。这些晶体管具有通过其电流路径(在诸如MOSFET的场效应晶体管的情况下，源极-漏极)，从而提供从供应电压线VCC和接地GND与在MN1和MN2之间的输出节点OUT的电流线。

例如，如图2所例示的，MN1的漏极耦合到电压线VCC，并且其源极耦合到输出节点OUT，而MN2的漏极耦合到输出节点OUT，并且其源极耦合到接地GND。

如图2所例示的电路10还包括前驱动器级(pre-driver)，前驱动器级被配置为分别驱动MN1和MN2的控制端子MN1_G和MN2_G(在诸如MOSFET的场效应晶体管的情况下为栅极)。为了此效果，这样的前驱动器级可以包括被标记为141和142的两个子级，两个子级耦合在(可能地，共同的)供应电压线VDD与接地GND之间，供应电压线VDD可以引入与线VCC的电压不同的电压。

如本文所例示的，子级141包括两个晶体管(例如，N沟道MOSFET)M1和M2，并且子级142包括晶体管(例如，N沟道MOSFET)M3。

如图2所例示的，子级141包括从VDD到接地GND的电流线，电流线包括耦合到VDD的电流发生器I3、以及第一开关1和第二开关2，其中第一开关1在I3与第二开关2之间。从VDD到接地GND的另一电流线包括：耦合到VDD的电流发生器I4、以及通过M2(在诸如MOSFET的场效应晶体管的情况下为源极-漏极)和电容器C1的电流路径，其中M2在I4与电容器C1之间。如本文所例示的，M2的漏极耦合到I4，M2的源极耦合到C1并且耦合到开关1与2之间的中间点，并且被配置为在该点处接收跨电容器C1的电压VC1。如本文中所例示的，M2以类二极管(diode-like)配置，其电流路径(在诸如MOSFET的场效应晶体管的情况下，在漏极处)短路到控制端子(在诸如MOSFET的场效应晶体管的情况下，栅极)。

从VDD到接地GND的另外的电流线包括：电流发生器I5，电流发生器I5耦合到VDD以及以类二极管配置的M1，其中M1的电流路径被短路(在诸如MOSFET的场效应晶体管的情况下，漏极)到控制端子(在诸如MOSFET的场效应晶体管的情况下为栅极)，并耦合到I5，并且M1的电流路径(在诸如MOSFET的场效应晶体管的情况下，在源极处)被耦合到接地GND。子级141还包括第三开关1'和第四开关2'。

如图2所例示的，第三开关1’耦合在被短路至M2的电流路径(在诸如MOSFET的场效应晶体管的情况下，源极-漏极)的控制端子(在诸如MOSFET的场效应晶体管的情况下，栅极)与MN1的控制端子MN1_G(在诸如MOSFET的场效应晶体管的情况下，栅极)之间。第四开关2'耦合在被短路到M1的电流路径(在诸如MOSFET的场效应晶体管的情况下，栅极-到-漏极)的控制端子(在诸如MOSFET的场效应晶体管的情况下，栅极)和MN1的控制端子MN1_G(在诸如MOSFET的场效应晶体管的情况下，栅极)之间。

开关1'和2'利用与前面讨论的第一开关1和第二开关2相同的基本标号表示，以指示开关1、1'以及开关2、2'将以相同方式被操作，即，其中分别作为由于开关1的断开或闭合的结果，开关1'断开或闭合，以及分别作为开关2的断开或闭合的结果，开关2'断开或闭合。

如图2所例示的，子级142包括从VDD到接地GND的电流线，该电流线包括：电流发生器I1，电流发生器I1耦合到VDD以及耦合到以类二极管配置的M3，其中M3的电流路径被短路(在诸如MOSFET的场效应晶体管的情况下，在漏极处)到控制端子(在诸如MOSFET的场效应晶体管的情况下，栅极)，其中电压VM3存在于该短路节点处。从VDD到接地GND的另一电流线包括：电流发生器I2，电流发生器I2耦合到VDD以及第五开关2”，第五开关2”进而耦合到以类二极管配置的M3，其中M3的电流路径被短路(在诸如MOSFET的场效应晶体管的情况下，在漏极处)到控制端子(在诸如MOSFET的场效应晶体管的情况下，栅极)。

如图2所例示的，在该短路节点处存在的电压VM3被适于经由(第二)电容器C2耦合到输出节点OUT，并且经由第六开关2”'耦合到MN2的控制端子MN2_G(在诸如MOSFET的场效应晶体管的情况下，栅极)。如图2所例示的，提供第七开关1”，第七开关1”被配置为在MN2的控制端子MN2_G(在诸如MOSFET的场效应晶体管的情况下，栅极)与接地GND之间动作，以能够将MN2_G迫使为接地电平。

再次，前面讨论的第一开关1和第二开关2的相同基本标号用于开关1”、2”、2”'指示开关1”和开关2”、2”'将以与开关1和2相同的方式进行操作，即，分别作为开关1处于断开或闭合的结果，开关1”处于断开或闭合，以及分别作为开关2处于断开或闭合的结果，开关2”、2”'处于断开或闭合。

出于该目的，电流发生器I1、I2、I3、I4和I5可以按照本领域技术人员已知的任何方式来实现。开关1、2、1”、2”和2”'也同样如此，其可以被实现为诸如晶体管的电子开关。

如图2所例示的，电容性负载CLOAD可以耦合在输出节点OUT与接地GND之间。将理解，负载CLOAD可以是与实施例不同的元件。

一个或多个实施例适合于利用“较高电压”MOSFET技术来实现，从而避免与MOSFET接通有关的问题，保持聚焦在输出的上升时间和下降时间之间的良好匹配上。

例如，电路10可以使用3.3V或更高的技术来实现。根据用于(例如，USB)通信的电压电平，VCC可以为1.8V或更低。在一个或多个实施例中，针对两个子级141和142，VDD可以设置为相同的值，该值比VCC(例如，VCC+为1.5V)高，以便促进有效地驱动MOSFET晶体管。

相对于开关1、2、1'、2'、1”、2”'从PHASE 1(1、1'、1”闭合并因此导电，图3最上方图中的信号1为“高”)到PHASE 2(2、2'、2”、2”'闭合并因此导电，图3中第二最上方图中的信号2为“高”)(反之亦然)的时钟切换，本文所例示的CMOS驱动器部分12促进实现到输出节点OUT的期望电压、斜率和延迟。

指示开关位置的“相”(phase)1和2可以与旨在通过如负载CLOAD所表示通信线(例如，USB)从发射TX发射的数字比特相关，通过示例的方式，如在图3的最下方图中示出的，其中来自电路10的在输出节点OUT处的接通-断开(基本上，经ASK调制)二值化的信号，电路10的定时经由两个最上方图中的相信号PHASE 1和PHASE 2来控制。

从图3的这两个最上方图可以理解，这些“相”信号可能不一定是方波时钟信号。而且，类似于负载CLOAD，发射机TX可以是与实施例不同的元件。

可以描述本文所例示的电路10的可能操作(通过参考示例性实现，其中MN1、MN2、M1、M2和M3是诸如N型或N沟道MOSFET晶体管的场效应晶体管)并且假设从(PHASE 1)条件(开关1、1'和1”闭合，并且因此导电，而开关2、2'、2”和2”'断开并且不导电)开始，其中(例如，电容性)负载CLOAD和C1完全放电，即如图3所示，输出节点OUT处的信号(简称信号OUT)和跨C1的电压VC1等于0V。

MN1的栅极(MN1_G)耦合到M1的相互短路的栅极和漏极，从而将MN1_G的开始电压设置为稍微低于导通阈值MN1 MOSFET。

在相1中，MN2的栅极(MN2_G)通过开关1”保持耦合到接地，使得MN2是关断的(不导电)。电容器C1将以恒定电流(I3+I4)开始充电，并且跨C1的电压VC1将以恒定速率(I3+I4)/C1增长。晶体管M2将以恒定电流操作，因此在其漏极(电压为VM)和源极(电压为VC1)之间产生恒定电压。结果，例如如图3的第三图所示，电压MN1_G将从所定义的电压(M2的阈值)开始以恒定速率增长。

随着电压MN1_G变高，如果VDD高于VCC(例如，VDD>VCC+1.5V)，则电流I3和I4将经历饱和效应，从而降低它们的增长率，具有对OUT的可忽视的影响。

如可见的，例如，在图3的最下方图中，施加到MN1_G的斜坡将导致OUT上的斜坡(即，输出节点OUT处的电压)，其利用相同的斜率复制。

通过假设(其在本文中所考虑的情况下是明智的假设)与输出节点OUT耦合的负载CLOAD实质上是大电容(CLOAD>>C1)，恒定斜坡将导致恒定电流电容充电直到跨CLOAD的电压达到VCC，其中MN1_G上的电压达到VDD，因此促进利用(非常)低的等效电阻使MN1接通(即，导电)。

本文所例示的电路10将静态地操作直到PHASE 1结束，其中MN1_G变成为高阻抗节点并且电容(C1和COUT)“保持”该情形。

在PHASE 2的开始点(开关1、1'和1”断开并且因此不导电，而开关2、2'、2”和2”'闭合并且导电)处，CLOAD可以认为是完全充电至VCC，即，如图3所示，信号OUT等于VCC。

电容C1将被开关2短路，使得跨电容C1的电压(即，VC1)将为零(接地电平GND)。

MN1的栅极(MN1_G)将耦合到M1，M1的栅极和漏极相互短路，因此将MN1_G处的电压保持稍微低于MN1 MOSFET的阈值，MN1 MOSFET处于断开状态(非导电)，直到PHASE 2结束。

作为开关1”现在断开并且开关2”和2”'闭合的结果，MN2的栅极MN2_G将从接地GND切换到M3的阈值并变得越来越导电。

电流I1+I2将使得MN2_G处的电压迅速达到MN2的阈值，并且使得MN2利用其漏极与栅极之间的电容C2和跨C2的电压VC2而在饱和状态中操作。MN2的饱和状态促进信号OUT的恒定下降时间，直到转变结束。

退出饱和状态(即，OUT<MN2_G——相应阈值)会对负载电容CLOAD放电产生饱和作用，但因为CLOAD>>C2，其在这个范围具有可忽视的影响(在所考虑的条件下这也是明智的假设)。

在完成转变之后，MN2_G升到VDD并完全接通MN2。

例如，如在图3的最下方图中所示(Trise约等于Tfall)，一个或多个实施例可以促进由电路10施加到诸如CLOAD的负载的信号OUT的上升沿和下降沿(分别为Trise和Tfall)的理想匹配。

为了该效果，符合以下规范被发现是有利的：

电流I1＝I4且I4＝I5(开始条件)，

电流I1+I2＝I3+I4(充电条件)，

M1、M2和M3(例如，MOSFET)的尺寸相同，

MN1和MN2的尺寸相同，

电容值C1和C2相同，

CLOAD>>C1，CLOAD>>C2(例如，CLOAD＝400pF，且C1＝C2＝40pF)。

在如已定义的开始点电压处对栅极MN1_G和MN2_G进行预充电被类似地发现对如下是有益的：将来自数字控制切换的“接通”延迟与OUT信号切换的半高条件匹配(如所示出的，例如，在图3的最下方图中，由Tdel1、Tdel2表示)。

一个或多个实施例促进实现超过1.04V的高输出电平(例如，在1.103V-1.137V的范围内)。

一个或多个实施例同样促进实现70mV以下的低输出电平(例如，在0.3mV-24.2mV的范围内)。

实验结果指示，在一个或多个实施例中，信号OUT中的温度变化符合标准中定义的USB波罩(mask)。组件之间的匹配、负载电容、参考电流和温度的变化被发现会导致信号OUT(就边沿和延迟而言)符合USB标准规范的准确度。

图4示出了根据本发明的一个实施例的USB系统中的电路10的可能实现。USB充电器的通信逻辑、接收器电路RX、保护电路和电源电路以及USB负载的通信逻辑、接收器电路RX和保护电路可以按照本领域中已知的任何方式来实现。

本文所例示的电路(例如，10)可以包括输出级，输出级具有供应节点(例如，VCC)和输出节点(例如，OUT)，并且包括第一晶体管(例如，MN1)和第二晶体管(例如，MN2)，第一晶体管和第二晶体管具有分别耦合在供应节点和输出节点之间(在MN1的示例的例示情况下)的、以及输出节点和接地之间(在MN2的示例的情况下)的电流路径(在诸如MOSFET的场效应晶体管的例示情况下，源极-漏极)，第一晶体管和第二晶体管具有相应的控制端子(例如，在诸如MOSFET的场效应晶体管的例示情况下，诸如MN1_G、MN2_G的栅极)。

驱动级(例如，141、142)被配置为驱动第一晶体管和第二晶体管的控制端子，驱动级包括第一电容(例如，C1)和第二电容(例如，C2)、耦合到至少一个另外的供应节点的电流发生器电路装置(例如，I1、I2、I3、I4、I5)以及开关电路装置(例如，1、2、1'、2'、1”、2”、2”')，开关电路装置被配置为允许：

第一配置(例如，PHASE 1)，其中第二晶体管的控制端子被耦合(例如，经由1”)至接地，其中第二晶体管处于关断(非导电)状态，并且第一电容(例如，经由1、M2)被耦合到电流发生器电路装置(例如，I3、I4)、以及(例如，经由1')被耦合到第一晶体管的控制端子，其中第一晶体管处于接通(导电)状态，其中输出节点处的电压朝向供应节点处的电压增加，

第二配置(例如，PHASE 2)，其中第一晶体管(MN1)的控制端子(例如，经由2')被耦合到第一晶体管的关断电压(例如，VM1)，其中第一晶体管处于关断(非导电)状态，并且第二晶体管的控制端子(例如，经由2”、2”')被耦合到电流发生器电路装置(例如，I1、I2)，第二晶体管处于接通(导电)状态，其中第二电容(例如，经由2”')耦合在输出节点与第二晶体管(MN2)的控制端子之间，其中输出节点处的电压从供应节点处的电压朝向接地减小。

在本文所例示的电路中，驱动级可以包括第一子级(例如，141)和第二子级(例如，142)。第一子级被配置为驱动第一晶体管的控制端子，第一子级包括第一电容、被耦合到第一另外的供应节点(例如，VDD)的电流发生器电路装置的第一子集(例如，I3、I4、I5)、以及开关电路装置的第一子集(例如，1、2、1'、2')。第二子级(例如，142)被配置为驱动第二晶体管的控制端子，第二子级包括第二电容(C2)、被耦合到第二另外的供应节点(例如，VDD)的电流发生器电路装置的第二子集(例如，I1、I2)、以及开关电路装置的第二子集(例如，1”、2”、2”')。

在本文所例示的电路中，第一子级可以包括：充电电流源(例如，I3、I4)，其中开关电路装置的第一子集(例如，1、2、1'、2')被配置为：在第一配置中，将第一电容与充电电流源(例如，I3、I4，经由1')、以及与第一晶体管的控制端子(例如，MN1_G，经由1')耦合；并且第一子级可以包括关断电流发生器(例如，I5)，其中开关电路装置的第一子集被配置为：在第二配置中，将第一电容短路(例如，经由2)，并且将关断电流发生器(例如，经由2')耦合到第一晶体管的控制端子来向第一晶体管的控制端子施加关断电压。

在本文所例示的电路中，第一子级(141)中的充电电流源可以包括：第一电流发生器(I3)，其中开关电路装置的第一子集(1)被配置为：在第一配置(PHASE 1)中，将第一电容(C1)与第一电流发生器(I3)耦合；并且第一子级(141)中的充电电流源可以包括第二电流发生器(I4)，第二电流发生器(I4)经由晶体管(M2)而与第一电容(C1)耦合，晶体管(M2)具有以类二极管配置而耦合的控制端子和通过其的电流路径，其中开关电路装置的第一子集(1’)被配置为：在第一配置(PHASE 1)中，将以类二极管配置的控制端子和通过晶体管(M2)的电流路径与第一晶体管(MN1)的控制端子(MN1_G)耦合。

在本文所例示的电路中，第一子级中的关断电流发生器可以被耦合到关断电压发生晶体管(例如，Ml)，关断电压发生晶体管具有以类二极管配置耦合的控制端子和通过的其电流路径，其中开关电路装置的第一子集配置为：在第二配置中，将控制端子和通过关断电压发生晶体管的电流路径与第二晶体管的控制端子耦合(例如，经由2')。

在本文所例示的电路中，第二子级可以包括：开关电路装置的第二子集(例如，1”)，开关电路装置的第二子集被配置为：在第一配置中，将第二晶体管的控制端子耦合到接地；第二子级可以包括驱动电压发生晶体管(例如，M3)，具有以类二极管配置耦合的控制端子和通过其的电流路径；第二子级可以包括第一电流发生器(例如，I1)，第一电流发生器与以类二极管配置的控制端子和通过驱动电压发生晶体管的电流路径耦合，其中驱动电压发生晶体管被布置为介于第一电流发生器与接地之间，驱动电压发生晶体管的控制端子和通过其的电流路径经由第二电容耦合到输出节点；并且第二子级可以包括第二电流发生器(例如，I2)，其中开关电路装置的第二子集被配置为：在第二配置中，将以类二极管配置的控制端子和通过驱动电压发生晶体管的电流路径与第二电流发生器(例如，I2，经由2”)和第二晶体管的控制端子(例如，MN2，经由2”)耦合。

在本文所例示的电路中，充电电流源中的第二电流发生器(例如，I4)、以及第一子级中的关断电流发生器(例如，I5)、以及第二子级中的第一电流发生器(例如，I1)被配置为产生相同的电流强度(即，I1＝I4和I4＝I5)，并且由第二子级中的第一电流发生器(例如，I1)和第二电流发生器(例如，I2)产生的电流的总强度(例如，I1+I2)等于由第一子级中的充电电流源中的第一电流发生器(例如，I3)和第二电流发生器(例如，I4)产生的电流的总强度(例如，I3+I4)。

在本文所例示的电路中，第一晶体管和第二晶体管可以包括同种类型的晶体管(可选地，两者均是N沟道场效应晶体管和/或MOSFET晶体管，和/或具有相同尺寸的晶体管)。

在本文所例示的电路中，第一电容和第二电容具有相同的电容值。

本文所例示的电路可以具有耦合到输出节点的电容性负载(例如，CLOAD)，其中电容性负载具有一电容值，该电容值可以实质上比第一电容和第二电容的电容值大(例如，比其大十倍)。

一种操作本文中所例示的电路(10)的方法可以包括：将驱动级中的开关电路装置(例如，第一开关1；第二开关2；第三开关1'；第四开关2'；第五开关1”；第六开关2”；以及第七开关2”')在第一配置(例如，PHASE 1)和第二配置(例如，PHASE 2)之间交替致动，其中输出节点处的电压朝向或远离供应节点处的电压转变(例如，如图3的最下方图所示)。

本文所例示的方法可以包括：向驱动级的至少一个另外的供应节点(例如，VDD)施加一电压，该电压比施加到输出级的供应节点(例如，VCC)的电压高(例如，其中VDD>Vcc+1.5V)。

在不损害基本原理的情况下，细节和实施例可以在不脱离实施例的范围的情况下，相对于仅通过示例的方式描述的内容进行甚至更大的改变。

保护范围由所附权利要求确定。