阅读说明：本技术 积分电路及积分方法 (Integrating circuit and integrating method ) 是由 张识博 卢圣晟 李国成 于 2019-04-08 设计创作，主要内容包括：本发明提供一种积分电路及积分方法,包括：误差放大器、折线化处理模块、按比例缩小模块、控制模块、比较器及第一电容；误差放大器的第一输入端与一参考电压相连接,第二输入端与采样电压相连接；折线化处理模块的输入端与误差放大器的输出端相连接；按比例缩小模块的第一输入端与折线化处理模块的输出端相连接；控制模块的输入端与按比例缩小模块的输出端相连接,输出端与误差放大器的第二输入端相连接；比较器的第一输入端与参考电压相连接,第二输入端与控制模块的输出端相连接,输出端与按比例缩小模块的第二输入端相连接；第一电容的上极板与折线化处理模块的输出端相连接,下极板接地。本发明降低了系统及封装成本,提高了系统的可靠性。(The invention provides an integrating circuit and an integrating method, comprising the following steps: the circuit comprises an error amplifier, a fold line processing module, a scale-down module, a control module, a comparator and a first capacitor; the first input end of the error amplifier is connected with a reference voltage, and the second input end of the error amplifier is connected with the sampling voltage; the input end of the wire-folding processing module is connected with the output end of the error amplifier; the first input end of the scale-down module is connected with the output end of the broken line processing module; the input end of the control module is connected with the output end of the scaling module, and the output end of the control module is connected with the second input end of the error amplifier; the first input end of the comparator is connected with the reference voltage, the second input end of the comparator is connected with the output end of the control module, and the output end of the comparator is connected with the second input end of the scaling-down module; the upper polar plate of the first capacitor is connected with the output end of the broken line processing module, and the lower polar plate is grounded. The invention reduces the cost of the system and the packaging, and improves the reliability of the system.)

积分电路及积分方法

技术领域

本发明属于电路设计技术领域，特别是涉及一种积分电路及积分方法。

背景技术

在LED驱动技术领域中，经常需要一个闭环控制环路，将采样电压与参考电压的差值进行放大，得到补偿电压，然后根据该补偿电压去调节采样电压的大小，从而形成一个反馈闭环，将采样电压的均值稳定在参考电压值。这种方法的缺点就是所需电容的容值较大，因此需要一个外置的滤波电容，需要在芯片上预留管脚，从而导致芯片***电路复杂、增加系统成本，增加封装成本，并且很容易因电容失效导致系统方案失效。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种积分电路及积分方法，用于解决现有技术中需要容值较大的外置电容而导致的芯片***电路复杂、系统成本较高、封装成本较高及失效风险较大的问题。

为实现上述目的及其他相关目的，本发明提供一种积分电路，所述积分电路包括：误差放大器、折线化处理模块、按比例缩小模块、控制模块、比较器及第一电容；其中，

所述误差放大器包括第一输入端、第二输入端及输出端，所述误差放大器的第一输入端与一参考电压相连接，所述误差放大器的第二输入端与一采样电压相连接，所述误差放大器用于计算所述参考电压与所述采样电压的差值并放大，以得到误差放大电流；

所述折线化处理模块的输入端与所述误差放大器的输出端相连接，用于将所述误差放大电流进行折线化处理，以得到波形包括周期性折线状的折线补偿电压；

所述按比例缩小模块包括第一输入端、第二输入端及输出端，所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接，用于基于所述折线补偿电压得到波纹小于所述折线补偿电压的波纹的补偿电压；

所述控制模块的输入端与所述按比例缩小模块的输出端相连接，所述控制模块的输出端与所述误差放大器的第二输入端相连接，所述控制模块用于基于所述补偿电压调整以得到所述采样电压；

所述比较器包括第一输入端、第二输入端及输出端，所述比较器的第一输入端与所述参考电压相连接，所述比较器的第二输入端与所述控制模块的输出端相连接，所述比较器的输出端与所述按比例缩小模块的第二输入端相连接；所述比较器用于比较所述参考电压与所述采样电压的大小，以得到调控电压；

所述第一电容的上极板与所述折线化处理模块的输出端相连接，所述第一电容的下极板接地。

可选地，所述第一电容集成于芯片内。

可选地，所述折线化处理模块包括：

第一开关，包括第一端及第二端，所述第一开关的第一端与所述误差放大器的输出端相连接；

第一PMOS管，所述第一PMOS管的漏极与所述第一开关的第二端相连接，所述第一PMOS管的栅极与所述第一PMOS管的漏极短接，所述第一PMOS管的源极与供电电源相连接；

第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第二PMOS管的源极与所述供电电源相连接；

第三PMOS管，所述第三PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第三PMOS管的源极与所述供电电源相连接；

第四PMOS管，所述第四PMOS管的栅极与所述第四PMOS管的漏极相短接，所述第四PMOS管的源极与所述供电电源相连接；

第五PMOS管，所述第五PMOS管的栅极与所述第四PMOS管的栅极相连接，所述第五PMOS管的源极与所述供电电源相连接；

第二开关，包括第一端及第二端，所述第二开关的第一端与所述误差放大器的输出端相连接；

第一NMOS管，所述第一NMOS管的漏极与所述第二开关的第二端相连接，所述第一NMOS管的栅极与所述第一NMOS管的漏极相短接，所述第一NMOS管的源极接地；

第二NMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第四PMOS管的漏极相连接，所述第二NMOS管的源极接地；

第二电容，所述第二电容的下极板接地；

第三开关，包括第一端及第二端，所述第三开关的第一端与所述第五PMOS管的漏极相连接，所述第三开关的第二端与所述第二电容的上极板相连接；

第四开关，包括第一端及第二端，所述第四开关的第一端与所述第二电容的上极板相连接；

第三NMOS管，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第三NMOS管的漏极与所述第四开关的第二端相连接，所述第三NMOS管的源极接地；

第五开关，包括第一端及第二端，所述第五开关的第一端与所述第三PMOS管的漏极相连接，所述第五开关的第二端与所述第二电容的上极板相连接；

第六开关，包括第一端及第二端，所述第六开关的第一端与所述第二电容的上极板相连接；

第四NMOS管，所述第四NMOS管的漏极与所述第二PMOS管的漏极相连接，所述第四NMOS管的栅极与所述第四NMOS管的漏极相短接，所述第四NMOS管源极接地；

第五NMOS管，所述第五NMOS管的栅极与所述第四NMOS管的栅极相连接，所述第五NMOS管的漏极与所述第六开关的第二端相连接，所述第五NMOS管的源极接地。

可选地，所述按比例缩小模块包括：

电流源，所述电流源的一端与供电电源相连接；

n+1级电流调整管，各所述电流调整管均包括NMOS管；各所述电流调整管的栅极均与所述电流源远离所述供电电源的一端相连接，各所述电流调整管的源极均接地，第一级所述电流调整管的栅极与第一级所述电流调整管的漏极相短接；

n级开关，各所述n级开关均包括第一端、第二端及控制端，第i级所述开关的第一端与第i+1级所述电流调整管的漏极相连接，其中，n为大于等于1的整数，i为大于等于1且小于等于n的整数；

处理单元，一端与所述折线化处理模块的输出端及所述比较器的输出端相连接，另一端与各所述开关的控制端相连接；所述处理单元基于所述折线补偿电压及所述调控电压产生组合逻辑信号以控制各所述开关的闭合与关断，以在所述采样电压小于所述参考电压时控制所述补偿电压逐渐增大至所述采样电压等于所述参考电压，并在所述采样电压大于所述参考电压时控制所述补偿电压逐渐减小至所述采样电压等于所述参考电压；

电流镜，包括第一电流传输管及第二电流传输管，所述第一电流传输管及所述第二电流传输管均包括PMOS管；所述第一电流传输管的源极与所述供电电源相连接，所述第一传输管的漏极与各所述开关的第二端相连接，所述第一电流传输管的栅极与所述第一电流传输管的漏极相短接；所述第二传输管的栅极与所述第一传输管的栅极相连接，所述第二传输管的源极与所述供电电源相连接，所述第二传输管的漏极与所述控制模块相连接；

电阻，所述电阻的一端接地，另一端与所述控制模块相连接。

可选地，所述采样电压小于所述参考电压时，所述处理单元在所述折线补偿电压第i次达到最大值时控制第i级所述开关闭合；所述采样电压大于所述参考电压时，所述处理单元在所述折线补偿电压第i次达到最大值时控制第n-i+1级所述开关关断。

本发明还提供一种积分方法，所述积分方法包括如下步骤：

将参考电压与采样电压的差值放大得到误差放大电流；

将所述误差放大电流进行折线化处理得到波形包括周期性折线状的折线补偿电压；

基于所述折线补偿电压得到波纹小于所述折线补偿电压的波纹的补偿电压；

基于所述补偿电压调整得到所述采样电压，以实现环路积分，进而使所述采样电压的均值等于所述参考电压。

可选地，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整，以得到所述补偿电压。

可选地，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整的方法包括：

所述采样电压小于所述参考电压时，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整以使得所述补偿电压逐渐增大至所述采样电压等于所述参考电压；

所述采样电压大于所述参考电压时，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整以使得所述补偿电压逐渐减小至所述采样电压等于所述参考电压。

可选地，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整的时刻为所述折线补偿电压达到最大值的时刻。

如上所述，本发明的积分电路及积分方法具有以下有益效果：

本发明的积分电路及积分方法通过折线化处理模块和按比例缩小模块的作用后，实现了在传统跨导积分器的基础上，积分电容的减小，从而可以将电容集成于芯片内，省去外置的滤波电容，简化了芯片***电路，降低了系统成本及封装成本，提高了系统的可靠性。

附图说明

图1显示为一种积分电路的结构示意图。

图2显示为图1所示的积分电路的积分效果图。

图3显示为本发明实施例一中提供的积分电路的结构示意图。

图4显示为本发明实施例一中提供的积分电路中的折线化处理模块的电路图。

图5显示为本发明实施例一中提供的积分电路的按比例缩小模块的电路图。

图6显示为本发明实施例一中提供的积分电路的积分效果图。

图7显示为本发明实施例二中提供的积分方法的流程图。

元件标号说明

10 误差放大器

11 控制模块

20 误差放大器

21 折线化处理模块

22 按比例缩小模块

23 控制模块

24 比较器

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

请参阅图1，一种积分电路包括误差放大器10、控制模块11及电容C0，在该电路，所述误差放大器10的反向输入端与所述控制模块11的输出端相连接，以接收所述控制模块11生成的采样电压V_CS，所述误差放大器10的正向输入端与一参考电压V_REF相连接，所述误差放大器10用于将所述采样电压V_CS与所述参考电压V_REF的差值进行放大后生成补偿电压V_COMP，所述控制模块11的输入端与所述误差放大器10的输出端相连接，用于基于所述补偿电压V_COMP进行调整以得到所述采样电压V_CS；例如，当所述采样电压V_CS高于所述参考电压V_REF时，所述补偿电压V_COMP降低，进而所述采样电压V_CS降低；当所述采样电压V_CS低于所述参考电压V_REF时，所述补偿电压V_COMP升高，进而所述采样电压V_CS升高，最终使得所述积分电路达到闭环稳定状态，即所述采样电压V_CS的均值等于所述参考电压V_REF。所述电容C0的上极板与所述误差放大器10的输出端相连接，所述电容C0的下极板接地。

设图1中的所述误差放大器10的跨导为g_m，所述采样电压V_CS的周期为T，其中在一个周期T中，所述采样电压V_CS小于所述参考电压V_REF的时间为T₁，所述采样电压V_CS大于所述参考电压V_REF的时间为T₂，则：

T＝T₁+T₂

达到稳定状态时，每个周期T中，所述补偿电压V_COMP的上升值与下降值相等，设所述补偿电压V_COMP的上升值为V_up，所述补偿电压V_COMP的下降值为V_down，则有：

V_up＝V_down

而每个周期充放电为同一个电容(即图1中的所述电容C0)，根据公式Q＝C×V(其中，Q为所述电容C0上的电荷量，C为所述电容C0的电容值，V为所述电容C0的电压)有：

Q_充＝Q_放

根据Q＝I×t(其中，I为充放电电流，t为充放电时间)有：

(V_REF-V_CS)×g_m×T₁＝(V_CS-V_REF)×g_m×T₂

所以，结合以上各式可得：

所述补偿电压V_COMP的上升值V_up与所述补偿电压V_COMP的下降值V_down即为所述补偿电压V_COMP的纹波。图1中所示的积分电路的积分效果示意图如图2所示。

在如图1所示的积分电路中，所述电容C0的容值一般需要比较大，此时，所述电容C0无法在芯片内部集成，需要将所述电容C0置于所述芯片之外；而所述参考电压V_REF、所述采样电压V_CS、在一个周期T中所述采样电压V_CS小于所述参考电压V_REF的时间为T₁、在一个周期T中所述采样电压V_CS大于所述参考电压V_REF的时间为T₂一般与系统应用有关，不能变动。若其他条件不变，只是将所述电容C0的容值减小至可以集成到所述芯片内部，则所述补偿电压V_COMP的上升值V_up及所述补偿电压V_COMP的下降值V_down会等比例增大，而所述误差放大器10的输出电压的范围有限，且所述补偿电压V_COMP的波纹大小一般也有要求，当V_up及V_down的值超出正常电压调节范围时，图1中所示的积分电路会失去环路调节作用；例如，若原先V_up及V_down的值为0.1V，所述电容C0的容值为1μF，此时，所述电容C0的容值较大不易集成于所述芯片内，若所述电容C0的容值减小到10pF后可以很容易集成到所述芯片内，但此时V_up及V_down的值会同比例增大10⁵倍，达到10000V，这显然超出所述误差放大器10的正常调节范围，且波纹过大，所述误差放大器10很难实现。而如果在所述电容C0的容值减小的同时，所述误差放大器10的跨导为g_m同比例减小，则在现实工艺制造过程中，所述误差放大器10会由于输出电流太小而出现精度和一致性很难以保证、误差太大、波动范围过大等问题，所述误差放大器10的跨导g_m不能实现与所述电容C0同比例缩小。

因此，图1中所示的积分电路存在需要容值较大的外置电容而导致的芯片***电路复杂、系统成本较高、封装成本较高及失效风险较大的问题。

实施例一

请参阅图3，本发明提供一种积分电路，所述积分电路包括：误差放大器20、折线化处理模块21、按比例缩小模块22、控制模块23、比较器24及第一电容C1；其中，

所述误差放大器20包括第一输入端、第二输入端及输出端，所述误差放大器20的第一输入端与一参考电压V_REF相连接，所述误差放大器20的第二输入端与一采样电压V_CS相连接，所述误差放大器20用于计算所述参考电压V_REF与所述采样电压V_CS的差值并放大，以得到误差放大电流；

所述折线化处理模块21的输入端与所述误差放大器20的输出端相连接，用于将所述误差放大电流进行折线化处理，以得到波形包括周期性折线状(譬如，周期性三角波状等等)的折线补偿电压V₁；

所述按比例缩小模块22包括第一输入端、第二输入端及输出端，所述按比例缩小模块22的第一输入端与所述折线化处理模块21的输出端相连接，用于基于所述折线补偿电压V₁得到波纹小于所述折线补偿电压V₁的波纹的补偿电压V_COMP；

所述控制模块23的输入端与所述按比例缩小模块22的输出端相连接，所述控制模块23的输出端与所述误差放大器20的第二输入端相连接，所述控制模块23用于基于所述补偿电压V_COMP调整以得到所述采样电压V_CS；

所述比较器24包括第一输入端、第二输入端及输出端，所述比较器24的第一输入端与所述参考电压V_REF相连接，所述比较器24的第二输入端与所述控制模块23的输出端相连接，所述比较器24的输出端与所述按比例缩小模块22的第二输入端相连接；所述比较器24用于比较所述参考电压V_REF与所述采样电压V_CS的大小，以得到调控电压V₂；

所述第一电容C1的上极板与所述折线化处理模块21的输出端相连接，所述第一电容C1的下极板接地。

作为示例，所述第一电容C1的容值较小，可以集成于芯片内，具体的，所述第一电容C1可以与所述误差放大器20、所述折线化处理模块21、所述按比例缩小模块22及所述控制模块23一起集成于同一芯片内。

本实施例中的所述积分电路中，在所述误差放大器20的跨导g_m不变，所述误差放大器20的输出调节范围不变的前提下，可以将补偿电容(即所述第一电容C1)的容值减小到可以集成到芯片内部，这样，相较于所述第一电容C1的容值未减小时所述误差放大器20输出电压的上升值V_up与下降值V_down会等比例增大很多倍，为了避免其超出所述误差放大器20的正常电压调节范围，在其总长度值保持不变的前提下，将按比例增大后的上升值V_up与下降值V_down(后续分别记为V_up1与V_down1)由上升(或下降)的直线变成上升和下降交替的多段折线，即得到所述折线补偿电压V₁，并且每个折线电压值都在所述误差放大器20正常电压调节范围内，然后再将上升和下降交替的所述折线补偿电压V₁按比例缩小得到波纹较小的所述补偿电压V_COMP。

由于所述误差放大器20的跨导g_m的参数、所述参考电压V_REF、所述采样电压V_CS、在一个周期T中所述采样电压V_CS小于所述参考电压V_REF的时间T₁、在一个周期T中所述采样电压V_CS大于所述参考电压V_REF的时间T₂不变，所述第一电容C1的容值由C减小至芯片内部可集成的C1以后，每个周期T中所述第一电容C1的容值为C时所述误差放大器20输出电压的上升值V_up与下降值V_down同比例增大，若：

C＝k×C₁

其中，k为大于1的实数，则每个周期T中所述第一电容C1的容值为C时所述误差放大器20输出电压的上升值V_up与下降值V_down都增大为原来的k倍，此时所述分别记为V_up1与V_down1(即V_up1为如图3中所示的所述误差放大器20在所述第一电容C1上产生电压的上升值，V_down1为如图3中所示的所述误差放大器20在所述第一电容C1上产生电压的下降值)，为了避免V_up1与V_down1的值过大而超出所述误差放大器20的正常调节范围，所以如图3中所示的所述误差放大器20在所述第一电容C1上产生电压中直线型的上升值V_up1与下降值V_down1进行折线化处理，即所述误差放大器20在所述第一电容C1上产生电压的上升值V_up1与下降值V_down1总长度值不变的情况下，将由上升(或下降)的直线变为上升和下降交替的的周期性折线变化的所述折线补偿电压V₁，所述折线补偿电压V₁的最大值记为V_REF1，所述折线补偿电压的最小值记为V_REF2，且V_REF1与V_REF2均位于所述误差放大器20的正常调节范围内，所述折线补偿电压V₁的波形如图6中所示，这样就将所述参考电压V_REF与所述采样电压V_CS的差值经由所述误差放大器20放大后并经由所述折线处理模块21处理后以分段周期性折线的形式表现处理，并且都处在一个正常的调节范围之内。

设V_REF1＞V_REF2，则，V_REF1与V_REF2二者之间的差值△V为：

ΔV＝V_REF1-V_REF2

即经由所述折线化处理模块21处理之后，所述误差放大器20在所述第一电容C1上产生电压的上升值V_up1与下降值V_down1转变为多个差值为△V、上升与下降交替的折线形的折线补偿电压V₁，则有：

V_up1＝V_down1＝x×ΔV

其中，x为大于0的实数。

然后，折线形的所述折线补偿电压V₁交由所述按比例缩小模块22处理，以得到最终的所述补偿电压V_COMP，设比例系数为y，其中，0＜y＜1，所述折线补偿电压V₁的一个上升和下降周期过程对应所述补偿电压V_COMP的一次升高或降低，设所述补偿电压V_COMP升高或降低的幅度为V_s：

当V_REF≥V_CS时：所述补偿电压V_COMP上升，每个上升和下降的折线周期过程对应一次所述补偿电压V_COMP的V_S幅度的升高，从而有：

V_S＝2×ΔV×y

进而得：

最终，所述补偿电压V_COMP的上升值V_COMPUP为：

当V_REF＜V_CS时：所述补偿电压V_COMP下降，每个上升和下降的折线周期过程对应一次所述补偿电压V_COMP的V_S幅度的降低，从而有：

V_S＝2×ΔV×y

进而得：

最终，所述补偿电压V_COMP的下降值V_COMPDOWN为：

通过调节参数x、y和差值△V三个参数，可以使得所述补偿电压V_COMP的纹波在要求范围之内。这样通过所述折线化处理模块21和所述按比例缩小模块22的作用后，就实现了在传统跨导积分器的基础上，积分电容的减小，从而省去外置较大的滤波电容，降低系统成本，提升系统可靠性。

作为示例，请参阅图4，所述折线化处理模块21包括：

第一开关S1，所述第一开关S1包括第一端及第二端，所述第一开关S1的第一端与所述误差放大器20的输出端相连接；

第一PMOS管PM11，所述第一PMOS管PM11的漏极与所述第一开关S1的第二端相连接，所述第一PMOS管PM11的栅极与所述第一PMOS管PM11的漏极短接，所述第一PMOS管PM11的源极与供电电源VCC相连接；

第二PMOS管PM12，所述第二PMOS管PM12的栅极与所述第一PMOS管PM11的栅极相连接，所述第二PMOS管PM12的源极与所述供电电源VCC相连接；

第三PMOS管PM13，所述第三PMOS管PM13的栅极与所述第一PMOS管PM11的栅极相连接，所述第三PMOS管PM13的源极与所述供电电源VCC相连接；

第四PMOS管PM14，所述第四PMOS管PM14的栅极与所述第四PMOS管PM14的漏极相短接，所述第四PMOS管PM14的源极与所述供电电源VCC相连接；

第五PMOS管PM15，所述第五PMOS管PM15的栅极与所述第四PMOS管PM14的栅极相连接，所述第五PMOS管PM15的源极与所述供电电源VCC相连接；

第二开关S2，所述第二开关S2包括第一端及第二端，所述第二开关S2的第一端与所述误差放大器20的输出端相连接；

第一NMOS管NM11，所述第一NMOS管NM11的漏极与所述第二开关S2的第二端相连接，所述第一NMOS管NM11的栅极与所述第一NMOS管NM11的漏极相短接，所述第一NMOS管NM11的源极接地；

第二NMOS管NM12，所述第二NMOS管NM12的栅极与所述第一NMOS管NM11的栅极相连接，所述第二NMOS管NM12的漏极与所述第四PMOS管PM14的漏极相连接，所述第二NMOS管NM12的源极接地；

第二电容C2，所述第二电容C2的下极板接地；

第三开关S3，所述开关S3包括第一端及第二端，所述第三开关S3的第一端与所述第五PMOS管PM15的漏极相连接，所述第三开关S3的第二端与所述第二电容C2的上极板相连接；

第四开关S4，所述第四开关S4包括第一端及第二端，所述第四开关S4的第一端与所述第二电容C2的上极板相连接；

第三NMOS管NM13，所述第三NMOS管NM13的栅极与所述第一NMOS管NM11的栅极相连接，所述第三NMOS管NM13的漏极与所述第四开关S4的第二端相连接，所述第三NMOS管NM13的源极接地；

第五开关S5，所述第五开关S5包括第一端及第二端，所述第五开关S5的第一端与所述第三PMOS管PM13的漏极相连接，所述第五开关S5的第二端与所述第二电容C2的上极板相连接；

第六开关S6，所述第六开关S6包括第一端及第二端，所述第六开关S6的第一端与所述第二电容C2的上极板相连接；

第四NMOS管NM14，所述第四NMOS管NM14的漏极与所述第二PMOS管PM12的漏极相连接，所述第四NMOS管NM14的栅极与所述第四NMOS管NM14的漏极相短接，所述第四NMOS管NM14源极接地；

第五NMOS管NM15，所述第五NMOS管NM15的栅极与所述第四NMOS管NM14的栅极相连接，所述第五NMOS管NM15的漏极与所述第六开关S6的第二端相连接，所述第五NMOS管NM15的源极接地。

具体的，所述折线化处理模块21的工作原理为：

当所述参考电压V_REF≥所述采样电压V_CS时，所述第一开关S1关断，所述第二开关S2闭合，所述第五开关S5及所述第六开关S6均关断。这时所述第一NMOS管NM11、所述第二NMOS管NM12、所述第三NMOS管NM13、所述第四PMOS管PM14和所述第五PMOS管PM15正常工作，设初态所述第三开关S3闭合，所述第四开关S4关断，所述折线补偿电压V₁从小往大升高，当所述折线补偿电压V₁增大到等于所述折线补偿电压V₁的最大值V_REF1时，所述第三开关S3关断，所述第四开关S4闭合，所述折线补偿电压V₁从大往小降低；当V₁电压减小到等于所述折线补偿电压V₁的最小值V_REF2时，所述第三开关S3闭合，所述第四开关S4关断，所述折线补偿电压V₁从小往大升高，从而使得所述折线补偿电压V₁在所述折线补偿电压V₁的最大值V_REF1和所述折线补偿电压V₁的最小值V_REF2之间折线化循环往复。

当所述参考电压V_REF＜所述采样电压V_CS时，所述第一开关S1闭合，所述第二开关S2关断，所述第三开关S3及所述第四开关S4关断。这时所述第一PMOS管PM11、所述第二PMOS管PM12、所述第三PMOS管PM13、所述第四NMOS管NM14和所述第五NMOS管NM15正常工作，设初态所述第五开关S5闭合，所述第六开关S6关断，所述折线补偿电压V₁从小往大升高，当所述折线补偿电压V₁电压增大到等于所述折线补偿电压V₁的最大值V_REF1时，所述第五开关S5关断，所述第六开关S6闭合，所述折线补偿电压V₁电压从大往小降低；当折线补偿电压V₁减小到等于所述折线补偿电压V₁的最小值V_REF2时，所述第五开关S5闭合，所述第六开关S6关断，所述折线补偿电压V₁从小往大升高，从而使得所述折线补偿电压V₁在所述折线补偿电压V₁的最大值V_REF1和所述折线补偿电压V₁的最小值V_REF2之间折线化循环往复。

具体的，所述按比例缩小模块22基于所述折线补偿电压V₁及所述调控电压V₂得到所述补偿电压V_COMP；其中，所述调控电压V₂给出了所述按比例缩小模块22调整的方向，当所述参考电压V_REF大于所述采样电压V_CS时，所述调控电压V₂使得所述按比例缩小模块22得到的所述补偿电压V_COMP逐渐增大，当所述参考电压V_REF小于所述采样电压V_CS时，所述调控电压V₂使得所述按比例缩小模块22得到的所述补偿电压V_COMP逐渐减小。

作为示例，请参阅图5，所述按比例缩小模块22包括：

电流源I0，所述电流源I0的一端与供电电源VCC相连接；

n+1级电流调整管NM0～NMn，各所述电流调整管均包括NMOS管；各所述电流调整管的栅极均与所述电流源I0远离所述供电电源VCC的一端相连接，各所述电流调整管的源极均接地，第一级所述电流调整管的栅极与第一级所述电流调整管的漏极相短接，即所述电流调整管NM0栅极与所述电流调整管NM0的漏极相短接；

n级开关W1～Wn，各所述n级开关均包括第一端、第二端及控制端，第i级所述开关Wi的第一端与第i+1级所述电流调整管NM(i+1)的漏极相连接，其中，n为大于等于1的整数，i为大于等于1且小于等于n的整数；

处理单元(未示出)，所述处理模块一端与所述折线化处理模块21的输出端及所述比较器24的输出端相连接，另一端与各所述开关(即n级所述开关W1～Wn)的控制端相连接；所述处理单元基于所述折线补偿电压V₁及所述调控电压V₂产生组合逻辑信号以控制各所述开关的闭合与关断，以在所述采样电压V_CS小于所述参考电压V_REF时控制所述补偿电压V_COMP逐渐增大至所述采样电压Vcs等于所述参考电压V_REF，并在所述反馈电压V_CS大于所述参考电压V_REF时控制所述补偿电压V_COMP逐渐减小至所述采样电压Vcs等于所述参考电压V_REF；

电流镜，所述电流镜包括第一电流传输管PM1及第二电流传输管PM2，所述第一电流传输管PM1及所述第二电流传输管PM2均包括PMOS管；所述第一电流传输管PM1的源极与所述供电电源VCC相连接，所述第一传输管PM1的漏极与各所述开关的第二端相连接，所述第一电流传输管PM1的栅极与所述第一电流传输管PM1的漏极相短接；所述第二传输管PM2的栅极与所述第一传输管PM1的栅极相连接，所述第二传输管PM2的源极与所述供电电源VCC相连接，所述第二传输管PM2的漏极与所述控制模块23相连接；

电阻R，所述电阻R的一端接地，另一端与所述控制模块23相连接。

作为示例，所述采样电压V_CS小于所述参考电压V_REF时，所述处理单元在所述折线补偿电压V₁第i次达到最大值时控制第i级所述开关Wi闭合；所述采样电压V_CS大于所述参考电压V_REF时，所述处理单元在所述折线补偿电压V₁第i次达到最大值时控制第n-i+1级所述开关Wn-i+1关断。

具体的，所述按比例缩小模块22的工作原理为：

设n级所述开关W₁、W₂…W_n闭合时流过的电流都为I0，且初态都是关断的，则V_COMP电压的初态为0。

当所述参考电压V_REF≥所述采样电压V_CS时，所述折线补偿电压V₁在最大值V_REF1和最小值V_REF2之间折线化循环往复，当所述折线补偿电压V₁第一次等于最大值V_REF1时，所述处理模块控制第一级所述开关W1闭合，所述按比例缩小模块22输出的所述补偿电压V_COMP电压为I0*R1，其中，R1为所述电阻R的阻值；当所述折线补偿电压V₁第二次等于最大值V_REF1时，第二级所述开关W2闭合，所述按比例缩小模块22输出的补偿电压V_COMP为2I0*R1；当所述折线补偿电压V₁第三次等于最大值V_REF1时，第三级所述开关W3闭合，所述按比例缩小模块22输出的补偿电压V_COMP为3I0*R1；直到当所述折线补偿电压V₁第b次等于最大值V_REF1时，第b级所述开关Wb闭合，所述按比例缩小模块22输出的所述补偿电压V_COMP为bI0*R1后，所述参考电压V_REF＜所述采样电压V_CS，所述按比例缩小模块22输出的所述补偿电压V_COMP不再增大，其中，b为大于等于1且小于等于n的整数。

当所述参考电压V_REF＜所述采样电压V_CS时，所述折线补偿电压V₁在最大值V_REF1和最小值V_REF2之间折线化循环往复，当所述折线补偿电压V₁第一次等于最大值V_REF1时，第b级所述开关W_b关断，所述按比例缩小模块22输出的所述补偿电压V_COMP为(b-1)I₀*R1；当所述折线补偿电压V₁第二次等于最大值V_REF1时，第(b-1)级所述开关W_b-1关断，所述按比例缩小模块22输出的所述补偿电压V_COMP为(b-2)I₀*R1；当所述折线补偿电压V₁第三次等于最大值V_REF1时，第(b-2)级所述开关W_b-2关断，所述按比例缩小模块22输出的所述补偿电压V_COMP为(b-3)I₀*R1；直到当所述折线补偿电压V₁第a次等于最大值V_REF1时，第(b-a)级所述开关W(b-a+1)关断，所述按比例缩小模块22输出的所述补偿电压V_COMP为(b-a)I0*R1后，所述参考电压V_REF≥所述采样电压V_CS，所述按比例缩小模块22输出的所述补偿电压V_COMP不再减小，其中，a为大于等于1且小于b的整数。

综上可知，所述折线补偿电压V₁的一个折线周期的上升下降过程经由所述按比例缩小模块22调整后按比例缩小为幅度为I0*R1的增大或减小，且稳定状态下所述补偿电压V_COMP的变化为(b-a)I0*R1至bI0*R1。

需要说明的是，可以实现上述功能的所述处理单元的具体结构为本领域技术人员所知晓，此处不再累述。

需要进一步说明的是，所述可以实现基于所述补偿电压V_COMP调整以得到所述采样电压V_CS的所述控制模块23的具体结构为本领域技术人员所知晓，此处不再累述。

本实施例所述的积分电路的积分效果图如图6所示，由图3及图6可知，当V_REF≥V_CS时：所述误差放大器20对所述第一电容C1进行充放电，从电压V_REF2充至V_REF1，然后从电压V_REF1放至电压V_REF2，在所述折线补偿电压V₁的每次周期性过程中对应一次V_COMP电压成缩小比例的升高，如此循环往复直到V_REF电压小于V_CS电压。

当V_REF＜V_CS时：所述误差放大器20对所述第一电容C1进行充放电，从电压V_REF2充至电压V_REF1电压，然后从电压V_REF1放至电压V_REF2，在所述折线补偿电压V₁的每次周期性过程中对应一次V_COMP电压成缩小比例的降低，如此循环往复直到V_REF电压大于等于V_CS电压。

最终所述补偿电压V_COMP补偿电压达到动态平衡，实现环路正常调节，所述采样电压V_CS的均值等于所述参考电压V_REF。

实施例二

请参阅图7，本发明还提供一种积分方法，所述积分包括如下步骤：

1)将参考电压与采样电压的差值放大得到误差放大电流；

2)将所述误差放大电流进行折线化处理得到波形包括周期性折线状的折线补偿电压；

3)基于所述折线补偿电压得到波纹小于所述折线补偿电压的波纹的补偿电压；

4)基于所述补偿电压调整得到所述采样电压，以实现环路积分，进而使所述采样电压的均值等于所述参考电压。

作为示例，所述积分方法可以基于实施例一中所述的积分电路而执行，所述积分电路的具体结构请参阅实施例一，此处不再累述。

作为示例，步骤1)中，可以采用实施例一中的所述误差放大器20将参考电压与采样电压的差值放大以得到所述误差放大电流。

作为示例，步骤2)中，可以采用实施例一中的所述折线化处理模块21将所述误差放大电流进行折线化处理得到波形包括周期性折线状的折线补偿电压，所述折线化处理模块21的具体结构及工作原理请参阅实施例一，此处不再累述。

作为示例，步骤3)中，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整，以得到所述补偿电压。

作为示例，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整的方法包括：

所述采样电压小于所述参考电压时，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整以使得所述采样电压逐渐增大至等于所述参考电压；

所述采样电压大于所述参考电压时，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整以使得所述采样电压逐渐减小至等于所述参考电压。

作为示例，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整的时刻为所述折线补偿电压达到最大值的时刻。当然，在其他示例中，基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整的时刻还可以为所述折线补偿电压的周期内任何相同时刻。

具体的，可以采用实施例一中的所述比较器24及所述按比例缩小模块22基于所述参考电压与所述采样电压的差值及所述折线补偿电压进行调整以得到所述补偿电压。所述按比例缩小模块22及所述比较器24进行调整的工作原理请参阅实施例一，此处不再累述。

作为示例，步骤4)中，可以采用实施例一中的所述控制模块23基于所述补偿电压调整得到所述采样电压，以实现环路积分，进而使所述采样电压的均值等于所述参考电压。

综上所述，本发明提供一种积分电路及积分方法，所述积分电路包括：误差放大器、折线化处理模块、按比例缩小模块、控制模块、比较器及第一电容；其中，所述误差放大器包括第一输入端、第二输入端及输出端，所述误差放大器的第一输入端与一参考电压相连接，所述误差放大器的第二输入端与一采样电压相连接，所述误差放大器用于计算所述参考电压与所述采样电压的差值并放大，以得到误差放大电流；所述折线化处理模块的输入端与所述误差放大器的输出端相连接，用于将所述误差放大电流进行折线化处理，以得到波形包括周期性折线状的折线补偿电压；所述按比例缩小模块包括第一输入端、第二输入端及输出端，所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接，用于基于所述折线补偿电压得到波纹小于所述折线补偿电压的波纹的补偿电压；所述控制模块的输入端与所述按比例缩小模块的输出端相连接，所述控制模块的输出端与所述误差放大器的第二输入端相连接，所述控制模块用于基于所述补偿电压调整以得到所述采样电压；所述比较器包括第一输入端、第二输入端及输出端，所述比较器的第一输入端与所述参考电压相连接，所述比较器的第二输入端与所述控制模块的输出端相连接，所述比较器的输出端与所述按比例缩小模块的第二输入端相连接；所述比较器用于比较所述参考电压与所述采样电压的大小，以得到调控电压；所述第一电容的上极板与所述折线化处理模块的输出端相连接，所述第一电容的下极板接地。本发明的积分电路及积分方法可以减小所需电容的容值，可以将电容集成于芯片内，省去外置的滤波电容，简化了芯片***电路，降低了系统成本及封装成本，提高了系统的可靠性。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。