具体实施方式

现在将参考附图描述本公开，所述附图总体上涉及全差分可调增益装置和与其一起使用的方法。本公开还涉及包括此类全差分可调增益装置的接收器，其中接收器可以在无线网络内使用，下文参考图1描述了所述无线网络的实例。全差分可调增益装置可以是例如全差分滤波器、全差分可变增益放大器(VGA)、全差分连续时间输入Σ-Δ模数转换器(ADC)或全差分混频器，但不限于此。本文所用的术语“装置”可以指代芯片、包括于芯片中的较大电路的子电路、包括于印刷电路板(PCB)上的较大电路的子电路或更一般地，可以用于指代电路。

根据本发明技术的某些实施例，本文描述的全差分可调增益装置包括差分输入端子、差分输出端子、全差分信号处理电路系统以及第一交叉耦接段和第二交叉耦接段。所述全差分可调增益装置的所述差分输入端子包括负(-)输入端子和正(+)输入端子。所述全差分可调增益装置的所述差分输出端子包括正(+)输出端子和负(-)输出端子。所述全差分信号处理电路系统包括差分输入和差分输出，其中所述差分输入包括负(-)输入和正(+)输入，并且所述差分输出包括正(+)输出和负(-)输出。所述全差分信号处理电路系统的所述正(+)输出提供所述全差分可调增益装置的所述正(+)输出端子。所述全差分信号处理电路系统的所述负(-)输出提供所述全差分可调增益装置的所述负(-)输出端子。所述第一交叉耦接段耦接于所述全差分可调增益装置的所述差分输入端子与所述全差分信号处理电路系统的所述负(-)输入之间。所述第二交叉耦接段耦接于所述全差分可调增益装置的所述差分输入端子与所述全差分信号处理电路系统的所述正(+)输入之间。所述全差分可调增益装置具有增益，只要所述第一交叉耦接段和所述第二交叉耦接段的一个或多个组件值之间的指定关系保持基本恒定，所述增益就可在维持所述全差分可调增益装置的基本一致的频率响应和基本一致的输入阻抗的同时通过调节所述第一交叉耦接段和所述第二交叉耦接段的所述组件值来进行调节。如下文将另外详细描述的，(全差分可调增益装置的)全差分信号处理电路系统可以包括可以被布置成使得全差分可调增益装置作为低通滤波器(LPF)、带通滤波器(BPF)、高通滤波器(HPF)或可变增益放大器(VGA)进行操作的全差分运算放大器(Op-Amp)、一对反馈电阻器组件和一对反馈电容器组件，但不限于此。

应当理解，本公开的当前实施例可以以许多不同的形式实施，并且权利要求的范围不应被解释为限于本文所述的实施例。相反，提供这些实施例的目的是使本公开详尽且完整，并且这些实施例将向本领域的技术人员完全传达发明实施例的概念。事实上，本公开旨在覆盖包括于由所附权利要求限定的本公开的范围和精神内的这些实施例的替代物、修改和等同物。此外，在以下对本公开的当前实施例的详细描述中，阐述了许多具体细节，以提供透彻理解。然而，对本领域的普通技术人员而言将清楚的是，本公开的当前实施例可以在没有此类具体细节的情况下实践。

在本发明技术的实施例的全差分可调增益装置的所提供的另外的细节之前，图1用于描述用于传送数据的示例性无线网络，图2用于描述在图1中介绍的用户设备(UE)的实例的示例性细节，并且图3用于描述图1中介绍的基站(BS)的实例的示例性细节。另外，图4用于描述包括于UE或BS中的接收器的示例性细节。本文描述的全差分可调增益电路可以包括于如参考图4描述的接收器等接收器内，但不限于此。

参考图1，其中展示了用于传送数据的示例性无线网络。通信系统100包括例如用户设备110A、110B和110C；无线电接入网络(RAN)120A和120B；核心网络130；公共交换电话网(PSTN)140；互联网150；以及其它网络160。另外的网络或替代性网络包括包含公司内联网的私有数据包网络和公共数据包网络。虽然在图中示出了一定数量的这些组件或元件，但是系统100中可以包括任何数量的这些组件或元件。

在一个实施例中，无线网络可以是包括至少一个第五代(5G)基站的5G网络，所述至少一个5G基站采用正交频分复用(OFDM)和/或非OFDM以及小于1毫秒(例如，100或200微秒)的传输时间间隔(TTI)以与通信装置进行通信。通常，基站还可以用于指代eNB和5G BS(gNB)中的任何一个。另外，网络可以进一步包括用于处理通过至少一个eNB或gNB从通信装置接收到的信息的网络服务器。

系统100使多个无线用户能够发射和接收数据以及其它内容。系统100可以实施一种或多种信道接入方法，如但不限于码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、正交FDMA(OFDMA)或单载波FDMA(SC-FDMA)。

可以被单独地称为UE 110或统称为UE 110的用户设备(UE)110A、110B和110C被配置成在系统100中进行操作和/或通信。例如，UE 110可以被配置成发射和/或接收无线信号或有线信号。每个UE 110表示任何合适的终端用户装置并且可以包括如以下等装置(或可以被称为以下)：用户设备/装置、无线发射/接收单元(UE)、移动台、固定或移动用户单元、寻呼机、蜂窝电话、个人数字助理(PDA)、智能电话、膝上型计算机、计算机、触摸板、无线传感器、可穿戴装置或消费者电子装置。

在所描绘的实施例中，RAN 120A、120B分别包括一个或多个基站(BS)170A、170B。RAN 120A和120B可以被单独地称为RAN 120或统称为RAN 120。类似地，基站(BS)170A和170B可以被单独地称为基站(BS)170或统称为基站(BS)170。BS 170中的每个BS被配置成与UE 110中的一个或多个UE无线介接，以实现对核心网络130、PSTN 140、互联网150和/或其它网络160的接入。例如，基站(BS)170可以包括若干众所周知的装置中的一个或多个装置，如基地收发机站(BTS)、节点B(NodeB)、演进型NodeB(eNB)、下一代(第五代)(5G)NodeB(gNB)、家庭NodeB、家庭eNodeB、站点控制器、接入点(AP)或无线路由器、或服务器、路由器、交换机或其它具有有线或无线网络的处理实体。

在一个实施例中，BS 170A形成RAN 120A的一部分，所述RAN可以包括一个或多个其它BS 170、元件和/或装置。类似地，BS 170B形成RAN 120B的一部分，所述RAN可以包括一个或多个其它BS 170、元件和/或装置。BS 170中的每个BS进行操作以在特定的地理区或区域(有时称为“小区”)内发射和/或接收无线信号。在一些实施例中，可以采用每个小区具有多个收发器的多输入多输出(MIMO)技术。

BS 170使用无线通信链路通过一个或多个空中接口(未示出)与UE 110中的一个或多个UE进行通信。空中接口可以利用任何合适的无线电接入技术。

设想的是，系统100可以使用多种信道接入功能，包括例如BS 170和UE 110被配置成实施长期演进无线通信标准(LTE)、高级LTE(LTE-A)和/或LTE多媒体广播多播业务(MBMS)的方案。在其它实施例中，基站170和用户设备110A-110C被配置成实施UMTS、HSPA或HSPA+标准和协议。当然，可以利用其它多址方案和无线协议。

RAN 120与核心网络130通信以向UE 110提供语音、数据、应用、基于IP的语音传输(Voice over Internet Protocol，VoIP)或其它业务。如所理解的，RAN 120和/或核心网络130可以与一个或多个其它RAN(未示出)直接或间接通信。核心网络130还可以充当其它网络(如PSTN 140、互联网150和其它网络160)的网关接入。另外，UE 110中的一些或所有UE可以包括用于使用不同的无线技术和/或协议通过不同的无线链路与不同的无线网络进行通信的功能。

RAN 120还可以包括毫米和/或微波接入点(AP)。AP可以是BS 170的一部分或者可以定位成远离BS 170。AP可以包括但不限于连接点(mmW CP)或能够进行mmW通信的BS 170(例如，mmW基站)。mmW AP可以在例如24GHz到100GHz的频率范围内发射和接收信号，但是不需要在整个此范围内进行操作。本文所用的术语基站用于指代基站和/或无线接入点。

尽管图1展示了通信系统的一个实例，但可以对图1进行各种更改。例如，通信系统100可以包括任何数量的呈任何合适配置的用户设备、基站、网络或其它组件。还应理解，术语用户设备可以指代与蜂窝或移动通信系统中的无线电网络节点通信的任何类型的无线装置。用户设备的非限制性实例是目标装置、装置到装置(D2D)用户设备、机器类型用户设备或能够进行机器到机器(M2M)通信的用户设备、膝上型计算机、PDA、iPad、平板计算机、移动终端、智能电话、膝上型计算机嵌入式设备(laptop embedded equipment，LEE)、膝上型计算机安装式设备(laptop mounted equipment，LME)和USB加密狗。

图2展示了可以实施根据本公开的方法和教导的UE 110的示例细节。UE 110可以例如是移动电话，但是在另外的实例中可以是其它装置，如台式计算机、膝上型计算机、平板计算机、手持式计算装置、汽车计算装置和/或其它计算装置。如图所示，示例性UE 110被示出为包括至少一个发射器202、至少一个接收器204、存储器206、至少一个处理器208和至少一个输入/输出装置212。处理器208可以实施UE 110的各种处理操作。例如，处理器208可以执行信号编码、数据处理、功率控制、输入/输出处理或使UE 110能够在系统100(图1)中操作的任何其它功能。处理器208可以包括被配置成执行一个或多个操作的任何合适的处理装置或计算装置。例如，处理器208可以包括微处理器、微控制器、数字信号处理器、现场可编程门阵列或专用集成电路。

发射器202可以被配置成调制数据或其它内容以供通过至少一个天线210进行发射。发射器202还可以被配置成在向天线210提供RF信号以供发射之前对此类信号进行放大、滤波和频率转换。发射器202可以包括用于生成信号以供无线发射的任何合适的结构。

接收器204可以被配置成解调至少一个天线210接收到的数据或其它内容。接收器204还可以被配置成对通过天线210接收到的RF信号进行放大、滤波和频率转换。接收器204可以包括用于处理无线接收到的信号的任何合适的结构。天线210可以包括用于发射和/或接收无线信号的任何合适的结构。同一天线210可以用于发射信号和接收RF信号两者，或者可替代地，不同的天线210可以用于发射信号和接收信号。

应当理解，可以在UE 110中使用一个或多个发射器202，可以在UE 110中使用一个或多个接收器204，并且可以在UE 110中使用一个或多个天线210。尽管被示出为单独的框或组件，但是可以将至少一个发射器202和至少一个接收器204组合成收发器。因此，在图2中可以示出收发器的单个框，而不是示出发射器202的单独框和接收器204的单独框。

UE 110进一步包括一个或多个输入/输出装置212。输入/输出装置212促进与用户的交互。每个输入/输出装置212包括用于向用户提供信息或从用户接收信息的任何合适的结构，如扬声器、麦克风、小键盘、键盘、显示器或触摸屏。

另外，UE 110包括至少一个存储器206。存储器206存储由UE 110使用、生成或收集的指令和数据。例如，存储器206可以存储由一个或多个处理器208执行的软件或固件指令以及用于减少或消除传入信号中的干扰的数据。每个存储器206包括任何一个或多个合适的易失性和/或非易失性存储和检索装置。可以使用任何合适类型的存储器，如随机存取存储器(RAM)、只读存储器(ROM)、硬盘、光盘、用户身份模块(SIM)卡、记忆棒、安全数字(SD)存储器卡等。

图3展示了可以实施根据本公开的方法和教导的示例BS 170。如图所示，BS 170包括至少一个处理器308、至少一个发射器302、至少一个接收器304、一个或多个天线310和至少一个存储器306。处理器308实施BS 170的各种处理操作，如信号编码、数据处理、功率控制、输入/输出处理或任何其它功能。每个处理器308包括被配置成执行一个或多个操作的任何合适的处理装置或计算装置。每个处理器308可以例如包括微处理器、微控制器、数字信号处理器、现场可编程门阵列或专用集成电路。

每个发射器302包括用于生成信号以供无线发射到一个或多个UE 110或其它装置的任何合适的结构。每个接收器304包括用于处理从一个或多个UE 110或其它装置无线接收到的信号的任何合适的结构。尽管被示出为单独的框或组件，但是可以将至少一个发射器302和至少一个接收器304组合成收发器。每个天线310包括用于发射和/或接收无线信号的任何合适的结构。虽然此处将共同天线310示出为耦接到发射器302和接收器304两者，但是可以将一个或多个天线310耦接到一个或多个发射器302，并且可以将一个或多个单独的天线310耦接到一个或多个接收器304。每个存储器306包括任何一个或多个合适的易失性和/或非易失性存储和检索装置。

可以使用硬件、软件或硬件和软件两者的组合来实施本文描述的本发明技术的某些实施例。所使用的软件存储于上述处理器可读存储装置中的一个或多个处理器可读存储装置上，以将处理器中的一个或多个处理器编程为执行本文所述的功能。处理器可读存储装置可以包括计算机可读介质，如易失性和非易失性介质、可移动和不可移动介质。举例来说而非限制性地，计算机可读介质可以包括计算机可读存储介质和通信介质。计算机可读存储介质可以以用于存储信息的任何方法或技术实施，所述信息如计算机可读指令、数据结构、程序模块或其它数据。计算机可读存储介质的实例包括RAM、ROM、EEPROM、闪速存储器或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁盒、磁带、磁盘存储或其它磁存储装置或可以用于存储期望信息并且可以由计算机访问的任何其它介质。一个或多个计算机可读介质不包括所传播信号、经调制信号或暂时性信号。

通信介质通常在如载波或其它传输机制等所传播数据信号、经调制数据信号或暂时性数据信号中具体化计算机可读指令、数据结构、程序模块或其它数据，并且包括任何信息递送介质。术语“经调制数据信号”意指这样的信号，所述信号的特性中的一个或多个特性以编码信号中的信息的方式设置或改变。举例来说而非限制性地，通信介质包括如有线网络或直接有线连接等有线介质和如RF和其它无线介质等无线介质。上述各项中的任何项的组合也包括于计算机可读介质的范围内。

在替代性实施例中，软件中的一些或全部软件可以由专用硬件逻辑组件代替。通过举例而非限制性地，可以使用的硬件逻辑组件的说明性类型包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑装置(CPLD)、专用计算机等。在一个实施例中，实施一个或多个实施例的(存储于存储装置上的)软件用于对一个或多个处理器进行编程。所述一个或多个处理器可以与一个或多个计算机可读介质/存储装置、外围装置和/或通信接口通信。

图4展示了接收器404的示例性细节，所述接收器可以是包括于UE 110(如图2所示)中的接收器204或包括于BS 170(如图3所示)中的接收器304，但不限于此。参考图4，接收器404被示出为包括输入406，在所述输入处接收射频(RF)信号，并且因此，输入406还可以被称为RF输入406。RF输入406可以耦接到天线或耦接器，但不限于此。RF输入406接收到的RF信号提供给可以具有可调增益的低噪声放大器(LNA)408。LNA 408放大其接收到的相对低功率的RF信号，而不会明显降低信号的信噪比(SNR)。LNA 408输出的经过放大的RF信号提供给混频器410。除了从LNA 408接收经过放大的RF信号之外，混频器410还(例如，从本地振荡器，未示出)接收振荡器信号并且调节经过放大的RF信号的频率，例如从第一频率调节为低于第一频率的第二频率。更具体地，混频器410可以是将经过放大的RF信号从相对高的频率下转换为基带频率或从基带频率偏移的中间频率(IF)的下混频器(DN MIX)。

仍参考图4，从混频器410输出的经过频率下转换的RF信号被示出为提供给跨阻放大器(TIA)412。TIA 412充当用于将TIA 412下游的多反馈(MFB)滤波器414与TIA 412上游的混频器410隔离的电流缓冲器。MFB滤波器414对经过频率下转换的RF信号进行低通滤波，以滤除不感兴趣的高频信号分量，如HF噪声。从MFB滤波器414输出的经滤波信号提供给可变增益放大器(VGA)，所述VGA用于在信号提供给模数转换器(A/D)418之前对信号进行放大，所述A/D将信号从模拟信号转换为数字信号。然后从A/D 418输出的数字信号提供给数字滤波器420，所述数字滤波器执行另外的滤波以去除带外信号分量并衰减来自A/D 418的量化能量。然后数字滤波器420输出的经滤波数字信号提供给数字滤波器420下游的另外的数字电路系统。此类另外的数字电路系统可以包括例如数字信号处理器(DSP)，但不限于此。可以使用同一DSP或不同DSP来实施数字滤波器420。

在图4中，TIA 412、MFB滤波器414和VGA 416被展示为全差分电路，因为它们各自具有相应的差分输入和差分输出。相比之下，LNA 408被展示为具有单端输入和单端输出，混频器410被展示为具有单端输入和差分输出，并且A/D 418被展示为具有差分输入和单端输出。然而，应当注意的是，LNA 408可以可替代地具有单端输入和差分输出，或差分输入和差分输出。类似地，混频器410可以可替代地是具有差分输入和差分输出的全差分混频器，并且A/D 418可以是具有差分输入和差分输出的全差分A/D。其它变化是可能的并且处于本文描述的实施例的范围内。

现在将使用图5描述可以包括于如图4中展示的接收器404等接收器中的现有技术全差分多反馈(MFB)低通滤波器(LPF)502。更具体地，MFB LPF 502可以用作图4所示的MFB滤波器414。全差分MFB LPF 502(在本文中还可以被更简洁地称为MFB滤波器502)被示出为具有差分输入端子，所述差分输入端子包括负(-)输入端子504和正(+)输入端子506。MFB滤波器502还被示出为具有差分输出端子，所述差分输出端子包括正(+)输出端子508和负(-)输出端子510。MFB滤波器502包括全差分运算放大器(op-amp)518，所述全差分op-amp包括差分输入和差分输出，其中差分输入包括负(-)输入513和正(+)输入515，并且差分输出包括正(+)输出519和负(-)输出521。负输入还被称为反相输入，并且正输入还被称为非反相输入。类似地，负输出还被称为反相输出，并且正输出还被称为非反相输出。MFB LPF502是全差分滤波器，因为其包括差分输入和差分输出两者。

在MFB滤波器502中，op-amp 518的正(+)输出519通过具有电容值Cf的反馈电容器组件542连接到op-amp 518的负(-)输入513。op-amp 518的负(-)输出521通过与反馈电容器组件542具有相同电容值Cf的反馈电容器组件546连接到op-amp 518的正(+)输入515。MFB滤波器502还包括各自具有相同电阻值Rf的反馈电阻器组件541和545。反馈电阻器组件541的端子中的一个端子连接到op-amp 518的正(+)输出519，并且反馈电阻器541的另一个端子连接到具有电容值C0/2的电容器组件548的端子中的一个端子。反馈电阻器组件545的端子中的一个端子连接到op-amp 518的负(-)输出521，并且反馈电阻器组件545的另一个端子连接到电容器组件548的端子中的另一个端子。具有电阻值R0的电阻器组件543的端子中的一个端子连接到op-amp 518的负(-)输入513，并且电阻器组件543的端子中的另一个端子连接到电容器组件548的端子中的一个端子。具有电阻值R0的电阻器组件547的端子中的一个端子连接到op-amp 518的正(+)输入515，并且电阻器组件547的端子中的另一个端子连接到电容器组件548的端子中的另一个端子。具有电阻值R1的电阻器组件524耦接于MFB滤波器502的负输入端子504与电容器组件548的端子中的一个端子之间。与电阻器组件524具有相同电阻值R1的电阻器组件526耦接于MFB滤波器502的正输入端子506与电容器组件548的端子中的另一个端子之间。

以下等式(1A)示出了全差分MFB LPF 502的Vo(s)/Vi(s)：

其中

Vi(s)是差分输入信号的电压，

Vo(s)是差分输出信号的电压，

增益等于Rf/R1，

R0是电阻器组件543和547中的每个电阻器组件的电阻，

R1是电阻器组件524和526中的每个电阻器组件的电阻，

Rf是反馈电阻器组件541和545中的每个反馈电阻器组件的电阻，

Cf是反馈电容器组件542和546中的每个反馈电容器组件的电容，

C0是电容器组件548的电容的两倍，并且

s是表示复频率的变量。

MFB滤波器502可以具有可以是或可以不是单位增益的固定增益，或者可以具有可调增益。在MFB滤波器502具有可调增益的情况下，期望MFB滤波器跨不同增益设置具有基本相同的频率响应。然而，为了在跨不同增益设置维持相同频率响应的同时调节MFB滤波器502的增益，需要调节包括于MFB滤波器502中的九个无源组件中的至少五个无源组件，包括反馈电阻器组件541和545、反馈电容器组件542和546以及电容器组件548。然而，即使将MFB滤波器502的九个无源组件中的这五个无源组件调节为针对不同的增益设置维持基本相同的频率响应，MFB滤波器502的输入阻抗也因增益设置而显著变化，这通常是不可接受的。

为了在维持基本相同(即，基本一致)的频率响应以及基本相同(即，基本一致)的输入阻抗的同时调节MFB滤波器502的增益，将需要调节包括于MFB滤波器502中的九个无源组件中的至少六个无源组件，包括反馈电阻器组件541和545、反馈电容器组件542和546以及电阻器组件524和526。然而，控制所述九个无源组件中的至少六个无源组件所需的复杂电路系统将显著增加提供MFB滤波器502所需的管芯面积和成本，特别是在MFB滤波器502具有若干不同带宽模式的情况下。另外，组件值跨不同的增益设置不呈线性关系的事实增加了跨不同的增益设置维持基本相同的频率响应以及基本相同的输入阻抗的困难性。

本文所用的术语电阻器组件可以包括单个电路元件，如单个电阻器或多个电路元件或子组件，如连接于电阻器网络中的多个电阻器，但不限于此。例如，电阻为1千欧的电阻器组件可以使用单个1千欧电阻器、两个串联连接的500欧电阻器或两个并联连接的2千欧电阻器来实施，但不限于此。本文所用的术语电容器组件可以包括单个电路元件，如单个电容器或多个电路元件或子组件，如连接于电容器网络中的多个电容器，但不限于此。类似地，本文所用的术语电感器组件可以包括单个电路元件或多个电路元件或子组件，如一个或多个电感器。电阻器、电容器和电感器是各种类型的无源组件的实例，所述无源组件中的每个无源组件还可以被称为具有阻抗值的阻抗组件。

再次参考图5，标记为512的虚线框内的电路系统可以被统称为具有差分输入和差分输出的全差分滤波器电路系统512，其中差分输入包括负(-)输入514和正(+)输入516，并且差分输出包括正(+)输出520和负(-)输出522。全差分滤波器电路系统512可以被更一般地称为全差分信号处理电路系统。如根据图5可以理解的，具有相同电阻值R1的电阻器组件524和526连接于MFB滤波器502的差分输入端子504、506与全差分滤波器电路系统512的差分输入514、516之间。

根据本发明技术的下文首先参考图6描述的某些实施例，电阻器组件524和526(图5中)被两个交叉耦接段624和626(如图6所示)替代。下文将描述使用交叉耦接段624和626的益处。

参考图6，其中示出了根据本发明技术的实施例的全差分MFB LPF 602。MFB LPF602可以包括于如图4中展示的接收器404等接收器中例如作为图4中所示的MFB滤波器414。全差分MFB LPF 602(在本文中还可以被更简洁地称为MFB滤波器602)被示出为具有差分输入端子，所述差分输入端子包括负(-)输入端子604和正(+)输入端子606。MFB滤波器602还被示出为具有差分输出端子，所述差分输出端子包括正(+)输出端子608和负(-)输出端子610。MFB滤波器602包括全差分op-amp 618，所述全差分op-amp包括差分输入和差分输出，其中差分输入包括负(-)输入613和正(+)输入615，并且差分输出包括正(+)输出619和负(-)输出621。MFB滤波器602还被示出为包括具有相同电阻值Rf的反馈电阻器组件641和645，所述反馈电阻器组件以与上文参考图5描述的电阻器组件541和545相同的方式连接。MFB滤波器还被示出为包括具有相同电容值Cf的反馈电容器组件642和646，所述反馈电容器组件以与上文参考图5描述的电容器组件542和546相同的方式连接。类似地，具有相同电阻值R0的电阻器组件643和647以与上文参考图5描述的电阻器组件543和547相同的方式连接。另外，具有电阻值C0/2的电容器组件648以与上文参考图5描述的电容器组件548相同的方式连接。MFB LPF602是全差分滤波器，因为其包括差分输入和差分输出两者。

仍参考图6，标记为612的虚线框内的电路系统可以被统称为具有差分输入和差分输出的全差分滤波器电路系统612，其中差分输入包括负(-)输入614和正(+)输入616，并且差分输出包括正(+)输出620和负(-)输出622。全差分滤波器电路系统612可以被更一般地称为全差分信号处理电路系统。在图6中，交叉耦接段624耦接于MFB滤波器602的差分输入端子604、606与全差分滤波器电路系统612的负输入614之间，其中交叉耦接段624包括具有电阻值R1a的电阻器组件623并且还包括具有电阻值R1b的电阻器组件625。交叉耦接段626耦接于MFB滤波器602的差分输入端子604、606与全差分滤波器电路系统612的正(+)输入616之间，其中交叉耦接段626包括具有电阻值R1a(其与电阻器组件623的电阻相同)的电阻器组件629并且还包括具有电阻值R1b(其与电阻器组件625的电阻相同)的电阻器组件627。电阻器组件623、625、627和629是可调电阻器组件，并且因此，可以说每个电阻器组件具有可调电阻。因此，可以说电阻器组件623和629具有可调电阻值R1a，并且可以说电阻器组件625和627具有可调电阻值R1b。

更具体地，如根据图6可以理解的，交叉耦接段624包括具有可调电阻值R1a的电阻器组件623和具有可调电阻值R1b的电阻器组件625。电阻器组件623耦接于MFB滤波器602的负(-)输入端子604与全差分滤波器电路系统612的负(-)输入614之间。电阻器组件625耦接于MFB滤波器602的正(+)输入端子606与全差分滤波器电路系统612的负(-)输入614之间。如根据图6还可以理解的，交叉耦接段626包括具有可调电阻值R1a的电阻器组件629和具有可调电阻值R1b的电阻器组件627。电阻器组件629耦接于MFB滤波器602的正(+)输入端子606与全差分滤波器电路系统612的正(+)输入616之间。电阻器组件627耦接于MFB滤波器602的负(-)输入端子604与全差分滤波器电路系统612的正(+)输入616之间。术语“电阻值”和“电阻”在本文中可互换使用，术语“电容值”和“电容”、术语“电感值”和“电感”以及术语“阻抗值”和“阻抗”也一样。

以下等式(1B)示出了全差分MFB LPF 602的Vo(s)/Vi(s)：

其中

Vi(s)是差分输入信号的电压，

Vo(s)是差分输出信号的电压，

增益等于(Rf/R1b)–(Rf/R1a)，

R0是电阻器组件643和647中的每个电阻器组件的电阻，

R1等于(R1a*R1b)/(R1a+R1b)，

R1a是电阻器组件623和629中的每个电阻器组件的电阻，

R1b是电阻器组件625和627中的每个电阻器组件的电阻，

Rf是反馈电阻器组件641和645中的每个反馈电阻器组件的电阻，

Cf是反馈电容器组件642和646中的每个反馈电容器组件的电容，

C0是电容器组件548的电容的两倍，并且

s是表示复频率的变量。

有益地，全差分MFB LPF 602的增益可以在基本不影响全差分MFB LPF 602的频率响应和输入阻抗的情况下(即，在使全差分MFB LPF 602的频率响应和输入阻抗保持基本一致的同时)通过以下进行调节：仅调节电阻R1a(其是交叉耦接段624的电阻器组件623和交叉耦接段626的电阻器组件629中的每个电阻器组件的电阻)；以及调节电阻R1b(其是交叉耦接段624的电阻器组件625和交叉耦接段626的电阻器组件627中的每个电阻器组件的电阻)。因此，MFB滤波器的其它七个无源组件(包括反馈电阻器组件641和645、反馈电容器组件642和646、电阻器组件643和647以及电容器组件648)无需调节并且可以具有固定的组件值。所描述的实施例使得能够通过相对容易的增益控制在相对较小的管芯区域中实施MFB滤波器602。为了使全差分MFB LPF 602的频率响应和输入阻抗保持基本一致而需要满足的条件是使交叉耦接段624和626的组件值之间的指定关系保持基本恒定。全差分MFB LPF602的输入阻抗和频率响应与(上文参考图5所讨论的)全差分MFB LPF 502的输入阻抗和频率响应相同，其中R1等于(R1a*R1b)/(R1a+R1b)，所述等式在下文被称为等式(2)。更具体地，MFB滤波器602的增益可以在使MFB滤波器602的频率响应保持基本一致并且使MFB滤波器602的输入阻抗保持基本一致的同时通过以下进行调节：在使下等式(2)保持基本恒定的同时调节可调电阻R1a的值和可调电阻R1b的值，这些值是包括于交叉耦接段624和626中的每个交叉耦接段中的电阻器组件的电阻值：

对于具体实例，假设四个种期望增益设置包括14.00dB、10.00dB、6.00dB和2.00dB的增益。还假设MFB滤波器602的交叉耦接段624、626中的每个交叉耦接段所保持的基本一致的阻抗为400欧姆。14.00dB的增益可以通过将R1a设置成等于490.58欧姆并将R1b设置成等于2166.32欧姆来实现。10.00dB的增益可以通过将R1a设置成等于572.27欧姆并将R1b设置成等于1328.28欧姆来实现。6.00dB的增益可以通过将R1a设置成等于639.44欧姆并将R1b设置成等于1068.22欧姆来实现。2.00dB的增益可以通过将R1a设置成等于690.59欧姆并将R1b设置成等于950.60欧姆来实现。如果期望的话，还可以实现负增益。例如，可以通过将R1a设置成等于727.30欧姆并将R1b设置成等于888.85欧姆来实现-2.00dB的增益；并且可以通过将R1a设置成等于741.15欧姆并将R1b设置成等于860.00欧姆来实现-4.00dB的增益。

在图6的实施例中，op-amp 618的正(+)输出619、全差分滤波器电路系统612的正输出620和MFB滤波器602的正输出608位于同一节点处。类似地，在图6的实施例中，op-amp618的负(-)输出621、全差分滤波器电路系统612的负输出622和MFB滤波器602的负输出610位于同一节点处。

全差分MFB LPF 602是包括交叉耦接段的全差分可调增益装置的一个实例，所述交叉耦接段可以用于在使装置的输入阻抗保持基本一致并使装置的频率响应保持基本一致的同时调节装置的增益。本文所用的术语“装置”可以指代芯片、包括于芯片中的较大电路的子电路、包括于印刷电路板(PCB)上的较大电路的子电路或更一般地，可以用于指代电路。如将在下文描述的，本发明技术的另外的实施例涉及包括(类似于交叉耦接段624和626的)交叉耦接段的其它类型的全差分可调增益装置，所述交叉耦接段可以用于在使装置的输入阻抗保持基本一致并使装置的频率响应保持基本一致的同时调节装置的增益。

虽然优选的是在使装置的输入阻抗保持绝对一致并且使装置的频率响应保持绝对一致的同时调节全差分MFB LPF 602(和本文所述的其它全差分可调增益装置)的增益，但在实际实施方案中，即使并非不可能，实现这一点将非常困难。相反，可实现且可接受的是，在使装置的输入阻抗保持基本恒定并且使装置的频率响应保持基本恒定的同时调节全差分MFB LPF 602(以及本文所述的其它全差分可调增益装置)的增益。本文所用的术语“基本一致”指代在中值增益设置的指定值的+/-10％以内。例如，如果装置的指定输入阻抗为500欧姆，则使所述输入阻抗保持基本一致将使输入阻抗保持在500欧姆+/-10％以内，或更具体地，使输入阻抗保持在450欧姆到550欧姆的范围内。类似地，在实际实施方案中，使交叉耦接段(例如，图6中的624和626)的组件值之间的指定关系保持绝对恒定也可能无法实现。相反，可实现且可接受的是使交叉耦接段(例如，图6中的624和626)的组件值之间的指定关系保持基本恒定，其中术语“基本恒定”指代在指定值的+/-10％以内。例如，使上文所示的等式(2)中表示的关系保持基本恒定意指使等式(2)的结果保持在指定值的+/-10％以内。例如，如果对于中值增益设置，等式(2)的结果为值400，则对于其它增益设置，所述值应保持在400+/-10％以内，或更具体地，在360到440的范围内。在下文对图7-13的实施例的讨论中，术语“恒定”可以是为了简洁而使用的，但是可以被解释为意指“基本恒定”。类似地，术语“相同”可以是为了简洁而使用的，但是可以被解释为意指“基本相同”。

参考图7，其中示出了根据本发明技术的实施例的全差分MFB带通滤波器(BPF)702。MFB BPF 702可以包括于如图4中展示的接收器404等接收器中例如作为图4中所示的MFB滤波器414。全差分MFB BPF 702(在本文中还可以被更简洁地称为MFB滤波器702)被示出为具有差分输入端子，所述差分输入端子包括负(-)输入端子704和正(+)输入端子706。MFB滤波器702还被示出为具有差分输出端子，所述差分输出端子包括正(+)输出端子708和负(-)输出端子710。MFB滤波器702包括全差分op-amp 718，所述全差分op-amp包括差分输入和差分输出，其中差分输入包括负(-)输入713和正(+)输入715，并且差分输出包括正(+)输出719和负(-)输出721。

在MFB滤波器702中，op-amp 718的正(+)输出719通过具有电阻值Rf的反馈电阻器组件741连接到op-amp 718的负(-)输入713。op-amp 718的负(-)输出721通过与反馈电阻器组件741具有相同电阻值Rf的反馈电阻器组件745连接到op-amp 718的正(+)输入715。MFB滤波器702还包括各自具有相同电容值Cf的反馈电容器组件742和746。反馈电容器组件742的端子中的一个端子连接到op-amp 718的正(+)输出719，并且反馈电容器组件742的端子中的另一个端子连接到具有电阻值2*R0的电阻器组件748的端子中的一个端子。反馈电容器组件746的端子中的一个端子连接到op-amp 718的负(-)输出721，并且反馈电容器组件746的另一个端子连接到电阻器组件748的端子中的另一个端子。具有电容值C0的电容器组件743的端子中的一个端子连接到op-amp 718的负(-)输入713，并且电容器组件743的端子中的另一个端子连接到电阻器组件748的端子中的一个端子。具有电容值C0的电容器组件747的端子中的一个端子连接到op-amp 718的正(+)输入715，并且电容器组件747的端子中的另一个端子连接到电阻器组件748的端子中的另一个端子。

仍参考图7，标记为712的虚线框内的电路系统可以被统称为具有差分输入和差分输出的全差分滤波器电路系统712，其中差分输入包括负(-)输入714和正(+)输入716，并且差分输出包括正(+)输出720和负(-)输出722。全差分滤波器电路系统712可以被更一般地称为全差分信号处理电路系统。在图7中，交叉耦接段724耦接于MFB滤波器702的差分输入端子704、706与全差分滤波器电路系统712的负输入714之间，其中交叉耦接段724包括具有电阻值R1a的电阻器组件723并且还包括具有电阻值R1b的电阻器组件725。另外，交叉耦接段726耦接于MFB滤波器702的差分输入端子704、706与全差分滤波器电路系统712的正(+)输入716之间，其中交叉耦接段726包括具有电阻值R1a(其与电阻器组件723的电阻相同)的电阻器组件729并且还包括具有电阻值R1b(其与电阻器组件725的电阻相同)的电阻器组件727。电阻器组件723、725、727和729是可调电阻器组件，并且因此，可以说每个电阻器组件具有可调电阻。因此，可以说电阻器组件723和729具有可调电阻值R1a，并且可以说电阻器组件725和727具有可调电阻值R1b。

更具体地，如根据图7可以理解的，交叉耦接段724包括具有可调电阻值R1a的电阻器组件723和具有可调电阻值R1b的电阻器组件725。电阻器组件723耦接于MFB滤波器702的负(-)输入端子704与全差分滤波器电路系统712的负(-)输入714之间。电阻器组件725耦接于MFB滤波器702的正(+)输入端子706与全差分滤波器电路系统712的负(-)输入714之间。如根据图7还可以理解的，交叉耦接段726包括具有可调电阻值R1a的电阻器组件729和具有可调电阻值R1b的电阻器组件727。电阻器组件729耦接于MFB滤波器702的正(+)输入端子706与全差分滤波器电路系统712的正(+)输入716之间。电阻器组件727耦接于MFB滤波器702的负(-)输入端子704与全差分滤波器电路系统712的正(+)输入716之间。

以下等式(3)示出了全差分MFB BPF 702的Vo(s)/Vi(s)：

其中

Vi(s)是差分输入信号的电压，

Vo(s)是差分输出信号的电压，

增益等于(Rf/R1b)–(Rf/R1a)，

R0是电阻器组件748的电阻的一半，

R1等于(R1a*R1b)/(R1a+R1b)，

R1a是电阻器组件723和729中的每个电阻器组件的电阻，

R1b是电阻器组件725和727中的每个电阻器组件的电阻，

Rf是反馈电阻器组件741和745中的每个反馈电阻器组件的电阻，

Cf是反馈电容器组件742和746中的每个反馈电容器组件的电容，并且

s是表示复频率的变量。

有益地，全差分MFB BPF 702的增益可以在基本不影响全差分MFB BPF 702的频率响应和输入阻抗的情况下(即，在使全差分MFB BPF 702的频率响应和输入阻抗保持基本一致的同时)通过以下进行调节：仅调节电阻R1a(其是交叉耦接段724的电阻器组件723和交叉耦接段726的电阻器组件729中的每个电阻器组件的电阻)；以及调节电阻R1b(其是交叉耦接段724的电阻器组件725和交叉耦接段726的电阻器组件727中的每个电阻器组件的电阻)。因此，MFB滤波器702的其它无源组件无需调节并且可以具有固定的组件值。所描述的实施例使得能够通过相对容易的增益控制在相对较小的管芯区域中实施MFB滤波器702。为了使全差分MFB BPF 702的频率响应和输入阻抗保持基本一致而需要满足的条件是使交叉耦接段724和726的组件值之间的指定关系保持基本恒定。更具体地，MFB滤波器702的增益可以在使MFB滤波器702的频率响应保持基本一致并且使MFB滤波器702的输入阻抗保持基本一致的同时通过以下进行调节：在使以下等式(2)保持基本恒定的同时调节可调电阻R1a的值和可调电阻R1b的值，这些值是包括于交叉耦接段724和726中的每个交叉耦接段中的电阻器组件的电阻值：

现在参考参考图8，其中示出了根据本发明技术的实施例的全差分MFB高通滤波器(HPF)802。MFB HPF 802可以包括于如图4中展示的接收器404等接收器中例如作为图4中所示的MFB滤波器414。全差分MFB HPF 802(在本文中还可以被更简洁地称为MFB滤波器802)被示出为具有差分输入端子，所述差分输入端子包括负(-)输入端子804和正(+)输入端子806。MFB滤波器802还被示出为具有差分输出端子，所述差分输出端子包括正(+)输出端子808和负(-)输出端子810。MFB滤波器802包括全差分op-amp 818，所述全差分op-amp包括差分输入和差分输出，其中差分输入包括负(-)输入813和正(+)输入815，并且差分输出包括正(+)输出819和负(-)输出821。MFB HPF802是全差分滤波器，因为其包括差分输入和差分输出两者。

在MFB滤波器802中，op-amp 818的正(+)输出819通过具有电阻值Rf的反馈电阻器组件841连接到op-amp 818的负(-)输入813。op-amp 818的负(-)输出821通过与反馈电阻器组件841具有相同电阻值Rf的反馈电阻器组件845连接到op-amp 818的正(+)输入815。MFB滤波器802还包括各自具有相同电容值Cf的反馈电容器组件842和846。反馈电容器组件842的端子中的一个端子连接到op-amp 818的正(+)输出819，并且反馈电容器组件842的端子中的另一个端子连接到具有电阻值2*R0的电阻器组件848的端子中的一个端子。反馈电容器组件846的端子中的一个端子连接到op-amp 818的负(-)输出821，并且反馈电容器组件846的另一个端子连接到电阻器组件848的端子中的另一个端子。具有电容值C0的电容器组件843的端子中的一个端子连接到op-amp 818的负(-)输入813，并且电容器组件843的端子中的另一个端子连接到电阻器组件848的端子中的一个端子。具有电容值C0的电容器组件847的端子中的一个端子连接到op-amp 818的正(+)输入815，并且电容器组件847的端子中的另一个端子连接到电阻器组件848的端子中的另一个端子。

仍参考图8，标记为812的虚线框内的电路系统可以被统称为具有差分输入和差分输出的全差分滤波器电路系统812，其中差分输入包括负(-)输入814和正(+)输入816，并且差分输出包括正(+)输出820和负(-)输出822。全差分滤波器电路系统812可以被更一般地称为全差分信号处理电路系统。在图8中，交叉耦接段824耦接于MFB滤波器802的差分输入端子804、806与全差分滤波器电路系统812的负输入814之间，其中交叉耦接段824包括具有电容值C1a的电容器组件823并且还包括具有电容值C1b的电容器组件825。交叉耦接段826耦接于MFB滤波器802的差分输入端子804、806与全差分滤波器电路系统812的正(+)输入816之间，其中交叉耦接段826包括具有电容值C1a(其与电容器组件823的电容相同)的电容器组件829并且还包括具有电容值C1b(其与电容器组件825的电容相同)的电容器组件827。电容器组件823、825、827和829是可调电容器组件，并且因此，可以说每个电容器组件具有可调电容。因此，可以说电容器组件823和829具有可调电容值C1a，并且可以说电容器组件825和827具有可调电容值C1b。

更具体地，如根据图8可以理解的，交叉耦接段824包括具有可调电容值C1a的电容器组件823和具有可调电容值C1b的电容器组件825。电容器组件823耦接于MFB滤波器802的负(-)输入端子804与全差分滤波器电路系统812的负(-)输入814之间。电容器组件825耦接于MFB滤波器802的正(+)输入端子806与全差分滤波器电路系统812的负(-)输入814之间。如根据图8还可以理解的，交叉耦接段826包括具有可调电容值C1a的电容器组件829和具有可调电容值C1b的电容器组件827。电容器组件829耦接于MFB滤波器802的正(+)输入端子806与全差分滤波器电路系统812的正(+)输入816之间。电容器组件827耦接于MFB滤波器802的负(-)输入端子804与全差分滤波器电路系统812的正(+)输入816之间。

以下等式(4)示出了全差分MFB HPF 802的Vo(s)/Vi(s)：

其中

Vi(s)是差分输入信号的电压，

Vo(s)是差分输出信号的电压，

增益等于(C1a–C1b)/Cf，

R0是电阻器组件848的电阻的一半，

C1等于C1a+C1b，

C1a是电容器组件823和829中的每个电容器组件的电容，

C1b是电容器组件825和827中的每个电容器组件的电容，

Rf是反馈电阻器组件841和845中的每个反馈电阻器组件的电阻，

Cf是反馈电容器组件842和846中的每个反馈电容器组件的电容，并且

s是表示复频率的变量。

有益地，全差分MFB HPF 802的增益可以在基本不影响全差分MFB HPF 802的频率响应和输入阻抗的情况下(即，在使全差分MFB HPF 802的频率响应和输入阻抗保持基本一致的同时)通过以下进行调节：仅调节电容C1a(其是交叉耦接段824的电容器组件823和交叉耦接段826的电容器组件829中的每个电容器组件的电容)；以及调节电容C1b(其是交叉耦接段824的电容器组件825和交叉耦接段826的电容器组件827中的每个电容器组件的电容)。因此，MFB滤波器802的其它无源组件无需调节并且可以具有固定的组件值。所描述的实施例使得能够通过相对容易的增益控制在相对较小的管芯区域中实施MFB滤波器802。为了使全差分MFB HPF 802的频率响应和输入阻抗保持基本一致而需要满足的条件是使交叉耦接段824和826的组件值之间的指定关系保持基本恒定。更具体地，MFB滤波器802的增益可以在使MFB滤波器802的频率响应保持基本一致并且使MFB滤波器802的输入阻抗保持基本一致的同时通过以下进行调节：在使以下等式(5)基本恒定的同时调节可调电容C1a的值和可调电容C1b的值，这些值是包括于交叉耦接段824和826中的每个交叉耦接段中的电容器组件的电容值：C1a+C1b。

在图8的实施例中，op-amp 818的正(+)输出819、全差分滤波器电路系统812的正输出820和MFB滤波器802的正输出808位于同一节点处。类似地，在图8的实施例中，op-amp818的负(-)输出821、全差分滤波器电路系统812的负输出822和MFB滤波器802的负输出810位于同一节点处。

现在参考参考9，其中示出了根据本发明技术的实施例的全差分可变增益放大器(VGA)902。VGA 902可以包括于如图4中展示的接收器404等接收器中例如作为图4中所示的VGA 416。全差分VGA 902(在本文中还可以被更简洁地称为VGA 902)被示出为具有差分输入端子，所述差分输入端子包括负(-)输入端子904和正(+)输入端子906。VGA 902还被示出为具有差分输出端子，所述差分输出端子包括正(+)输出端子908和负(-)输出端子910。VGA902包括全差分op-amp 918，所述全差分op-amp包括差分输入和差分输出，其中差分输入包括负(-)输入913和正(+)输入915，并且差分输出包括正(+)输出919和负(-)输出921。VGA902是全差分放大器，因为其包括差分输入和差分输出两者。

在VGA 902中，op-amp 918的正(+)输出919通过具有电容值Cf的反馈电容器组件942连接到op-amp 918的负(-)输入913。op-amp 918的负(-)输出921通过与反馈电容器组件942具有相同电容值Cf的反馈电容器组件946连接到op-amp 918的正(+)输入915。VGA902还包括各自具有相同电阻值Rf的反馈电阻器组件941和945。反馈电阻器组件941与反馈电容器组件942并联连接，并且因此，op-amp 918的正(+)输出919还通过具有电阻值Rf的反馈电阻器组件941连接到op-amp 918的负(-)输入913。反馈电阻器组件945与反馈电容器组件946并联连接，并且因此，op-amp 918的负(-)输出921还通过与反馈电阻器组件941具有相同电阻值Rf的反馈电阻器组件945连接到op-amp 918的正(+)输入915。

仍参考图9，标记为912的虚线框内的电路系统可以被统称为具有差分输入和差分输出的全差分增益电路系统912，其中差分输入包括负(-)输入914和正(+)输入916，并且差分输出包括正(+)输出920和负(-)输出922。全差分滤波器电路系统912可以被更一般地称为全差分信号处理电路系统。在图9中，交叉耦接段924耦接于VGA 902的差分输入端子904、906与全差分滤波器电路系统912的负输入914之间，其中交叉耦接段924包括具有电阻值R1a的电阻器组件923并且还包括具有电阻值R1b的电阻器组件925。另外，交叉耦接段926耦接于VGA 902的差分输入端子904、906与全差分滤波器电路系统912的正(+)输入916之间，其中交叉耦接段926包括具有电阻值R1a(其与电阻器组件923的电阻相同)的电阻器组件929并且还包括具有电阻值R1b(其与电阻器组件925的电阻相同)的电阻器组件927。电阻器组件923、925、927和929是可调电阻器组件，并且因此，可以说每个电阻器组件具有可调电阻。因此，可以说电阻器组件923和929具有可调电阻值R1a，并且可以说电阻器组件925和927具有可调电阻值R1b。

更具体地，如根据图9可以理解的，交叉耦接段924包括具有可调电阻值R1a的电阻器组件923和具有可调电阻值R1b的电阻器组件925。电阻器组件923耦接于VGA 902的负(-)输入端子904与全差分滤波器电路系统912的负(-)输入914之间。电阻器组件925耦接于VGA902的正(+)输入端子906与全差分滤波器电路系统912的负(-)输入914之间。如根据图9还可以理解的，交叉耦接段926包括具有可调电阻值R1a的电阻器组件929和具有可调电阻值R1b的电阻器组件927。电阻器组件929耦接于VGA 902的正(+)输入端子906与全差分滤波器电路系统912的正(+)输入916之间。电阻器组件927耦接于VGA 902的负(-)输入端子904与全差分滤波器电路系统912的正(+)输入916之间。

以下等式(6)示出了全差分VGA 902的Vo(s)/Vi(s)：

其中

Vi(s)是差分输入信号的电压，

Vo(s)是差分输出信号的电压，

增益等于Rf*(R1a-R1b)/(R1a*R1b)，

R1a是电阻器组件923和929中的每个电阻器组件的电阻，

R1b是电阻器组件925和927中的每个电阻器组件的电阻，

Rf是反馈电阻器组件941和945中的每个反馈电阻器组件的电阻，

Cf是反馈电容器组件942和946中的每个反馈电容器组件的电容，并且

s是表示复频率的变量。

有益地，VGA 902的增益可以在基本不影响全差分VGA 902的频率响应和输入阻抗的情况下(即，在使全差分VGA 902的频率响应保持基本一致并且使全差分VGA 902的输入阻抗保持基本一致的同时)通过以下进行调节：仅调节电阻R1a(其是交叉耦接段924的电阻器组件923和交叉耦接段926的电阻器组件929中的每个电阻器组件的电阻)；以及调节电阻R1b(其是交叉耦接段924的电阻器组件925和交叉耦接段926的电阻器组件927中的每个电阻器组件的电阻)。因此，VGA 902的其它无源组件无需调节并且可以具有固定的组件值。所描述的实施例使得能够通过相对容易的增益控制在相对较小的管芯区域中实施VGA 902。为了使全差分VGA 902的频率响应和输入阻抗保持基本一致而需要满足的条件是使交叉耦接段924和926的组件值之间的指定关系保持基本恒定。更具体地，VGA 902的增益可以在使VGA 902的频率响应保持基本一致并且使VGA的输入阻抗保持基本一致的同时通过以下进行调节：在使以下等式(2)保持基本恒定的同时调节可调电阻R1a的值和可调电阻R1b的值，这些值是包括于交叉耦接段924和926中的每个交叉耦接段中的电阻器组件的电阻值：

在图9的实施例中，op-amp 918的正(+)输出919、全差分滤波器电路系统912的正输出920和VGA 902的正输出908位于同一节点处。类似地，在图9的实施例中，op-amp 918的负(-)输出921、全差分滤波器电路系统912的负输出922和VGA 902的负输出910位于同一节点处。

如上文在对图6、7、8和9的讨论中所提及的，(分别在图6、7、8和9中)标记为612、712、812和912的虚线框内的电路系统可以被一般地称为全差分信号处理电路系统。现在参考图10，其中展示了全差分可调增益装置1002，所述全差分可调增益装置包括差分输入端子和差分输出端子，所述差分输入端子包括负(-)输入端子1004和正(+)输入端子1006，所述差分输出端子包括正(+)输出端子1008和负(-)输出端子1010。全差分可调增益装置1002被示出为包括全差分信号处理电路系统1012，所述全差分信号处理电路系统包括差分输入和差分输出，所述差分输入包括负(-)输入1014和正(+)输入1016，所述差分输出包括正(+)输出1020和负(-)输出1022。全差分信号处理电路系统1012的正(+)输出1020提供全差分可调增益装置1002的正(+)输出端子1008。全差分信号处理电路系统1012的负(-)输出1022提供全差分可调增益装置1002的负(-)输出端子1010。第一交叉耦接段1024耦接于全差分可调增益装置1002的差分输入端子1004、1006与全差分信号处理电路系统1012的负(-)输入1014之间。第二交叉耦接段1026耦接于全差分可调增益装置1002的差分输入端子1004、1006与全差分信号处理电路系统1012的正(+)输入1016之间。如根据上文对图6、7、8和9的讨论可以理解的，全差分信号处理电路系统1012可以是图6中的框612、图7中的框712或图9中的框912，但不限于此。如根据上文对图6、7、8和9的讨论可以理解的，交叉耦接段1024可以是图6中的交叉耦接段624、图7中的724或图9中的924，并且交叉耦接段1026可以是图6中的交叉耦接段626、图7中的726或图9中的926。如根据上文对图6、7和9的讨论可以理解的，全差分可调增益装置1002具有增益，只要交叉耦接段1024和1026的一个或多个组件值之间的指定关系保持基本恒定，增益就可在维持全差分可调增益装置的基本一致的频率响应和基本一致的输入阻抗的同时通过调节交叉耦接段1024和1026的组件值来进行调节。在图10中，交叉耦接段1024和1026被示出为包括电阻器组件(1023、1025、1027和1029)，在上文参考图6、7和9描述的实施例中情况也是如此。然而，如上文参考图8所描述的，交叉耦接段可以可替代地包括电容器组件。交叉耦接段还可以包括电感器组件，如下文将参考图13所描述的。可调增益装置1002是全差分装置，因为其包括差分输入和差分输出两者。

更一般地，根据本发明技术的某些实施例，第一交叉耦接段(例如，624、724、824、924或1024)包括具有第一可调组件值(例如，R1a或C1a)的第一无源组件和具有第二可调组件值(例如，R1b或C1b)的第二无源组件，其中第一无源组件耦接于全差分可调增益装置的负(-)输入端子与全差分信号处理电路系统的负(-)输入之间，并且第二无源组件耦接于全差分可调增益装置的正(+)输入端子与全差分信号处理电路系统的负(-)输入之间。类似地，第二交叉耦接段(例如626、726、826、926或1026)包括具有第一可调组件值(例如，R1a或C1a)的第三无源组件和具有第二可调组件值(例如，R1b或C1b)的第四无源组件，其中第三无源组件耦接于全差分可调增益装置的正(+)输入端子与全差分信号处理电路系统的正(+)输入之间，并且第四无源组件耦接于全差分可调增益装置的负(-)输入端子与全差分信号处理电路系统的正(+)输入之间。

如电阻器、电容器和电感器等无源组件还可以被称为具有阻抗值的阻抗组件。在无源组件具有可调值的情况下，无源组件可以被称为具有可调阻抗值的可调阻抗组件。图11更一般地展示了全差分可调增益装置1102如何可以包括差分输入端子和差分输出端子，所述差分输入端子包括负(-)输入端子1104和正(+)输入端子1106，所述差分输出端子包括正(+)输出端子1108和负(-)输出端子1110。全差分可调增益装置1102被示出为包括全差分信号处理电路系统1112，所述全差分信号处理电路系统包括差分输入和差分输出，所述差分输入包括负(-)输入1114和正(+)输入1116，所述差分输出包括正(+)输出1120和负(-)输出1122。全差分信号处理电路系统1112的正(+)输出1120提供全差分可调增益装置1102的正(+)输出端子1108。全差分信号处理电路系统1112的负(-)输出1122提供全差分可调增益装置1102的负(-)输出端子1110。第一交叉耦接段1124耦接于全差分可调增益装置1102的差分输入端子1104、1106与全差分信号处理电路系统1124的负(-)输入1114之间。第二交叉耦接段1126耦接于全差分可调增益装置1102的差分输入端子1104、1106与全差分信号处理电路系统1112的正(+)输入1116之间。可调增益装置1102是全差分装置，因为其包括差分输入和差分输出两者。

如根据上文对图6、7、8和9的讨论可以理解的，全差分信号处理电路系统1112可以是图6中的框612、图7中的框712、图8中的框812或图9中的框912，但不限于此。如根据上文对图6、7、8和9的讨论可以理解的，交叉耦接段1124可以是图6中的交叉耦接段624、图7中的724、图8中的824或图9中的924，并且交叉耦接段1126可以是图6中的交叉耦接段626、图7中的726、图8中的826或图9中的926。如根据上文对图6、7、8和9的讨论中可以理解的，全差分可调增益装置1102具有增益，只要交叉耦接段1124和1126的一个或多个阻抗值之间的指定关系对于复频率变量s的任何给定值来说保持基本恒定，所述增益就可在维持全差分可调增益装置1102的基本一致的频率响应和基本一致的输入阻抗的同时通过调节交叉耦接段1124和1126的阻抗值来进行调节。

在图11中，交叉耦接段1124被示出为包括具有可调阻抗值Z1a的阻抗组件1123和具有可调阻抗值Z1b的阻抗组件1125，并且交叉耦接段1126被示出为包括具有可调阻抗值Z1a的阻抗组件1129和具有可调阻抗值Z1b的阻抗组件1127。全差分可调增益装置1102的增益可通过以下进行调节：调节交叉耦接段1124的阻抗组件1123和交叉耦接段1126的阻抗组件1129中的每个阻抗组件的第一可调阻抗值(Z1a)，以及调节交叉耦接段1124的阻抗组件1125和交叉耦接段1126的阻抗组件1127中的每个阻抗组件的第二可调阻抗值(Z1b)。交叉耦接段1124和1126的组件值之间的对于s的任何给定值来说都保持恒定的指定关系是以下等式(7)：

图11还示出了控制器1130，所述控制器可以是全差分可调增益装置1102的一部分，或者可以位于全差分可调增益装置外部并且与全差分可调增益装置1102通信。控制器1130可以用于在使全差分可调增益装置1102的频率响应保持基本一致并且使全差分可调增益装置1102的输入阻抗保持基本一致的同时调节包括于交叉耦接段1124和1126中的阻抗组件1123、1125、1127和1129的可调阻抗值(Z1a和Z1b)的值，以实现不同的增益设置。控制器1130可以使用处理器、状态机或专用集成电路(ASIC)来实施，但不限于此。例如，在阻抗组件1123、1125、1127和1129中的每个阻抗组件都使用一组电阻器、电容器和/或电感器组件来实施的情况下，控制器1130可以控制开关(未示出)将所述组的各个无源组件切换到电路中或从电路中切换出去，从而实现期望的阻抗值。本文所述的其它实施例，包括参考图6-10和12-13描述的实施例，还可以受作为图中所示的装置的一部分或位于装置外部的类似控制器1130的控制。换句话说，虽然在其它图中未示出控制器，但是还可以将每个此类其它图示出为包括类似的控制器。

图12与图10和11的类似之处在于其显示全差分可调增益装置1202可以包括差分输入端子和差分输出端子，所述差分输入端子包括负(-)输入端子1204和正(+)输入端子1206，所述差分输出端子包括正(+)输出端子1208和负(-)输出端子1210。全差分可调增益装置1202被示出为包括全差分信号处理电路系统1212，所述全差分信号处理电路系统包括差分输入和差分输出，所述差分输入包括负(-)输入1214和正(+)输入1216，所述差分输出包括正(+)输出1230和负(-)输出1222。全差分信号处理电路系统1212的正(+)输出1220提供全差分可调增益装置1202的正(+)输出端子1208。全差分信号处理电路系统1212的负(-)输出1222提供全差分可调增益装置1202的负(-)输出端子1210。第一交叉耦接段1224耦接于全差分可调增益装置1202的差分输入端子1204、1206与全差分信号处理电路系统1224的负(-)输入1214之间。第二交叉耦接段1226耦接于全差分可调增益装置1202的差分输入端子1204、1206与全差分信号处理电路系统1212的正(+)输入1216之间。可调增益装置1202是全差分装置，因为其包括差分输入和差分输出两者。

在图12中，交叉耦接段1224被示出为包括具有可调电容值C1a的电容器组件1223(其是某一类型的阻抗组件)和具有可调电容值C1b的电容器组件1225，并且交叉耦接段1226被示出为包括具有可调电容值C1a的电容器组件1229和具有可调电容值C1b的电容器组件1227。此类电容器组件是特定类型的阻抗组件，并且此类电容值是特定类型的阻抗值。全差分可调增益装置1202的增益可通过调节以下进行调节：交叉耦接段1224的电容器组件1223和交叉耦接段1226的电容器组件1229中的每个电容器组件的可调电容器值(C1a)；以及交叉耦接段1224的电容器组件1225和交叉耦接段1226的电容器组件1227中的每个电容器组件的可调电容器值(C1b)。电容器组件1223和1229中的每个电容器组件的阻抗等于1/(s*C1a)；并且电容器组件1225和1227中的每个电容器组件的阻抗等于1/(s*C1b)。交叉耦接段1224和1226的组件值之间的保持基本恒定(即，为了使全差分可调增益装置1202的频率响应保持基本一致并且使全差分可调增益装置1202的输入阻抗保持基本一致)的指定关系是以下等式(5)：C1a+C1b。

图13与图10、11和12的类似之处在于其显示全差分可调增益装置1302可以包括差分输入端子和差分输出端子，所述差分输入端子包括负(-)输入端子1304和正(+)输入端子1306，所述差分输出端子包括正(+)输出端子1308和负(-)输出端子1310。全差分可调增益装置1302被示出为包括全差分信号处理电路系统1312，所述全差分信号处理电路系统包括差分输入和差分输出，所述差分输入包括负(-)输入1314和正(+)输入1316，所述差分输出包括正(+)输出1320和负(-)输出1322。全差分信号处理电路系统1312的正(+)输出1320提供全差分可调增益装置1302的正(+)输出端子1308。全差分信号处理电路系统1312的负(-)输出1322提供全差分可调增益装置1302的负(-)输出端子1310。第一交叉耦接段1324耦接于全差分可调增益装置1302的差分输入端子1304、1306与全差分信号处理电路系统1312的负(-)输入1314之间。第二交叉耦接段1326耦接于全差分可调增益装置1302的差分输入端子1304、1306与全差分信号处理电路系统1312的正(+)输入1316之间。可调增益装置1302是全差分装置，因为其包括差分输入和差分输出两者。

在图13中，交叉耦接段1324被示出为包括具有可调电感值L1a的电感器组件1323(其是某一类型的阻抗组件)和具有可调电感值L1b的电感器组件1325；并且交叉耦接段1326被示出为包括具有可调电感值L1a的电感器组件1329和具有可调电感值L1b的电感器组件1327。此类电感器组件是特定类型的阻抗组件，并且此类电感值是特定类型的阻抗值。全差分可调增益装置1302的增益可通过以下进行调节：调节交叉耦接段1324的电感器组件1323和交叉耦接段1326的电感器组件1329中的每个电感器组件的可调电感器值L1a；以及调节交叉耦接端1324的电感器组件1325和交叉耦接段1326的电感器组件1327中的每个电感器组件的可调电感器值L1b。电感器组件1323和1329中的每个电感器组件的阻抗等于s*L1a；并且电感器组件1324和1327中的每个电感器组件的阻抗等于s*L1b。交叉耦接段1324和1326的组件值之间的保持基本恒定(即，为了使全差分可调增益装置1302的频率响应保持基本一致，并且使全差分可调增益装置1302的输入阻抗保持基本一致)的指定关系是以下等式(8)：

虽然优选的是在使装置的输入阻抗保持绝对恒定并且使装置的频率响应保持绝对一致的同时调节各种全差分可调增益装置的增益，但在实际实施方案中，即使并非不可能，实现这一点将非常困难。相反，可实现且可接受的是，在使装置的输入阻抗保持基本恒定并且使装置的频率响应保持基本恒定的同时调节此类全差分可调增益装置的增益。如上所述，本文所用的术语“基本恒定”指代在指定值的+/-10％以内，并且本文所用的术语“基本恒定”指代在中值增益设置的响应的+/-10％以内。例如，如果装置的指定输入阻抗为500欧姆，则使所述输入阻抗保持基本一致将使输入阻抗保持在500欧姆+/-10％以内，或更具体地，使输入阻抗保持在450欧姆到550欧姆的范围内。类似地，在实际实施方案中，使交叉耦接段(例如，图11中的1124和1126)的组件值之间的指定关系保持绝对恒定也可能无法实现。相反，可实现且可接受的是使交叉耦接段(例如，图11中的1124和1126)的组件值之间的指定关系保持基本恒定，其中术语“基本恒定”指代在指定值的+/-10％以内。例如，使上文所示的等式(2)中表示的关系保持基本恒定意指使等式(2)的结果保持在指定值的+/-10％以内。例如，如果对于中值增益设置，等式(2)的结果为值400，则对于其它增益设置，所述值应保持在400+/-10％以内，或更具体地，在360到440的范围内。在上文对图6-13的实施例的讨论中，术语“恒定”可以是为了简洁而使用的，但是可以被解释为意指“基本恒定”。类似地，术语“相同”可以是为了简洁而使用的，但是可以被解释为意指“基本相同”。因此，在两个阻抗组件被说成具有“相同”阻抗值的情况下，这可以被解释为所述两个阻抗组件具有基本相同的阻抗值，并且更具体地，可以被解释为所述两个阻抗值在所述两个阻抗组件的阻抗值的平均值(即，均值)的+/-10％以内。例如，可以将200欧姆和210欧姆的阻抗值视为基本相同，因为这两个值均在所述两个阻抗值的均值的+/-10％之内，即在205欧姆的+/-10％之内。

在上文参考图6-13描述的各个实施例中，被描述为具有可调阻抗的阻抗组件被示出和描述为电阻器组件、电容器组件或电感器组件。此类阻抗组件还可以是电阻器组件、电容器组件和/或电感器组件的组合。换句话说，具有可调阻抗的阻抗组件可以可替代地是例如RC组件、RL组件、RCL组件或CL组件，但不限于此。

图14是用于概括根据本发明技术的各个实施例的方法的高级流程图。此类方法与包括差分输入端子、差分输出端子和全差分信号处理电路系统(例如，612、712、812、912、1012、1112、1212或1312)的全差分可调增益装置(例如，602、702、802、902、1002、1102、1202或1302)一起使用，其中全差分信号处理电路系统包括差分输入和差分输出。全差分信号处理电路系统的正(+)输出提供全差分可调增益装置的正(+)输出端子。全差分信号处理电路系统的负(-)输出提供全差分可调增益装置的负(-)输出端子。上文参考图6-13描述了此类实施例可以与其一起使用的全差分可调增益装置的另外的细节。

参考图14，步骤1402涉及在全差分可调增益装置的差分输入端子与全差分信号处理电路系统的负(-)输入之间耦接第一交叉耦接段。步骤1404涉及在全差分可调增益装置的差分输入端子与全差分信号处理电路系统的正(+)输入之间耦接第二交叉耦接段。步骤1402和1404中提及的示例性第一交叉耦接段和第二交叉耦接段包括图6中的交叉耦接段624和626、图7中的交叉耦接段724和726、图8中的交叉耦接段824和826、图9中的交叉耦接段924和926、图10中的交叉耦接段1024和1026、图11中的交叉耦接段1124和1126、图12中的交叉耦接段1224和1226以及图13中的交叉耦接段1324和1326。

仍参考图14，步骤1406涉及在维持全差分可调增益装置的基本一致的频率响应和基本一致的输入阻抗的同时通过以下来调节全差分可调增益装置的增益：在使第一交叉耦接段和第二交叉耦接段的一个或多个组件值之间的指定关系保持基本恒定的同时调节第一交叉耦接段和第二交叉耦接段的组件值。在步骤1406处调节的组件值可以是第一交叉耦接段和第二交叉耦接段的无源组件的值，所述无源组件中的每个无源组件具有相应的可调阻抗值。取决于实施方案，此类阻抗值可以是例如电阻值、电容值、电感值或其组合。可以根据上文对图6-13的描述理解参考图14概述的方法的另外的特征。

应理解，本发明主题可以以许多不同的形式具体化且不应被解释为限于本文所述的实施例。相反，提供这些实施例的目的是使此主题详尽且完整，并且这些实施例将向本领域的技术人员完全传达本公开。事实上，主题旨在覆盖包括于由所附权利要求限定的主题的范围和精神内的这些实施例的替代物、修改和等同物。此外，在以下对本发明主题的详细描述中，阐述了许多具体细节以便提供对本发明主题的透彻理解。然而，对本领域的普通技术人员而言将清楚的是，本发明主题可以在没有此类具体细节的情况下实践。

本文参考根据本公开的实施例的方法、设备(系统)和计算机程序产品的流程图和/或框图描述了本公开的各方面。应当理解，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以通过计算机程序指令来实施。可以向通用计算机、专用计算机或其它可编程数据处理设备的处理器提供这些计算机程序指令以产生机器，使得通过计算机或其它可编程指令执行设备的处理器执行的指令创建用于实施一个或多个流程图和/或框图框中指定的功能/动作的机制。

已经出于说明和描述的目的呈现了对本公开的描述，但是所述描述不旨在是穷举的，也不限于所公开形式的公开内容。在不背离本公开的范围和精神的前提下，多种修改和改变对本领域的技术人员而言是显而易见的。选择和描述了本文中的本公开的各方面以便最好地解释本公开的原理和实际应用并且使本领域的其他技术人员能够理解具有适合于所设想的特定用途的各种修改的本公开。

已经结合各个实施例描述了本公开。然而，通过研究附图、本公开和所附权利要求，可以理解和实现对所公开实施例的其它改变和修改，并且此类改变和修改应被解释为由所附权利要求涵盖。在权利要求中，词语“包括”不排除其它要素或步骤，并且不定冠词“一个或一种(a或an)”不排除多个。

为了本文档的目的，应当注意，附图中描绘的各种特征的尺寸可能不一定按比例绘制。

为了本文档的目的，在说明书中对“实施例”、“一个实施例”、“一些实施例”或“另一个实施例”的参考可以用于描述不同实施例或同一实施例。

为了本文档的目的，连接可以是直接连接或(例如，通过一个或多个其它部件的)间接连接。在一些情况下，当一个元件被称为连接或耦接到另一个元件时，所述元件可以直接连接到另一个元件或者通过中间元件间接连接到另一个元件。当一个元件被称为直接连接到另一个元件时，则在所述元件与另一个元件之间没有中间元件。如果两个装置直接或间接连接，则所述两个装置“处于通信中”，使得可以在所述两个装置之间传送电子信号。

为了本文档的目的，术语“基于”可以理解为“至少部分地基于”。

为了本文档的目的，在没有另外的上下文的情况下，使用如“第一”对象、“第二”对象和“第三”对象等数字术语可以不暗示对象的顺序，而是可以用于标识目的以标识不同的对象。

已经出于说明和描述的目的呈现了前述详细的描述。其并不旨在是穷举的或将本文中的主题限制于所公开的确切形式。鉴于以上教导，许多修改和变化是可能的。选择所描述实施例的目的是为了最好地解释所公开技术的原理和其实际应用，由此使本领域的其他技术人员能够最好地利用各个实施例中的技术和适合于所设想的特定用途的各种修改。意图是，范围由所附权利要求限定。

尽管已经以特定于结构特征和/或方法动作的语言描述了主题，但是应理解的是，所附权利要求中定义的主题不必局限于上文描述的具体特征或动作。相反，上文描述的具体特征和动作被公开为实施权利要求的示例形式。