用于极化码构造和编码的装置和方法
阅读说明：本技术 用于极化码构造和编码的装置和方法 (Apparatus and method for polar code construction and encoding ) 是由 葛屹群 哈米德·萨贝尔 于 2019-02-21 设计创作，主要内容包括：用于实现通信系统(尤其是无线通信系统)中的纠错的方法和装置。根据链式生成矩阵对输入比特进行编码以生成码字,并发送该码字。链式生成矩阵包括与链式极化码的基本生成矩阵中的第一条目子集对应的第一条目子集,以及与基本生成矩阵中的第二条目子集不同的第二条目子集。例如,可以通过将链接矩阵应用到基本生成器的第二条目子集以产生链式生成矩阵中的第二条目子集,来构造链式生成矩阵。(Method and apparatus for implementing error correction in a communication system, particularly a wireless communication system. The input bits are encoded according to the chain generator matrix to generate a codeword, and the codeword is transmitted. The chain generator matrix comprises a first subset of entries corresponding to a first subset of entries in a basic generator matrix of the chain polar code, and a second subset of entries different from the second subset of entries in the basic generator matrix. For example, the chained generator matrix may be constructed by applying the linked matrix to the second subset of entries of the base generator to produce the second subset of entries in the chained generator matrix.)
相关申请的交叉引用
本申请要求于2018年2月23日提交的发明名称为“用于极化码构造和编码的装置和方法”、申请号为No.62/634,278的美国临时专利申请以及于2018年12月19日提交的发明名称为“用于极化码构造和编码的装置和方法”、申请号为16/225,128的美国非临时专利申请的优先权，其全部内容以引入的方式并入本文。
技术领域
本公开一般涉及通信，尤其涉及极化码的构造和编码。
背景技术
极化码被提出作为用于未来无线通信的信道码，并且被选择用于新第五代(5thgeneration，5G)空口(也称为5G新空口(new radio，NR))的上行和下行增强移动宽带(enhanced mobile broadband，eMBB)控制信道编码。这些码相比最先进的纠错码具有优势，并且编码复杂度低。参见E.Arikan于2009年在IEEE Trans.Inf.Theory第55卷，第7期，第3051–3073页发表的“Channel polarization:A method for constructing capacity-achieving codes for symmetric binary-input memoryless channels”。对于解码极化编码的信息，连续消除(successive cancellation，SC)解码及其扩展(例如SC列表解码)是有效且高效的选择。
基于信道极化，Arikan设计了一种信道码，该信道码被证明能够达到信道容量。极化是指一种编码特性，即当码长度增加到无穷大时，比特信道(也称为子信道)极化并且其容量趋于零(完全有噪信道)或一(完全完美信道)。换句话说，在高容量子信道中编码的比特将经历具有高信噪比(signal-to-noise ratio，SNR)的信道，并且具有较高的可靠性或被正确解码的可能性，而在低容量子信道中编码的比特将经历具有低SNR的信道，并且具有低可靠性和被正确解码的低可能性。完美比特信道的分数等于该信道的容量。
发明内容
本文通过示例公开了说明性实施例。
根据本公开的一个方面，一种启用纠错的通信方法涉及根据链式生成矩阵对输入比特进行编码以生成码字，并发送该码字。链式生成矩阵包括与链式极化码的基本生成矩阵中的第一条目子集对应的第一条目子集，并包括与基本生成矩阵中的第二条目子集不同的第二条目子集。
一种非暂时性处理器可读介质，存储有指令，当由一个或多个处理器执行时，上述指令使一个或多个处理器执行以下方法，该方法包括：根据链式生成矩阵对输入比特进行编码以生成码字，并发送该码字，其中，链式生成矩阵包括与链式极化码的基本生成矩阵中的第一条目子集对应的第一条目子集，并包括与基本生成矩阵中的第二条目子集不同的第二条目子集。
一种装置，包括处理器和耦合到处理器的存储器。该存储器存储有指令，当由处理器执行时，上述指令使处理器执行以下方法，该方法包括：根据链式生成矩阵对输入比特进行编码以生成码字，并发送该码字，其中，链式生成矩阵包括与链式极化码的基本生成矩阵中的第一条目子集对应的第一条目子集，并包括与基本生成矩阵中的第二条目子集不同的第二条目子集。
另一实施例涉及一种用于启用纠错的通信的装置。该装置包括编码器和发射器，编码器用于根据链式生成矩阵对输入比特进行编码以生成码字，发射器耦合到编码器并用于发送该码字。链式生成矩阵包括与链式极化码的基本生成矩阵中的第一条目子集对应的第一条目子集，并包括与基本生成矩阵中的第二条目子集不同的第二条目子集。
在审阅以下描述后，本公开的实施例的其他方面和特征对于本领域技术人员而言显而易见。
附图说明
现参考附图更详细地描述实施例的示例。
图1为示出如何从核产生极化编码生成矩阵的一个示例的图。
图2和图3示出了极化编码生成矩阵用于产生码字的示例以及示例极化编码器的示意图。
图4为示出示例决策列表树的一部分的图，该决策列表树的宽度由最大给定列表大小限定，并用于连续消除列表(successive cancellation list，SCL)极化解码器。
图5是示出基于2乘2核的极化编码器的示例的框图。
图6是与2乘2Arikan核对应的蝶形运算的示例图示。
图7-图11分别示出了长度为4、8、16、32、和64的链式极化码的示例编码图。
图12为仿真的性能结果图。
图13为另一仿真的性能结果图。
图14为根据实施例的示例编码方法的流程图。
图15为根据另一实施例的示例编码方法的流程图。
图16A为根据另一实施例的示例编码方法的流程图。
图16B为用于构造链式生成矩阵的示例方法的流程图。
图17为根据另一实施例的示例编码装置的框图。
图18为用于编码和发送码字的示例装置的框图。
图19为用于接收和解码码字的示例装置的框图。
图20为示例简化处理系统的框图，该处理系统可以用于实现本文公开的实施例。
图21示出了示例通信系统，在该通信系统中可以实现本公开的实施例。
图22A和图22B示出了可以实现根据本公开的方法和教导的示例设备。
具体实施方式
图1是通过说明性示例的方式示出如何从核G2 100产生极化编码生成矩阵的图。注意，图1是一个示例。还可以有其他形式的核。
极化码可以基于种子矩阵F＝G2 100从克罗内克积矩阵形成。对于具有长度为N＝2m的码字的极化码，生成矩阵为
图2和图3示出了极化编码生成矩阵用于产生码字的示例和示例极化编码器的示意图。在图2中，生成矩阵
众所周知，可以在有比特翻转或没有比特翻转的情况下执行极化编码。图3中的示例极化编码器没有比特翻转。
通常，极化编码器的输出可以表示为其中，在没有比特翻转的情况下，是N乘N生成矩阵，N＝2n，n≥1(例如，对于n＝1，G2＝F(如图1中的100所示))。对于比特翻转，
本文公开的实施例可以在没有比特翻转或有比特翻转的情况下实现。
在极化码构造中，理想情况下，输入向量的更“可靠”的位置用于携带信息比特，输入向量的更“不可靠”的位置用于携带冻结比特(即，编码器和解码器均已知的比特)。然而，当信息通过物理信道发送时，给定比特位置的可靠性也是物理信道的特征的函数，例如物理信道的擦除率(erasure rate)或信噪比(signal-to-noise ratio，SNR)。例如，可以在信息通过信道发送之前，基于假设的或测量的物理信道的特征来计算可靠性序列(可靠位置和不可靠位置)。在理论上，只要每个冻结比特的位置对于编码器和解码器均是已知的，冻结比特就可以设为任意值。在传统应用中，冻结比特均设为零。
在具有足够长的码长度的情况下，如果使用连续消除(successivecancellation，SC)解码算法，根据极化理论设计的码可以达到二进制对称无记忆信道中的信道容量。Arikan分析和仿真了一种非常简单的SC解码算法。
在实践中，码长度不可能是无限的，并且信道不可能是二进制无记忆信道，因此，这种简单的SC解码器无法达到信道容量。根据Arikan，如果在AWGN信道中码长度超过220比特，则当使用SC解码时，可以接近信道容量。这样长的码长度例如在无线通信中是不实际的。
输入向量中可以包括辅助比特或检错码(error-detecting code，EDC)比特以辅助解码。循环冗余校验(cyclic redundancy check，CRC)码可以用作EDC。一个码字内可以使用多于一个EDC。然而，应理解，可以使用其他EDC，例如校验和(checksum)码或Fletcher码。一些EDC也是纠错码(error-correcting code，ECC)。
CRC比特例如基于发送的信息比特生成。虽然CRC比特也可以或替代地放置在输入向量的其他位置，但CRC比特通常放置在输入向量的较可靠位置。CRC比特可以用于列表解码的路径选择，例如以改善极化码性能。在编码过程中，可以从K个信息比特(包括一个或多个CRC比特)和(N-K)个冻结比特形成N比特输入向量。在该示例中，从多个输入比特开始，计算CRC并将其附加到输入比特，以产生包括输入比特和CRC比特的一组K个信息比特。***其余的(N-K)个冻结比特以产生N比特的输入向量，其中，在Arikan极化码中，N是2的幂。然后，输入向量乘以极化码的生成矩阵以产生N比特的码字。
该码字通过信道发送，然后接收器接收字(word)。由于诸如噪声的信道效应，接收的字可能不同于发送的码字。解码器尝试解码接收的字以确定原始输入向量中的信息比特。
在解码从输入向量编码的码字的过程中，将输入向量中的冻结比特的位置和值视为已知。为了简化描述，输入向量中解码器未预先知道的比特将称为“未知”比特。例如，包括任何CRC比特的信息比特是未知比特。一些极化解码器使用如上所述的SC解码，其中，顺序地解码未知比特，并且应用连续消除。一旦做出关于将如何解码未知比特的特定决策，则SC极化解码器不允许更改或纠正该比特，并且解码器继续解码下一未知比特。
在Tal和Vardy于2011年7月在Proceedings of the 2011IEEE InternationalSymposium on Information Theory第1-5页发表的“List Decoding of Polar Codes”中描述了具有更优纠错性能的SC极化解码算法的扩展，称为列表解码或SCL解码。在列表解码器中，生成二进制决策树的连续层级，每层对应于相应未知比特的决策。决策树中从根节点到叶节点的每个(解码)路径表示未知比特的可能的部分解码序列，并且具有对应的似然(likelihood，即可能性)。通常，在生成决策树的过程中，在决策树的其中路径数量超过设定阈值L的每层上，识别具有最高似然的L个路径，并且丢弃其余路径。一些列表解码器还可以使用包括在码字中的CRC比特以辅助解码。例如，如果码字包括对于先前信息比特的编码的CRC比特，则一旦生成决策树，就对照那些幸存的路径中的每个路径中表示的CRC比特来校验与解码的信息比特对应的每个幸存的路径。然后，解码器输出通过CRC校验的幸存路径中的信息比特作为解码向量。如果多于一个路径通过CRC校验，则解码器选择通过CRC校验并且具有最高似然(这可以根据某个度量来确定)的路径用于输出。如果没有路径通过CRC校验，或如果码字不包括编码的CRC比特，则解码器选择具有最高似然的路径用于输出，如上所述，这可以通过某个度量来确定。
因此，存在基于连续消除的两种解码，包括SC解码和列表解码，列表解码也称为SCL解码。对于每个解码的比特，解码路径生成用于下一解码比特的两个叶子分支(比特＝0|1)。SC解码器仅追踪一个解码路径。在估计解码比特的值后，忽略另一可能的值。假设当更新部分和结果时正确地估计了每个先前的比特，则继续解码下一比特。
图4是示出用于SCL极化解码器的示例决策树300的一部分的图，该决策树的宽度由最大给定列表大小L限定。在图4中，列表大小L为4。示出了决策树的五个层302、304、306、308、310。虽然示出了五层，但应理解，用于解码K个信息比特(包括CRC比特)的决策树将具有K+1层。在根层302后的每层，多达4个幸存解码路径中的每个路径扩展一个比特。根节点320的叶节点或子节点表示对于第一比特的可能选择，并且后续叶节点表示对于后续比特的可能选择。例如，从根节点320到叶节点330a的解码路径表示估计的码字比特序列0,1,0,0。在层308，可能的路径的数量大于L，所以识别具有最高似然(例如，最优路径度量(pathmetric，PM))的L个路径，并丢弃其余路径。在层306进行路径排序后幸存的解码路径在图4中加粗显示。类似地，在层310，可能的路径的数量也大于L，因此识别具有最高似然(最优PM)的L个路径，并丢弃其余路径。在所示示例中，终止于叶节点330a、330b、330c、和330d的路径表示最高似然路径。终止于叶节点340a、340b、340c、340d的路径为较低似然路径，这些路径被丢弃。
SCL解码可以进一步分为纯列表解码和CRC辅助SCL(CRC-Aided SCL，CA-SCL)解码，在纯列表解码中，选择具有最高似然的幸存路径，在CA-SCL解码中，CRC比特用于路径选择。SC解码是纯列表解码的特例，其中列表大小L＝1。CRC可以在最终路径选择中提供较优的纠错性能，但在SCL解码中是可选的。在解码过程中的路径选择或在最终路径选择中，其他解码辅助操作(例如基于奇偶性的奇偶校验(parity check，PC)或包括在输入向量中的“PC”比特)可以代替CRC比特或与CRC比特一起使用。
在加性高斯白噪声(additive white Gaussian noise，AWGN)信道中，极化码实际上将信道分为N个子信道，其中，N称为母码长度并在Arikan极化码中总是2的幂，这是基于是2x2矩阵的极化核。极化码的码构造的关键是确定为信息比特选择或分配哪个比特信道(本文中也称为子信道)以及为冻结比特分配哪个子信道。在一些实施例中，一个或多个子信道还分配给奇偶/PC、CRC、和/或用于辅助解码的其他类型的比特。根据极化理论，分配给冻结比特的子信道称为冻结子信道，分配给信息比特的子信道称为信息子信道，并且额外的辅助子信道可以分配给用于辅助解码的辅助比特。在一些实施例中，辅助比特被认为是某种形式的信息比特，为这些比特选择或分配较可靠的子信道。
以上描述了基于2乘2Arikan核G2的克罗内克积的极化编码器。图5是示出基于2乘2核的极化编码器400的示例的框图。图5中标记了子信道和编码比特。如上所述，信道被极化码分成N个子信道。信息块和冻结比特被分配到N个子信道上，并且极化编码器400将得到的大小为N的向量与N乘N克罗内克矩阵相乘，以生成包括N个编码比特的码字。信息块包括至少信息比特，并且还可以包括辅助比特，例如CRC比特或PC比特。子信道选择器(未示出)可以耦合到极化编码器400以为信息比特和任何辅助比特选择子信道，其中，任何其余子信道为冻结子信道。
对于基于2乘2核和N乘N克罗内克矩阵的极化码，N是2的幂。在本文中，将这种类型的核和基于这种核的极化码作为说明性示例进行讨论。具有不同大小(或输入数量)的其他形式的极化核的特征通常可以是码长度N＝Dn，其中，D是应用的核的维度(即，输入的大小或数量)。此外，产生高阶核的极化核(例如其他素数核(例如3乘3或5乘5)或(素数或非素数)核的组合)可以在码子信道之间产生极化。还应注意，编码比特处理(例如打孔、缩短、零填充、和/或重复)可以结合基于2乘2核或其他类型的核的极化码一起使用，例如，用于例如速率匹配和/或其他目的。
由于SC、SCL、或CA-SCL解码，在这些合成子信道上出现极化现象。有些合成子信道容量大，有些容量小。换言之，一些合成子信道具有相当高的信噪比(signal-to-noiseratio，SNR)，而其他合成子信道具有相当低的SNR。这些度量是可以用于量化或分类子信道“可靠性”的特征的示例。还可以使用或替代地使用指示子信道可靠性的其他度量。
码构造涉及确定码率(信息比特的数量K，或多少个子信道用于携带信息比特)以及从N个可用子信道中选择用于携带信息比特的特定K个子信道。为了便于参考，信息比特可以包括待被编码的输入比特，并可能包括CRC比特、PC比特、和/或其他用于辅助解码的辅助比特。子信道选择基于子信道的可靠性，通常，最高可靠性的子信道被选择为用于携带信息比特的子信道。
例如，可以在一个或多个有序序列中指定子信道可靠性。可以针对码长度Nmax计算单个嵌套的且与SNR无关的有序子信道序列，其中，从较长的Nmax序列中选择较短码长度N的有序序列。可以替代地计算不同母码长度Ni的多个有序序列，并且可以基于优选的码长度为特定码选择母码长度序列之一。另一可能的选择涉及例如按照SNR值计算多个有序序列，并基于测量的SNR选择有序序列。
计算子信道可靠性有若干种方法。例如，Mori R、Tanaka T于2009年在IEEEInternational Symposium on Information Theory第1496-1500页上发表的“Performance and construction of polar codes on symmetric binary-inputmemoryless channels”提出了一种密度演化(density evolution，DE)方法，其中，使用置信传播解码的解码错误概率来测量子信道的可靠性，该解码错误概率可以通过密度演化来计算。经证明，所提方法在用于极化构造时，对于任意对称二进制删除信道(binaryerasure channel)具有容量逼近(capacity-achieving)。然而，由于该方法依赖于对每个子信道的对数似然比(log likelihood ratio，LLR)值的迭代计算，因此该方法计算复杂。
根据E.Arikan于2009年在IEEE Transactions on Information Theory第55卷第7期第3051-3073页中发表的“Channel polarization:A method for constructingcapacity-achieving codes for symmetric binary-input memoryless channels”中提出的精灵辅助(genie-aided)方法，编码器在不同的子信道上对解码器已知的训练序列进行编码。解码器向编码器反馈解码结果，从而编码器可以计算每个子信道的可靠性统计，并获得子信道的适应良好的可靠性向量。子信道的相对可靠性取决于接收SNR，使该方法成为SNR相关方法。
J.Dai、K.Niu、Z.Si、J.Lin于2016年5月发表的“Evaluation and Optimizationof Gaussian Approximation for Polar Codes”以及P.Trifonov于2012年在IEEETrans.on Communications第60卷第11期第3221-3227页发表的“Efficient design anddecoding of polar codes”中提出的高斯近似法假设每个编码比特都具有相同的错误概率。根据该错误概率，使用密度演化算法获得子信道的可靠性。由于编码比特的该错误概率与接收SNR有关，所以该方法同样是SNR相关的方法，并且计算复杂。
在华为和海思3GPP TSG RAN WG1 Meeting第87次会议上的R1-1611254,“Detailsof the Polar Code Design”中公开了一种SNR无关的极化权重(polarization weight，PW)方法。在该方法中，子信道的可靠性通过相应的β扩展(beta-expansion)值来测量，这些β拓展值由闭式公式给出，作为子信道索引的二进制表示的函数。可靠性测量是SNR无关的，并且可以产生针对不同码率和块长度的单个嵌套有序子信道序列。该序列可以离线计算，并且可以存储在存储器中以供使用，从而提供相对于其他方法更低的实现和计算复杂度。
如上所述，通过计算子信道可靠性以(从核及其生成矩阵)生成有序序列存在若干种方式。并非每种方式都一定得到嵌套序列，并且该嵌套序列不一定是唯一的。例如，基于在2016年7月29号提交的中国专利申请No.CN 201610619696.5中所公开的极化权重或基于在2016年12月23日提交的美国专利申请No.62/438,565中所公开的汉明权重，可以生成嵌套有序序列，上述两个专利申请通过引用并入本文。还可以使用或替代地使用其他技术。
可以以多种不同的方式执行有序序列计算。例如，可以在线执行计算，产生可以动态调整的或例如基于观测的信道条件重新计算的有序序列。或者，可以离线执行计算(即，提前计算)，以产生预计算的(且静态的)有序序列，可以存储该序列，并在后续编码期间提取该序列。又或者，可以部分地在线及部分地离线执行计算。
在移动无线通信中，信道条件可能随时间大幅变化。因为具有高计算复杂度的在线序列计算方法(例如genie-aided、DE、和基于GA的方法)可能消耗大量通信带宽和处理资源，因此使用这些方法是不实际的。相反，一般离线执行计算复杂的方法，以例如通过对码长度和码率的不同组合固定工作SNR或参考SNR来产生多个静态有序序列。然而，由于简单的在线序列生成方法(例如，在2017年2月24日提交的发明名称为“指定编码子信道的有序序列的装置和方法”的美国专利申请No.62/463,128以及在2018年2月6日提交的美国专利申请No.15/889,544中公开的方法，这两个专利申请都通过引用并入本文)通常消耗较少内存，并且可以更灵活和自适应地应对时变无线信道条件，因此这些方法仍然是优选的。
如上所述，5G NR控制信道编码采用了Arikan码。对于小的块，该选择的码在TBCC上具有较好的编码性能(大约2.0dB增益)。
如上示例性所述，码长度为N＝2n并且二进制核为的Arikan极化码是由以下生成矩阵的行空间生成的线性分组码：
令A为大小为K的集合，其包含GN的行索引的子集。该集合可以称为信息集(information set)。大小为N-K的补充集可以称为冻结集(frozen set)。令u＝[u1,…,uN]为输入比特向量。为了编码一组K个信息比特，这些信息比特被放置在u的与集合A对应的那些元素中，并且确定的零值(或其他已知值)比特被放置在其余元素中。然后，码字c＝[c1,…,cN]被计算为
c＝u GN。
上文还通过示例描述了Arikan极化码的不同解码算法。SC解码是最简单的算法，已证明了该算法下极化码的容量逼近特性。虽然在SC解码下极化码具有容量逼近，但其在有限码长度下的性能并不理想。SCL解码可以改进有限码长度下的性能。还提出了针对极化码的CA-SCL解码算法。使用CA-SCL解码的极化码已成为Turbo码和低密度奇偶校验(lowdensity parity check，LDPC)码的有力竞争对手。
Arikan极化码的解码复杂度和时延与SCL解码实现方式的列表大小直接相关。第三代合作伙伴计划(3rd generation partnership project，3GPP)通过分配3个额外的CRC比特来保证NR-PDCCH(物理下行控制信道)的虚警率(false-alarm-rate，FAR)，从而假设最大列表大小为8，该最大列表大小等于列表8解码器对编码性能的限制。
该限制主要是由于在每个信息比特从2L个候选路径中对L个幸存路径进行排序而付出的复杂度和时延代价。复杂度是O(2LK log(2L))，其中，L是列表大小，K是信息比特的数量。此外，基于SC的解码器实际上不处理信息比特，直到在任意特定比特的解码期间从2L个候选中选择了L个幸存候选。
由于该限制，在当前5G MR标准中，提议Arikan极化码仅用于小块(较小的K)并假设使用L<＝8的解码器。
进一步提高编码增益而不增加列表大小的一种解决方案是优化编码器。例如，编码器优化可以侧重于核，以增加极化，和/或侧重于速率匹配方案的比特分配，以降低与SCL解码相关联的性能代价。然而，对极化核的任何改变会从根本上重塑极化码的特征，尤其是与根据速率匹配方案在K个最可靠的比特位置上分配K个信息比特密切相关的可靠性分布。因此，一些实施例涉及极化核及其动态比特分配的优化。
本公开考虑使用“链式”极化码的链式极化编码。这些码也称为“卷积”极化码或分支MERA码(Branching MERA code)。例如，参见A.J.Ferrus和D.Poulin于2014年6月发表在Proc.Intl Symp.Inf.Theory(ISIT)2014,Honolulu,HI,USA的“Branching MERA codes:Anatural extension of classic and quantum polar codes”。
链式极化编码中的核优化可以以图形的形式描述，即，通过修改Arikan极化码的图形表示以将表示2×2核
链式极化码使用n个编码层或级对输入向量或块u＝[u1,u2,…,uN]进行编码，在实施例中，这n个编码层或级从1到n编号。对于2乘2核，n＝log2 N，更一般地，对于d乘d核，n＝logd N。例如，通过从极化码的编码层开始并在这些层的输入处增加蝴蝶，使其将两个相邻的蝴蝶绑在一起，可以获得编码层。对于层i，前2i-1个比特和后2i-1个比特仅复制到极化编码层的输入。对除了最后一层的所有编码层执行该运算。
图7-图11示出了长度分别为4、8、16、32、和64的链式极化码的示例编码图。这些图中虚线内的部分是附加部分，如果删除，将得到Arikan极化码的图。
这些图形表示显示，与Arikan极化码相比，通过将几组互锁核分层，比特位置之间的互连数目增加，上述互连包括每个图的上半部分中的比特位置和每个图的下半部分的比特位置之间的互连。相对于Arikan极化码，加强了极化。实际上，链式极化码的指数值远大于Arikan极化码的指数值(该值为1/2)。指数值指示极化，其中，指数值越高，指示极化程度越高。
仿真显示，对于相同的列表大小，与Arikan极化码相比，性能显著提高。例如在SC解码和CA-SCL解码下，在不同码率下，链式极化码的性能可以优于Arikan极化码。图12是对于Arikan极化码和链式极化码(在图12中标记为“cpolar(链式极化)”)仿真得到的性能图。图12中列出了仿真条件。在不同的仿真条件和/或在相似或不同的操作条件下，可能会观察到相似或不同的结果。
仿真表明，Arikan极化码和链式极化码都具有很好的差错控制性能。两种类型的码的生成矩阵GN可以从较小长度的生成矩阵(例如GN/2)递归地构造。虽然对于Arikan极化码，递归就足以用GN/2描述GN，但是对于链式极化码，引入附加矩阵以完成码构造。如图7-图11中的链式极化码的图形表示可见，这些附加矩阵通常起到将Arikan极化码的蝴蝶“链接”在一起的作用，因此可以认为具有链接效果。
本发明人已经认识到，与当前的编码方案相比，借助于涉及链接并还可能涉及递归的生成矩阵，使用链式极化码的统一编码方法预计具有更好的性能。在本公开中，描述了这种编码方法及相关实施例。
Arikan极化码的生成矩阵还可以写为
基于2乘2核的链式极化码的生成矩阵可以写为
其中，G2＝F。在该示例中，矩阵是链接矩阵，向Arikan极化码的编码图引入了链接效果，从而得到链式极化码的编码图。另一方面，如果将该矩阵替换为单位矩阵，则得到Arikan极化码的生成矩阵。数值分析表明，将
图13是仿真得到的另一性能图，该图示出了对于两种码长度N＝64和N＝128，Arikan极化码和链式极化码(分别标记为polar和cpolar)的比特信道的擦除概率。显然，在仿真条件下，示例链式极化码显示出更强的极化，与Arikan极化码相比，对于链式极化码，该图下半部分中的“坏”比特信道更差，而该图的上半部分的“好”比特信道更优。在不同的仿真条件和/或在相似或不同的操作条件下可以观察到相似或不同的结果。
本公开部分地涉及一类生成矩阵，该类生成矩阵可以通过两个步骤构造。第一步骤基于使用大小为z×z的核矩阵F的极化码构造来定义，其中，核矩阵F在伽罗华域(Galoisfield)GF(q)上定义。通过该步骤，大小为zn的生成矩阵可以递归地构造为
其中，
码块长度为N＝2n的链式极化码的生成矩阵也可以写为
其中，G2＝F，并且CN和PN如下定义。
PN＝[pi,j]是定义为pπ(j),j＝1的置换矩阵，其中
令Rj表示一组行索引，在列j处CN不为零。然后对于有Rj＝{2j-1,2j,2j+1}，对于
虽然因为大小为N的生成矩阵基于较小的生成矩阵，这一步骤是递归定义的，但是应理解，递归并不一定涉及多次迭代。例如，较小的矩阵(以上为)可以存储在存储器中，或者可以由编码器以其他方式访问，并且较大的生成矩阵可以在单次迭代中构造。
另一运算在本文中称为链接步骤或运算，其中，附加矩阵(也称为链接矩阵)如下被应用到基本生成矩阵将基本生成矩阵中的某些非零条目(entry，也称为元)或元素与链接矩阵(在本文中用CN/z表示以便于参考)相乘，并且在最后的公式中将替换为GN。例如，如下可以将链接矩阵CN/3应用于上述基本生成矩阵
将上述公式中的
链接矩阵仅应用于基本生成矩阵中的某些条目。例如，可以基于最终生成矩阵中的目标行权重来选择将应用链接矩阵的特定条目。还可以或替代地基于其他参数和/或使用诸如数值分析的技术来确定条目选择。
通常，一旦选择了基本生成矩阵
对于2×2核为便于说明，考虑链接矩阵：CN＝IN。利用该链接矩阵，针对Arikan极化码，链接运算构造以下
然而，利用链接矩阵且N＝2n，其中选择左下位置的链接运算构造以下
对于4×4核其中，α是GF(4)的本原元素(primitiveelement)，链接矩阵CN＝IN并且N＝4n，链接运算构造以下
利用链接矩阵
这些是构造链式极化码的生成矩阵的说明性示例。例如，本公开不限于将CN/4仅应用于上述位置。在其他实施例中，CN/4还可以或替代地应用于其他位置处的条目，例如在位置(行，列)＝(4,1),(4,2)和(2,3)处的条目。
图14是根据实施例的示例编码方法的流程图。所示示例方法1400包括在1402确定一个或多个编码参数。例如，该编码参数可以包括母码长度N、信息比特的数量K、和/或冻结比特的数量。编码参数中的一个或多个可以从存储器读取，或以其他方式提供。例如，一些参数(例如码长度N)可以基于给定K和给定码率R来计算。在1406，确定子信道的可靠性顺序。例如，可以使用规则集以减少在1406确定子信道顺序中涉及的可靠性计算和多项式比较的数量，这可以使得当信息将被编码或解码时在线确定子信道顺序成为可能。可以预计算一个或多个可靠性顺序并将其存储在存储器中，并在编码需要时在1406访问。
当在1410要对信息进行编码时，可以使用在1406确定的有序子信道序列来选择信息子信道、冻结子信道、和/或其他类型的子信道。在1410的编码基于链式生成矩阵。然后，在1412发送码字。
在1410基于链式生成矩阵的编码产生码字，每个码字对应于输入向量与链式生成矩阵的积。输入向量可以包括信息比特(包括解码辅助比特)和冻结比特。这在图2和图3通过示例针对Arikan极化码示出。在链式极化码情况下的基于矩阵的编码是类似的，因为码字对应于输入向量和生成矩阵的积，但链式极化码的生成矩阵与Arikan极化码的生成矩阵不同。链式极化码的编码器将具有与图3所示的互连不同的某些互连，并且具有与Arikan极化码的编码图不同的编码图。
图14中的示例方法仅出于说明性目的。其他实施例可以涉及以任何各种方式执行所示操作、执行更少操作或附加操作、和/或改变执行操作的顺序。
图15是根据另一实施例的编码方法1500的示例的流程图。示例方法1500涉及在1552确定子信道的有序序列，并在1554存储确定的有序子信道序列。在一些实施方式中，这些步骤可以是可选的，或者可以与编码方法1500中的其他编码步骤独立地提前执行。例如，编码方法1500可以替代地仅包括通过从存储器中提取或读取存储的有序子信道序列来在1552确定该有序子信道序列。还存在其他可能性。
在1556确定一个或多个编码参数，根据要选择的子信道的类型，编码参数可以包括K或(N-K)，并且本文描述了在确定K或(N-K)中可以涉及的操作的示例。在1558，选择N个子信道中的K个最可靠的子信道或(N-K)个最不可靠的子信道。在1560的编码涉及根据在1558的选择和链式生成矩阵将输入比特编码到K个最可靠的子信道上。在上文中参考图14描述了基于链式生成矩阵的编码。通过在1560的编码生成的码字在1562发送。
示例方法1500仅出于说明性目的。其他实施例可以涉及以任何各种方式执行所示操作、执行更少操作或附加操作、和/或改变执行操作的顺序。基于本公开，其他变形形式对于本领域技术人员来说是显而易见的。
图14和图15示出了编码方法的一般示例。图16A是根据另一实施例的示例编码方法的流程图。
示例方法1600包括在1602确定一个或多个编码参数，例如N和/或K。编码参数可以从存储器读取，可以计算，或可以以其它方式提供。例如，通过如本文所公开地构造矩阵，在1604确定链式生成矩阵。在1606，确定表示子信道的可靠性顺序的有序序列。在1604和1606的操作之一或二者可以在将编码或解码信息时执行，或提前执行。例如，可以预计算不同编码参数的链式生成矩阵和/或有序子信道序列，并将其存储在存储器中，并在编码需要时访问。
在1606确定的有序子信道序列可以在1608用于选择信息子信道、冻结子信道、和/或其他类型的子信道。在1610，基于链式生成矩阵对输入比特进行编码，以生成码字。该码字随后在1612发送。在1610、1612可以生成多个码字并发送。
如上所述，通过构造矩阵，可以在1604确定生成矩阵。图16B是用于构造链式生成矩阵的示例方法1650的流程图。在1652，确定基本生成矩阵。该基本生成矩阵可以是核或高维矩阵，并且可以从存储器中读取，或在1652以其他方式确定。
在1654，链接矩阵被应用到基本生成矩阵中的一些但并非所有位置或条目，从而得到链式生成矩阵。在1656，链式生成矩阵可以存储到存储器或用于编码。
链式生成矩阵的构造可以是迭代的。在1652针对一次迭代确定的基本生成矩阵可以是在前一迭代中构造的。在迭代链式生成矩阵构造中，来自每次迭代的链式生成矩阵可以在1656存储，然后如1660所示在下一迭代中用于构造基本生成矩阵，或者在如1662所示的多次迭代之后，在1656，对于具有至少目标长度的码的最终链式生成矩阵可以被存储和/或用于解码。
与图14和图15中的其他示例方法1400、1500相同，示例方法1600、1650仅出于说明性目的。其他实施例可以涉及以任何各种方式执行所示操作、执行更少操作或附加操作、和/或改变执行操作的顺序。基于本公开，其他变形形式对于本领域技术人员来说是显而易见的。
例如，本公开包括一种用于构造链式生成矩阵的方法，该方法涉及：将链接矩阵应用于链式极化码的基本生成矩阵中的条目的子集，以构造与基本生成矩阵不同的链式生成矩阵。在实施例中，该链式生成矩阵被存储到存储器，以供在对输入比特进行编码时使用。一种方法还可以涉及根据链式生成矩阵对输入比特进行编码以生成码字，并发送该码字。
根据另一实施例，一种用于生成和发送码字的方法涉及根据链式生成矩阵对输入比特进行编码以生成码字，并发送该码字。该链式生成矩阵包括来自链式极化码的基本生成矩阵的第一条目子集，以及与基本生成矩阵中的条目不同的第二条目子集。该链式生成矩阵可以在对输入比特进行编码时构造，或者以一些其他方式确定，例如从存储器中读取。链式生成矩阵的构造可以涉及将链接矩阵应用至基本生成矩阵中的第二条目子集，以产生链式生成矩阵中的第二条目子集。
在实施例中，可以单独或以任何组合的方式提供以下中的一个或多个：
基本生成矩阵基于z乘z核，基本生成矩阵中的条目包括N/z乘N/z矩阵，并且链式生成矩阵为N乘N矩阵；
z＝2，N＝2n，并且链接矩阵为其中F是核；
基于链式生成矩阵的目标行权重，选择基本生成矩阵中与链式生成矩阵中的条目子集(例如第二子集)不同的条目子集；
基本生成矩阵基于比该基本生成矩阵小的生成矩阵；
基于比基本生成器小的生成矩阵构造该基本生成矩阵；
基于链式生成矩阵构造另一生成矩阵；
将链接矩阵应用于上述另一生成矩阵，以构造与该另一生成矩阵不同的另一链式生成矩阵；
在达到具有至少目标大小的链式生成矩阵之前，在多次迭代中的每次迭代中：基于核和来自上一迭代的链式生成矩阵构造另一生成矩阵；将链接矩阵应用于该另一生成矩阵中的条目子集，以构造与该另一生成矩阵不同的另一链式生成矩阵；
将来自最后一次迭代的链式生成矩阵存储至存储器；
将来自最后一次迭代之前的每次迭代的链式生成矩阵存储至存储器；
基本生成矩阵中的非零条目包括公共矩阵；
如下通过示例参考图17更详细所述，上述编码涉及：将包括输入比特的输入向量的各个部分应用到公共矩阵，并且将输入向量的各个部分的每个子集应用到链接矩阵和公共矩阵；
在以下之间转换公共矩阵和链接矩阵：对于Arikan极化编码，非链式极化码矩阵作为公共矩阵，单位矩阵作为链接矩阵；对于链式极化编码，链式极化码矩阵作为公共矩阵，非单位矩阵作为链接矩阵，这在以下通过示例参考图17描述。
虽然图14、图15、图16A、和图16B示出了在编码器(或发射器)处执行的示例操作，但在解码器(或接收器)处可以实施其他实施例。根据图14、图15、图16A、和图16B中任一项所示的方法和/或如本文公开地，在接收器可以接收基于码的码字的字，并基于链式生成矩阵和子信道进行解码，上述子信道由解码器、耦合到解码器的子信道选择器、或在基于处理器的实施例中的处理器来选择。
在另一实施例中，一种非暂时性处理器可读介质，存储有指令，当由一个或多个处理器执行时，该指令使一个或多个处理器执行本文公开的方法。
图17为根据另一实施例的示例编码装置的框图。该编码装置1700使用递归和链接矩阵对信息块u1～N进行编码，对于一个实施例，该递归和链接矩阵基于2×2核。
在该示例中，编码装置1700包括分量编码器1710、1712、1714、乘法器1720、以及异或(exclusive OR，XOR)单元，异或单元之一在1730标记。分量编码器1710、1712、1714和乘法器1720可以实现为例如矩阵乘法器。XOR门或加法器可以用于实现XOR单元1730。执行存储在存储器(未示出)中的软件的一个或多个处理器或其他单元可以用于实现图17中所示的任意或全部单元。
编码装置1700实现码长度N，并且每个分量编码器1710、1712、1714基于在该示例中为2×2核的长度为N/2的生成矩阵实现编码。分量编码器1710接收前N/2个输入比特u1～N/2，并且乘法器1720和分量编码器1714接收其余N/2个输入比特uN/2+1～N。分量编码器1712接收来自乘法器1720的N/2个输出比特，乘法器1720可以被控制以将以下之一作为链接矩阵应用到uN/2+1～N：
在乘法器1720应用单位矩阵并且分量编码器1710、1712、1714应用Arikan生成矩阵的情况下，编码装置1700实现Arikan极化码。在分量编码器1710、1712、1714应用非单位链接矩阵和链式生成矩阵的情况下，编码装置1700实现链式极化码。在Arikan极化编码和链式极化编码之间转换例如可以涉及向乘法器1720提供不同的链接矩阵(单位矩阵用于Arikan极化编码，非单位矩阵用于链式极化编码)并向分量编码器1710、1712、1714提供不同的生成矩阵(Arikan或链式)。还可以或替代地控制乘法器1720和/或分量编码器1710、1712、1714从存储器获得不同的矩阵，或以其他方式获得不同的矩阵。在另一实施例中，乘法器1720用于应用链接矩阵，并且通过控制输入路径转换以使输入比特被乘法器处理或不被乘法器处理，该链接矩阵可以应用于链式极化码或不应用于Arikan码。
在图17中，通过将输入向量或信息块划分为长度为N/2的两个部分或子块来执行编码。链接矩阵CN/2仅应用到第二子块。通过从特定数量的不同链接矩阵(这些链接矩阵例如可以存储在存储器中)中选择链接矩阵，可以构造不同的码。
更一般地，可以使用z×z核和码长度N＝zn实现生成矩阵构造。在这种情况下，输入信息块被分为z个子块，并且根据大小为的生成矩阵以及可能应用的链接矩阵进行编码。图17是以上的2×2示例。图17所示类型的编码装置可以适用于其他大小的核和/或提供可以在Arikan极化码和链式极化码之间转换的可重配置的编码装置。
控制器(例如使用可以通过执行软件配置的硬件或电路实现)可以耦合到分量编码器1710、1712、1714和控制器1720，例如以控制矩阵转换和/或输入路径转换。
图18是用于编码和发送码字的装置的框图。装置1800包括耦合到发射器模块1806的编码器模块1804。装置1800还包括耦合到编码器模块1804的码处理模块1810和后编码处理模块1814。后编码处理模块1814还耦合到编码器模块1804和发射器模块1806。图18中还示出了存储器1812，该存储器1812耦合到编码器模块1804、码处理模块1810、后编码处理模块1814、以及发射器模块1806。虽然未示出，但是发射器模块1806可以包括调制器、放大器、天线、和/或发射链的其他模块或组件，或者可选地可以被配置为与单独的(射频(radio-frequency，RF))发射模块通过接口连接。例如，装置1800的所有模块1804、1806、1810、1812、1814中的一些可以以硬件或电路(例如，以一个或多个芯片组、微处理器、专用集成电路(application-specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)、专用逻辑电路、或其组合)实现，以便产生如本文所述的由单独(RF)单元传输的码字。
在一些实施例中，存储器1812是非暂时性计算机可读介质，其包括用于由处理器执行的指令以实现和/或控制图18中的码处理模块1810、编码器模块1804、后编码处理模块1814、和发射器模块1806的操作，和/或以其他方式控制本文描述的功能和/或实施例的执行。在一些实施例中，处理器可以是通用计算机硬件平台的组件。在其他实施例中，处理器可以是专用硬件平台的组件。例如，处理器可以是嵌入式处理器，并且指令可以作为固件提供。可以通过仅使用硬件来实现一些实施例。在一些实施例中，由处理器执行的指令可以以软件产品的形式体现。软件产品可以存储在1812处的非易失性或非暂时性存储介质中，其可以是例如光盘只读存储器(compact disc read-only memory，CD-ROM)、通用串行总线(universal serial bus，USB)闪存盘、或可移动硬盘。
在一些实施例中，编码器模块1804在诸如处理器的电路中实现，该电路被配置为如本文所公开地对输入比特进行编码。图17为编码器模块的一个示例。在编码器模块1804的基于处理器的实施方式中，用于配置处理器以执行编码操作的处理器可执行指令存储在非暂时性处理器可读介质中。非暂时性介质(例如在存储器1812中)可以包括一个或多个固态存储器设备和/或具有可移动且可能可拆卸的存储介质的存储器设备。
码处理模块1810可以在电路中实现，该电路被配置为确定诸如母码块长度的编码参数以及如本文所公开地确定有序子信道序列。码处理模块1810还可以或替代地被配置用于链式生成矩阵构造。在一些实施例中，码处理模块1810使用处理器来实现。可以使用相同的处理器或其他电路或单独的处理器或电路来实现编码器模块1804和码处理模块1810。如上面针对编码器模块1804所述，在码处理模块1810的基于处理器的实施方式中，用于配置处理器以执行码处理操作的处理器可执行指令存储在非暂时性处理器可读介质中，例如，存储在存储器1812中。
与编码器模块1804和码处理模块1810类似，后编码处理模块1814在诸如处理器的电路中实现，该电路被配置为执行各种后编码操作。例如，这些后编码操作可以包括速率匹配操作，例如打孔、缩短、和/或交织。在后编码处理模块1814的基于处理器的实施方式中，用于配置处理器以执行后编码操作的处理器可执行指令存储在非暂时性处理器可读介质中，其示例如上所述。在实施例中，后编码处理模块1814从要在传输之前应用于码字的打孔或缩短方案导出打孔或缩短方案。指示受后编码操作影响的比特位置和/或子信道的信息，或者从中可以确定这些比特位置或子信道的信息可以反馈给码处理模块1810、存储至存储器1812、或者由后编码处理模块1814使其可用于码处理模块1810。
在码处理模块1810的一些实施例中，可以基于来自后编码处理模块1814的信息来确定编码参数和/或有序子信道序列。例如，可以基于由后编码处理模块1814确定的速率匹配方案来确定有序子信道序列。相反，在一些其他实施例中，后编码处理模块1814可以基于由码处理模块1810确定的编码参数和/或有序子信道序列来确定速率匹配方案。在一些其他实施例中，共同执行和优化在码处理模块1810和后编码处理模块1814内进行的确定。
编码器模块1804被配置为接收1802处的输入比特，并且基于链式生成矩阵将这些输入比特编码成码字。发射器模块1806在所示示例中通过后编码处理模块1814耦合到编码器模块1804，以发送码字。
编码器模块1804、示例装置1800的其他组件、和/或基于处理器的实施例中的处理器可以实现本文公开的各种其他特征中的任何一个。例如，在实施例中，一种装置包括编码器以构造链式生成矩阵。此类编码器、基于处理器的实施例中的处理器、或另一组件可以被配置为将链接矩阵应用至链式极化码的基本生成矩阵中的条目子集，以构造与基本生成矩阵不同的链式生成矩阵。在实施例中，链式生成矩阵被存储至存储器以用于对输入比特进行编码。编码器被配置为根据链式生成矩阵对输入比特进行编码以生成码字。该码字可以由耦合到编码器的发射器发送。
根据另一实施例，一种用于生成和发送码字的装置包括编码器和发射器，编码器用于根据链式生成矩阵对输入比特进行编码以生成码字，发射器耦合到编码器，用于发送码字。链式生成矩阵包括来自链式极化码的基本生成矩阵的第一条目子集以及与基本生成矩阵中的条目不同的第二条目子集。链式生成矩阵可以在对输入比特进行编码时构造，或者以一些其他方式确定，例如从存储器中读取。编码器或另一组件可以被配置为将链接矩阵应用至基本生成矩阵中的第二条目子集，以产生链式生成矩阵中的第二条目子集。
在实施例中，可以单独或以任何组合的方式提供以下中的任一个或多个：
基本生成矩阵基于z乘z核，基本生成矩阵中的条目包括N/z乘N/z矩阵，并且链式生成矩阵为N乘N矩阵；
z＝2，N＝2n，并且链接矩阵为
编码器、基于处理器的实施例中的处理器、或另一组件被配置为基于链式生成矩阵的目标行权重，选择基本生成矩阵中与链式生成矩阵中的条目子集(例如第二子集)不同的条目子集；
基本生成矩阵基于比该基本生成矩阵小的生成矩阵；
编码器、基于处理器的实施例中的处理器、或另一组件被配置为基于比基本生成器小的生成矩阵构造该基本生成矩阵；
编码器、基于处理器的实施例中的处理器、或另一组件被配置为基于链式生成矩阵构造另一生成矩阵；
编码器、基于处理器的实施例中的处理器、或另一组件被配置为将链接矩阵应用于上述另一生成矩阵中的条目子集，以构造与该另一生成矩阵不同的另一链式生成矩阵；
编码器、基于处理器的实施例中的处理器、或另一组件被配置为在多次迭代中的每次迭代中(直到达到具有至少目标大小的链式生成矩阵)：基于核和来自上一迭代的链式生成矩阵构造另一生成矩阵；将链接矩阵应用于该另一生成矩阵中的条目子集，以构造与该另一生成矩阵不同的另一链接生成矩阵；
耦合到编码器的存储器、基于处理器的实施例中的处理器、或另一组件；
编码器、基于处理器的实施例中的处理器、或另一组件被配置为将来自最后一次迭代的链式生成矩阵存储至存储器；
编码器、基于处理器的实施例中的处理器、或另一组件被配置为将来自最后一次迭代之前的每次迭代的链式生成矩阵存储至存储器；
基本生成矩阵中的非零条目包括公共矩阵；
如上通过示例参考图17所述，编码器、基于处理器的实施例中的处理器、或另一组件被配置为将包括输入比特的输入向量的各个部分应用到公共矩阵，并且将输入向量的各个部分的每个子集应用到链接矩阵和公共矩阵；
编码器、基于处理器的实施例中的处理器、或另一组件被配置为在以下之间转换公共矩阵和链接矩阵：对于Arikan极化编码，非链式极化码矩阵作为公共矩阵，单位矩阵作为链接矩阵；对于链式极化编码，链式极化码矩阵作为公共矩阵，非单位矩阵作为链接矩阵，这在上文通过示例参考图17描述；
如上所述，在与图17所示示例一致的实施例中，通过以下实现编码器：使用各个矩阵乘法器(例如，分量编码器1710、1714和乘法器1720)以将输入向量的各个部分应用至公共矩阵(例如，在1710、1714)并且将输入向量的各个部分的每个子集应用至链接矩阵(例如，在1720)和公共矩阵(例如，在1712)；
控制器，耦合到矩阵乘法器，用于在以下之间转换公共矩阵和链接矩阵：非链式极化码矩阵作为公共矩阵，单位矩阵作为链接矩阵；链式极化码矩阵作为公共矩阵，非单位矩阵作为链接矩阵；
控制器，耦合到矩阵乘法器，用于在链式极化码矩阵和非链式极化码矩阵之间转换公共矩阵，并用于将输入向量的各个部分的每个子集转换到以下之一：当公共矩阵被转换为链式极化码矩阵时，转换到乘法器中的相应一个乘法器以应用链接矩阵；或者当公共矩阵被转换为非链式极化码矩阵时，绕过乘法器中的相应一个乘法器以不将以链接矩阵应用于输入比特。在上文中，例如，将输入向量转换描述为输入路径转换。
装置1800可以实现本文公开的各种其他特征中的任何一个。例如，编码器模块1804、发射器模块1806、码处理模块1810、后编码处理模块1814、和/或基于处理器的实施例中的处理器可以被配置为实现本文列出的或以其他方式描述的任何一个或多个特征。
在一些可选实施例中，本文描述的编码器模块1804、发射器模块1806、码处理模块1810、和/或后编码处理模块1814的功能可以在硬件中或者可选地在软件中完全或部分地实现，例如在存储在诸如1812的存储器中并且由装置1800的一个或多个处理器执行的模块中实现。
因此，装置可以包括处理器以及诸如1812的存储器，该存储器耦合到处理器并且存储在由处理器执行时使处理器执行与上面关于编码器模块1804、发射器模块1806、码处理模块1810、和/或后编码模块1814所述的功能和/或实施例的指令。
图19是用于接收和解码码字的示例装置的框图。装置1900包括接收器模块1904，接收器模块1904被配置为接收无线发送的信号并且耦合到解码器模块1906。装置1900还包括耦合到解码器模块1906的码处理模块1910和预解码处理模块1914。预解码处理模块1914还耦合到解码器模块1906和接收器模块1904。图19中还示出了存储器1912，该存储器耦合到解码器模块1906、码处理模块1910、接收器模块1904、以及预解码处理模块1914。
虽然未示出，但接收器模块1904可以包括天线、解调器、放大器、和/或接收链的其他模块或组件，或者可以可选地被配置为与单独的(RF)接收模块通过接口连接。例如，装置1900的所有模块1904、1906、1910、1912、1914中的一些可以以硬件或电路(例如，以一个或多个芯片组、微处理器、ASIC、FPGA、专用逻辑电路、或其组合)实现，以便接收基于如本文所述的链式极化码的码字的字。解码的比特在1920处输出以用于进一步的接收器处理。
在一些实施例中，存储器1912是非暂时性计算机可读介质，其包括由处理器执行的指令以实现和/或控制图19中的接收器模块1904、解码器模块1906、码处理模块1910、和预解码处理模块1914的操作，和/或以其他方式控制本文描述的功能和/或实施例的执行。在一些实施例中，处理器可以是通用计算机硬件平台的组件。在其他实施例中，处理器可以是专用硬件平台的组件。例如，处理器可以是嵌入式处理器，并且指令可以作为固件提供。可以通过仅使用硬件来实现一些实施例。在一些实施例中，由处理器执行的指令可以以软件产品的形式体现。软件产品可以存储在1912处的非易失性或非暂时性存储介质中，该存储介质可以是例如CD-ROM、USB闪存盘、或可移动硬盘。
解码器模块1906在诸如处理器的电路中实现，该电路被配置为如本文所公开地解码接收的码字。在解码器模块1906的基于处理器的实施方式中，用于配置处理器以执行解码操作的处理器可执行指令存储在非暂时性处理器可读介质中。非暂时性介质(例如在存储器1912中)可以包括一个或多个固态存储器设备和/或具有可移动和可能可拆卸的存储介质的存储器设备。
码处理模块1910可以在电路中实现，该电路被配置为确定(并存储至存储器1912)如本文所公开的有序子信道序列。这种电路还可以或替代地被配置为构建如本文所公开的链式生成矩阵，并将构建的生成矩阵存储至存储器1912或将其提供给解码器1904。在码处理模块1910的基于处理器的实现方式中，用于配置处理器以执行码处理操作的处理器可执行指令存储在非暂时性处理器可读介质中，其示例在上面描述。表示有序子信道序列和/或所选子信道的信息可以由码处理模块1910提供给解码器模块1906，用于解码接收的字，和/或由码处理模块1910存储在存储器1912中以供解码器模块1906后续使用。
与解码器模块1906和码处理模块1910类似，预解码处理模块1914在诸如处理器的电路中实现，该电路被配置为执行预解码操作。这些操作可以包括接收器/解码器侧速率匹配操作，也称为解速率匹配操作，例如，去打孔(de-puncturing)和/或去缩短(de-shortening)以反转在编码器/发射器侧应用的打孔/缩短。在预解码处理模块1914的基于处理器的实施方式中，用于配置处理器以执行预解码处理操作的处理器可执行指令存储在非暂时性处理器可读介质中，其示例如上所述。在实施例中，预解码处理模块1914从要应用于接收的码字的打孔或缩短方案导出打孔或缩短方案。指示受预解码处理影响的比特位置和/或子信道的信息，或者可以确定这些比特位置或子信道的信息可以反馈给码处理模块1910、存储至存储器1912、或者由预解码处理模块1914使其可用于码处理模块1910。
在码处理模块1910的一些实施例中，可以基于来自预解码处理模块1914的信息来确定有序子信道序列。例如，可以基于由预解码处理模块1914确定的速率匹配方案来确定有序子信道序列。相反，在一些其他实施例中，预解码处理模块1914可以基于由码处理模块1910确定的编码参数和/或有序子信道序列来确定速率匹配方案。在一些其他实施例中，共同执行和优化在码处理模块1910和预解码处理模块1914内进行的确定。
在一些可选实施例中，本文描述的接收器模块1904、解码器模块1906、码处理模块1910、和/或预解码处理模块1914的功能可以在软件或模块中完全或部分地实现，例如，在存储在存储器1912中并且由装置1900的一个或多个处理器执行的接收和解码模块中实现。
因此，一种装置可以包括处理器以及诸如1912的存储器，该存储器耦合到处理器并且存储指令，该指令在由处理器执行时使处理器执行本文公开的功能和/或实施例，或者与本文公开的发送/编码操作对应的接收/解码操作。
装置1900可以实现本文公开的各种其他特征中的任何特征。例如，解码器模块1906、接收器模块1904、码处理模块1910、和/或预解码处理模块1914可以被配置为实现与上述编码/发送特征相对应的接收/解码特征中的任何一个或多个。
通信设备可以包括装置1800、装置1900、或图18和图19中示出的发射器和接收器以及编码器和解码器以及其他组件。这类通信设备可以是用户设备或通信网络设备。
图18和图19是可以用于实现本文公开的实施例的装置的通用框图。图20是示例简化处理系统2000的框图，该示例处理系统可以用于实现本文公开的实施例，并且提供较高级别的实施示例。装置1800和/或装置1900可以使用示例处理系统2000或处理系统2000的变形来实现。例如，处理系统2000可以是服务器或移动设备，或是任何合适的处理系统。可以使用适用于实现本公开所述实施例的其他处理系统，这些处理系统可以包括与以下讨论的组件不同的组件。虽然图20示出了每个组件的单个实例，但在处理系统2000中每个组件可以有多个实例。
处理系统2000可以包括一个或多个处理设备2005，例如处理器、微处理器、ASIC、FPGA、专用逻辑电路、或其组合。处理系统2000还可以包括一个或多个输入/输出(I/O)接口2010，其可实现与一个或多个合适的输入设备2035和/或输出设备2040的接口。处理系统2000可以包括一个或多个网络接口2015，这些接口用于与网络(例如，内联网、互联网、P2P网络、WAN、和/或LAN)或其他节点进行有线通信或无线通信。网络接口2015可以包括用于网络内和/或网络间通信的有线链路(例如，以太网电缆)和/或无线链路(例如，一个或多个天线)。例如，网络接口2015可以经由一个或多个发射器或发射天线以及一个或多个接收器或接收天线来提供无线通信。在该示例中，示出了单个天线2045，其可以同时用作发射器和接收器。然而，在其他示例中，可以存在用于发送和接收的单独的天线。处理系统2000还可包括一个或多个存储单元2020，其可包括大容量存储单元，例如固态驱动器、硬盘驱动器、磁盘驱动器、和/或光盘驱动器。
处理系统2000可以包括一个或多个存储器2025，存储器可以包括易失性存储器或非易失性存储器(例如，闪存、随机存取存储器(random access memory，RAM)、和/或只读存储器(read-only memory，ROM))。非暂时性存储器2025可以存储用于由处理设备2005执行的指令，例如以执行本公开中描述的示例。存储器2025可以包括其他软件指令，例如以实现操作系统和其他应用/功能。在一些示例中，一个或多个数据集和/或模块可以由外部存储器(例如，与处理系统2000进行有线通信或无线通信的外部驱动器)提供，或者可以由暂时性或非暂时性计算机可读介质提供。非暂时性计算机可读介质的示例包括RAM、ROM、可擦可编程ROM(erasable programmable ROM，EPROM)、电可擦可编程ROM(electricallyerasable programmable ROM，EEPROM)、闪存、CD-ROM、或其他便携式存储器。
可以存在总线2030，该总线2030提供处理系统2000的组件之间的通信。总线2030可以是任何合适的总线架构，包括例如存储器总线、***总线、或视频总线。在图20中，输入设备2035(例如，键盘、鼠标、麦克风、触摸屏、和/或小键盘)和输出设备2040(例如，显示器、扬声器、和/或打印机)被示为在处理系统2000的外部。在其他示例中，输入设备2035和/或输出设备2040中的一个或多个可以作为处理系统2000的组件。
图21示出了可以实现本公开实施例的示例通信系统2100。通常，通信系统2100使多个无线单元或有线单元能够传输数据和其他内容。通信系统2100的目的可以是经由广播、窄播、用户设备到用户设备等提供内容(语音、数据、视频、文本)等。通信系统2100可以通过共享诸如带宽的资源来操作。
在该示例中，通信系统2100包括电子设备(electronic device，ED)2110a-2110c、无线接入网(radio access network，RAN)2120a-2120b、核心网2130、公共交换电话网络(public switched telephone network，PSTN)2140、互联网2150、以及其他网络2160。尽管图21中示出了特定数量的这些组件或单元，但是可以包括任何合理数量的这些组件或单元。
ED 2110a-2110c和基站2170a-2170b是通信设备的示例，这些通信设备可以被配置为实现本文描述的功能和/或实施例中的一些或全部。例如，ED 2110a-2110c和基站2170a-2170b中的任何一个可以被配置为实现上述编码或解码功能(或两者)。在另一示例中，ED2110a-2110c和基站2170a-2170b中的任何一个可以包括装置1800(图18)和/或装置1900(图19)。
ED 2110a-2110c用于在通信系统2100中运行和/或通信。例如，ED 2110a-2110c用于经由无线通信信道或有线通信信道进行发送和/或接收。每个ED 2110a-2110c表示任何用于无线操作的合适的终端用户设备，并且可以包括(或可以称为)用户设备/装置(userequipment/device，UE)、无线发送/接收单元(wireless transmit/receive unit，WTRU)、移动台、固定或移动用户单元、蜂窝电话、站(station，STA)、机器类通信(machine typecommunication，MTC)设备、个人数字助理(personal digital assistant，PDA)、智能手机、笔记本电脑、计算机、平板电脑、无线传感器、或消费电子设备。
在图21中，RAN 2120a-2120b分别包括基站2170a-2170b。每个基站2170a-2170b用于无线地连接ED 2110a-2110c中的一个或多个，以使ED能够接入任何其他基站2170a-2170b、核心网2130、PSTN 2140、互联网2150、和/或其他网络2160。例如，基站2170a-2170b可以包括(或者是)一些熟知的设备中的一个或多个，例如基站收发信台(basetransceiver station，BTS)、Node-B(NodeB)、演进型NodeB(eNodeB)、家庭基站(homeeNodeB)、gNodeB、传输点(transmission point，TP)、站点控制器(site controller)、接入点(access point，AP)、或无线路由器。任何ED 2110a-2110c可以替代地或附加地用于与任何其他基站2170a-2170b、互联网2150、核心网2130、PSTN 2140、其他网络2160、或前述任意组合进行连接、访问、或通信。通信系统2100可以包括RAN，例如RAN 2120b，如图所示，其中相应的基站2170b经由互联网2150接入核心网2130。
ED 2110a-2110c和基站2170a-2170b是可以用于实现本文描述的一些或全部功能和/或实施例的通信设备的示例。在图21所示的实施例中，基站2170a组成RAN 2120a的一部分，RAN 2120a可以包括其他基站、基站控制器(base station controller，BSC)、无线网络控制器(radio network controller，RNC)、中继节点、单元、和/或设备。任何基站2170a、2170b可以是如图所示的单个单元，或者是分布在相应RAN中的多个单元，或者其他。同样，基站2170b组成RAN 2120b的一部分，RAN 2120b可以包括其他基站、单元、和/或设备。每个基站2170a-2170b在特定地理区域或范围(有时被称为“小区”或“覆盖区”)内发送和/或接收无线信号。小区可以被进一步划分为小区扇区，并且基站2170a-2170b可以例如使用多个收发器来向多个扇区提供服务。在一些实施例中，在无线接入技术支持的情况下，可以建立微微小区(pico cell)或毫微微小区(femto cell)。在一些实施例中，例如使用多输入多输出(multiple-input multiple-output，MIMO)技术，每个小区可以使用多个收发器。所示的RAN 2120a-2120b的数量仅是示例性的。在设计通信系统2100时可以考虑任何数量的RAN。
基站2170a-2170b使用如RF、微波、红外(infrared，IR)等无线通信链路，通过一个或多个空中接口2190与ED 2110a-2110c中的一个或多个通信。空中接口2190可以使用任何合适的无线接入技术。例如，通信系统2100可以在空中接口2190中实施一种或多种信道接入方法，例如码分多址(code division multiple access，CDMA)、时分多址(timedivision multiple access，TDMA)、频分多址(frequency division multiple access，FDMA)、正交频分多址(orthogonal FDMA，OFDMA)、或单载波频分多址(single-carrierFDMA，SC-FDMA)。
基站2170a-2170b可以实现通用移动通信系统(universal mobiletelecommunication system，UMTS)陆地无线接入(UMTS terrestrial radio access，UTRA)以使用宽带CDMA(wideband CDMA，WCDMA)建立空中接口2190。在这样做时，基站2170a-2170b可以实现诸如高速分组接入(high speed packet access，HSPA)、增强型高速分组接入(high speed packet access plus，HSPA+)的协议，可选地，HSPA+包括高速下行分组接入(high speed downlink packet access，HSDPA)和/或高速上行分组接入(highspeed uplink packet access，HSUPA)。或者，基站2170a-2170b可以使用长期演进(longterm evolution，LTE)、LTE-A、和/或LTE-B建立演进型通用移动通信系统陆地无线接入(evolved UMTS terrestrial radio access，E-UTRA)的空中接口2190。预期通信系统2100可以使用多信道接入功能，包括如上所述的这些方案。用于实现空中接口的其他无线技术包括IEEE 802.11、IEEE 802.15、IEEE 802.16、CDMA2000、CDMA2000 1X、CDMA2000 EV-DO、IS-2000、IS-95、IS-856、GSM、EDGE、和GERAN。当然，可以使用其他多址方案和无线协议。
RAN 2120a-2120b与核心网2130通信，以向ED 2110a-2110c提供诸如语音服务、数据服务、和其他服务的各种服务。RAN 2120a-2120b和/或核心网2130可以与一个或多个其他RAN(未示出)直接或间接通信，上述其他RAN可以由或可以不由核心网2130直接服务，并且可以使用或不使用与RAN 2120a和/或RAN 2120b相同的无线接入技术。核心网2130还可以用作(i)RAN 2120a-2120b之间和/或ED 2110a-2110c之间的网关接入，以及(ii)其他网络(诸如PSTN 2140、互联网2150、和其他网络2160)之间的网关接入。另外，ED 2110a-2110c中的一些或全部可以包括使用不同的无线技术和/或协议用于在不同的无线链路上与不同的无线网络通信的功能。ED 2110a-2110c可以经由有线通信信道与服务提供商或交换机(未示出)以及互联网2150进行通信，而不是无线通信(或除此之外)。PSTN 2140可以包括用于提供普通老式电话业务(plain old telephone service，POTS)的电路交换电话网。互联网2150可以包括计算机网络和/或子网(内联网)，并且包含诸如IP、TCP、UDP的协议。ED2110a-2110c可以是能够根据多种无线接入技术运行的多模设备，并且包含支持其这样运行所必需的多个收发器。
图22A和图22B示出了可以根据本公开的方法和示教实现的其他示例设备。特别地，图22A示出了示例ED 2110，图22B示出了示例基站2170。这些组件可以用于通信系统2100、或任何其他合适的系统。
如图22A所示，ED 2110包括至少一个处理单元2200。处理单元2200执行ED 2110的各种处理操作。例如，处理单元2200可以执行信号编码、数据处理、功率控制、输入/输出处理、或使ED 2110能够在通信系统2100中运行的任何其他功能。处理单元2200还可以用于在执行本文更详尽描述的功能和/或实施例中的一些或全部。每个处理单元2200包括用于执行一个或多个操作的任何合适的处理或计算装置。例如，每个处理单元2200可以包括微处理器、微控制器、数字信号处理器、现场可编程门阵列、或专用集成电路。
ED 2110还包括至少一个收发器2202。收发器2202用于调制由至少一个天线或网络接口控制器(Network Interface Controller，NIC)2204进行传输的数据或其他内容。收发器2202还用于解调由至少一个天线2204接收的数据或其他内容。每个收发器2202包括用于产生无线或有线传输的信号和/或处理无线或有线接收的信号的任何合适的结构。每个天线2204包括用于发送和/或接收无线或有线信号的任何合适的结构。可以在ED 2110中使用一个或多个收发器2202，并且可以在ED 2110中使用一个或多个天线2204。虽然示出为单个功能单元，但是收发器2202也可以使用至少一个发射器和至少一个独立的接收器来实现。
ED 2110还包括一个或多个输入/输出设备2206或接口(例如连接至互联网2150的有线接口)。输入/输出设备2206允许与用户或网络中的其他设备进行交互。每个输入/输出设备2206包括用于向用户提供或从用户接收信息(包括网络接口通信)的任何合适的结构，上述结构包括例如扬声器、麦克风、小键盘、键盘、显示器、或触摸屏。
另外，ED 2110包括至少一个存储器2208。存储器2208存储由ED 2110使用、生成、或收集的指令和数据。例如，存储器2208可以存储用于实现以上描述的一些或全部功能和/或实施例并由处理单元2200执行的软件指令或模块。每个存储器2208包括任何合适的易失性和/或非易失性存储器和检索工具。可以使用任何合适类型的存储器，例如随机存取存储器(RAM)、只读存储器(ROM)、硬盘、光盘、用户识别模块(subscriber identity module，SIM)卡、记忆棒、安全数字(secure digital，SD)存储卡等。
如图22B所示，基站2170包括至少一个处理单元2250、至少一个发射器2252、至少一个接收器2254、一个或多个天线2256、至少一个存储器2258、以及一个或多个输入/输出设备或接口2266。可以使用收发器(未示出)来代替发射器2252和接收器2254。调度器2253可以耦合至处理单元2250。调度器2253可以包括在基站2170内或与基站2170分开运行。处理单元2250执行基站2170的各种处理操作，例如信号编码、数据处理、功率控制、输入/输出处理、或任何其他功能。处理单元2250还可以用于执行以上更详尽描述的功能和/或实施例中的一些或全部。每个处理单元2250包括用于执行一个或多个操作的任何合适的处理或计算装置。例如，每个处理单元2250可以包括微处理器、微控制器、数字信号处理器、现场可编程门阵列、或专用集成电路。
每个发射器2252包括用于生成用于向一个或多个用户设备或其他设备进行无线或有线传输的信号的任何合适的结构。每个接收器2254包括用于处理无线地或有线地从一个或多个用户设备或其他设备接收到的信号的任何合适的结构。尽管示出为单独的组件，但是至少一个发射器2252和至少一个接收器2254可以组合成收发器。每个天线2256包括用于发送和/或接收无线或有线信号的任何合适的结构。虽然公共天线2256在这里被示出为耦合到发射器2252和接收器2254，但是一个或多个天线2256可以耦合到发射器2252，并且一个或多个独立的天线2256可以耦合到接收器2254。每个存储器2258包括诸如以上关于ED2110所描述的任何合适的易失性和/或非易失性存储器和检索工具。存储器2258存储由基站2170使用、生成、或收集的指令和数据。例如，存储器2258可以存储用于实现以上描述的一些或全部功能和/或实施例并由处理单元2250执行的软件指令或模块。
每个输入/输出设备2266允许与用户或网络中的其他设备进行交互。每个输入/输出设备2266包括用于向用户提供信息或从用户接收/提供信息(包括网络接口通信)的任何合适的结构。
以上提供了对一些实施例的描述，以使本领域技术人员能够制作或使用根据本公开的装置、方法、或处理器可读介质。
本公开部分涉及一种对比特进行编码的新方法，该方法是递归的，并且基于链接矩阵。产生的码和编码策略可以改进当前信道码的性能。
一些实施例提出了一种对数据进行编码的新方法，该方法基于使用核和链接矩阵递归地构造生成矩阵。给定z×z核F，在第一运算中，使用F和较小的生成矩阵的克罗内克积构造生成矩阵。第二运算涉及通过将在第一运算中获得的基本矩阵的特定子块矩阵与链接矩阵相乘来应用链接矩阵。这些构造的码可以具有优于极化码的性能。这是通过引入链接矩阵而加强极化现象来实现的。还提出了一种用于实现所提出的编码策略的编码装置。还公开了其他实施例。
对本文描述的实施例的各种修改对于本领域技术人员而言是显而易见的，并且本文描述的方法和设备的一般原理可以应用于其他实施例。因此，本公开不限于本文所示的实施例，而是与符合本文公开的原理和新颖性特征的最宽范围相一致。
例如，虽然主要参考比特描述了实施例，但其他实施例可以涉及非二进制多比特符号。如果一个子信道可以发送一个以上的比特，则可以将若干比特组合成定义的字母表中的符号，并且为每个子信道编码非二进制符号。相应地，极化核不限于二进制核。还考虑符号级(伽罗瓦域)或非二进制核。非二进制核可以因其较高的极化程度而优选于二进制核。然而，由于解码器将处理符号而不是比特，故非二进制核的解码计算复杂度更高。
非二进制核具有二进制核的特征。此外，非二进制核可以与二进制核组合或级联以构成一个极化码。
如上所述，对于新5G空口(也称为5G新无线(new radio，NR))，极化码被选择用于上行和下行eMBB控制信道。本文公开的技术不仅可以用于控制信道上的控制数据，还可以或替代地用于任意类型的信道(例如数据信道)上的其他类型的数据(例如用户数据)。
本文描述的说明性示例涉及以可靠性度量的递增顺序的子信道序列。在其他实施例中，可以使用以递减可靠性顺序的有序序列。类似地，可以以递增顺序生成序列，而不是开始于较可靠的信道并通过增加可靠性逐渐降低的子信道来构建序列。
关于生成矩阵，本公开不限于任何特定的生成矩阵表现形式。以上示例包括以下：
另一示例为：
还可以有其他形式。
本公开包括以下示例实施例，其中：
示例1涉及一种生成和发送码字的方法，该方法包括：根据链式生成矩阵对输入比特进行编码，以生成码字，该链式生成矩阵包括与链式极化码的基本生成矩阵中的第一条目子集对应的第一条目子集，以及于基本生成矩阵中的第二条目子集不同的第二条目子集；发送该码字。
示例2涉及示例1的方法，还包括：将链接矩阵应用至基本生成矩阵中的第二条目子集，以产生链式生成矩阵中的第二条目子集。
示例3涉及示例1或示例2的方法，其中，基本生成矩阵基于z乘z核，其中，基本生成矩阵中的条目包括N/z乘N/z核，并且其中，链式生成矩阵是N乘N矩阵。
示例4涉及示例3的方法，其中，z＝2，N＝2n，并且链接矩阵为
示例5涉及示例1至4中任一项的方法，还包括：基于链式生成矩阵的目标行权重选择第二条目子集。
示例6涉及示例1至5中任一项的方法，其中，基本生成矩阵基于比该基本生成矩阵小的生成矩阵。
示例7涉及示例1至5中任一项的方法，还包括：基于比基本生成矩阵小的生成矩阵构造基本生成矩阵。
示例8涉及示例1至7中任一项的方法，还包括：基于链式生成矩阵构造另一生成矩阵；将链接矩阵应用于该另一生成矩阵中的条目子集，以构造与该另一生成矩阵不同的另一链式生成矩阵。
示例9涉及示例2的方法，还包括：在多次迭代中的每次迭代中(直到达到至少目标大小的链式生成矩阵)：基于核和来自上一次迭代的链式生成矩阵构造另一生成矩阵；将链接矩阵应用于该另一生成矩阵的条目子集，以构造与该另一生成矩阵不同的另一链式生成矩阵。
示例10涉及示例9的方法，还包括：将来自最后一次迭代的链式生成矩阵存储至存储器。
示例11涉及示例10的方法，其中，上述存储还包括将来自最后一次迭代之前的每次迭代的链式生成矩阵存储至存储器。
示例12涉及示例1至7中任一项的方法，其中，基本生成矩阵中的非零条目包括公共矩阵，其中，上述编码包括：将包括输入比特的输入向量的各个部分应用至公共矩阵；将输入向量的各个部分的每个子集应用至链接矩阵和公共矩阵。
示例13涉及示例12的方法，还包括：在以下之间转换公共矩阵和链接矩阵：非链式极化码矩阵作为公共矩阵，单位矩阵作为链接矩阵；链式极化码矩阵作为公共矩阵，非单位矩阵作为链接矩阵。
示例14涉及一种非暂时性处理器可读介质，该介质存储指令，当由一个或多个处理器执行时，上述指令使一个或多个处理器执行根据示例1至13中任一项的方法。
示例15涉及一种装置，包括：处理器；耦合到处理器的存储器，存储器存储指令，当由处理器执行时，上述指令使处理器执行根据示例1至13中任一项的方法。
示例16涉及一种用于生成和发送码字的装置，该装置包括：编码器，用于根据链式生成矩阵对输入比特进行编码以生成码字，该链式生成矩阵与链式极化码的基本生成矩阵的第一条目子集对应的第一条目子集，以及与基本生成矩阵中的第二条目子集不同的第二条目子集；发射器，耦合到上述编码器，用于发送该码字。
示例17涉及示例16的装置，其中，上述编码器还被配置为将链接矩阵应用至基本生成矩阵中的第二条目子集，以产生链式生成矩阵中的第二条目子集。
示例18涉及示例16或示例17的装置，其中，基本生成矩阵基于z乘z核，其中，基本生成矩阵中的条目包括N/z乘N/z矩阵，并且其中，链式生成矩阵是N乘N矩阵。
示例19涉及示例18的装置，其中，z＝2，N＝2n，并且链接矩阵为
示例20涉及示例16至19中任一项的装置，其中，编码器还被配置为基于链接生成矩阵的目标行权重选择第二条目子集。
示例21涉及示例16至20中任一项的装置，其中，基本生成矩阵基于比该基本生成矩阵小的生成矩阵。
示例22涉及示例16至20中任一项的装置，其中，编码器还被配置为基于比基本生成矩阵小的生成矩阵构造基本生成矩阵。
示例23涉及示例16至22中任一项的装置，其中，编码器还被配置为基于链式生成矩阵构造另一生成矩阵；将链接矩阵应用于该另一生成矩阵中的条目子集，以构造与该另一生成矩阵不同的另一链式生成矩阵。
示例24涉及示例17的装置，其中，编码器还被配置为：在多次迭代中的每次迭代中(直到达到至少目标大小的链式生成矩阵)：基于核和来自上一次迭代的链式生成矩阵构造另一生成矩阵；将链接矩阵应用于该另一生成矩阵的条目子集，以构造与该另一生成矩阵不同的另一链式生成矩阵。
示例25涉及示例24的装置，还包括：存储器，耦合到编码器，其中，编码器还被配置为将来自最后一次迭代的链式生成矩阵存储至存储器。
示例26涉及示例25的装置，其中，编码器还被配置为将来自最后一次迭代之前的每次迭代的链式生成矩阵存储至存储器。
示例27涉及示例16至22中任一项的装置，其中，基本生成矩阵中的非零条目包括公共矩阵，其中，编码器还被配置为：将包括输入比特的输入向量的各个部分应用至公共矩阵；将输入向量的各个部分的每个子集应用至链接矩阵和公共矩阵。
示例28涉及示例27的装置，其中，编码器还被配置为：在以下之间转换公共矩阵和链接矩阵：非链式极化码矩阵作为公共矩阵，单位矩阵作为链接矩阵；以及链式极化码矩阵作为公共矩阵，并非单位矩阵作为链接矩阵。
示例29涉及示例27的装置，其中，编码器包括各个矩阵乘法器，以将输入向量的各个部分应用至公共矩阵，并将输入向量的各个部分的每个子集应用于链接矩阵和公共矩阵。
示例30涉及示例29的装置，还包括控制器，该控制器耦合到矩阵乘法器，用于在以下之间转换公共矩阵和链接矩阵：非链式极化码矩阵作为公共矩阵，单位矩阵作为链接矩阵；以及链式极化码矩阵作为公共矩阵，非单位矩阵作为链接矩阵。
示例31涉及示例29的装置，还包括控制器，该控制器耦合到矩阵乘法器，用于在链式极化码矩阵和非链式极化码矩阵之间转换公共矩阵，并用于将输入向量的各个部分的每个子集转换到以下之一：当公共矩阵被转换为链式极化码矩阵时，转换到乘法器中的相应一个以应用链接矩阵；或者当公共矩阵被转换为非链式极化码矩阵时，绕过乘法器中的相应一个以不将以链接矩阵应用于输入比特。
示例32涉及一种用户设备，该用户设备包括示例15至31中任一项的装置。
示例33涉及一种通信网络设备，该通信网络设备包括示例15至31中任一项的装置。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种用于终端设备能力传输的方法、装置及系统