阅读说明：本技术 模数转换器的控制方法及控制芯片 (Control method and control chip of analog-to-digital converter ) 是由 于杨 姚浩 习伟 匡晓云 杨祎巍 黄凯 李昱霆 于 2020-07-24 设计创作，主要内容包括：本申请提供了一种模数转换器的控制方法及控制芯片。所述控制方法包括：接收事件触发信号,所述事件触发信号包括外部触发信号或所述控制芯片内部非所述CPU输出的触发信号；响应所述事件触发信号并唤醒模数转换器工作。本申请采用上述方式唤醒所述模数转换器进行工作,整个过程不需要CPU的参与,实现完全的自动化处理,从而降低CPU的功耗,进而提升CPU的工作性能,最终实现提高芯片整体的性能。(The application provides a control method and a control chip of an analog-to-digital converter. The control method comprises the following steps: receiving an event trigger signal, wherein the event trigger signal comprises an external trigger signal or a trigger signal which is not output by the CPU and is inside the control chip; responding the event trigger signal and waking up the analog-digital converter to work. According to the method, the analog-to-digital converter is awakened to work, the whole process does not need participation of a CPU, and complete automatic processing is achieved, so that the power consumption of the CPU is reduced, the working performance of the CPU is improved, and the overall performance of a chip is finally improved.)

模数转换器的控制方法及控制芯片

技术领域

本申请涉及集成电路技术领域，特别是涉及模数转换器的控制方法及控制芯片。

背景技术

随着集成电路规模的逐渐扩大，单颗芯片集成的IP(Intellectual Property)越来越多，实现的功能也更为复杂。其中，CPU(Central Processing Unit)作为IP的核心处理单元，承担着整颗芯片的运行，所以CPU的处理效率将极大地影响芯片的性能。

目前市场上的多种芯片都具备模数转换功能，模数转换器(ADC)是一个将模拟信号转换成数字信号的电路系统。通过ADC可以将模拟形式的连续信号转换为数字形式的离散信号。例如：温度信号、压力信号、声音信号等，需要转换成更容易储存、处理和传输的数字信号。如今，ADC广泛应用于各种电子器件中。由于ADC的广泛应用，芯片对于ADC的控制与数据处理也格外重要。

目前大多芯片中的ADC由CPU直接进行控制。ADC的开启和关闭、ADC采样转换过程中数据的处理(包括数据的读写、传输等)、以及采样完成后中断的处理等均需要CPU直接控制。此种控制方式虽然逻辑清晰，无需额外的控制器开销，但由于所有的控制与处理均由CPU来完成，大大增加了CPU的功耗，严重制约了CPU的工作性能。

发明内容

基于此，有必要针对现有芯片中的ADC由CPU直接进行控制，大大增加了CPU的功耗，严重制约了CPU的工作性能的问题，提供一种模数转换器的控制方法及控制芯片。

一种模数转换器的控制方法，应用于控制芯片，所述控制芯片包括CPU和与所述CPU电连接的模数转换器，所述方法包括：

接收事件触发信号，所述事件触发信号包括外部触发信号或所述控制芯片内部非所述CPU输出的触发信号；

响应所述事件触发信号并唤醒模数转换器工作。

在其中一个实施例中，所述响应所述事件触发信号并控制模数转换器工作的步骤之后，所述方法还包括：

接收所述模数转换器转换的数据，并将转换的所述数据存储至第一存储器；

若所述第一存储器存储的数据量大于或等于设定阈值，则输出请求信号至DMA模块，所述请求信号用于指示所述DMA模块将所述第一存储器存储的所述数据移动至第二存储器。

在其中一个实施例中，所述接收所述模数转换器转换的数据，并将转换的所述数据存储至第一存储器的步骤包括：

接收所述模数转换器转换的数据，并将转换的所述数据存储至寄存器；

若所述寄存器存储的所述数据的个数达到预设均值数量，则将所述预设均值数量对应的多个所述数据求取均值并得到均值数据，并将所述均值数据存储至所述第一存储器。

在其中一个实施例中，所述接收所述模数转换器转换的数据，并将转换的所述数据存储至寄存器的步骤之后，所述方法还包括：

判断所述模数转换器是否处于掉电模式；

若所述模数转换器处于掉电模式，则输出空闲信号至时钟生成器件，以使所述时钟生成器件控制所述模数转换器停止工作。

在其中一个实施例中，所述接收事件触发信号的步骤之前，所述方法还包括：

配置所述模数转换器的工作方式，所述模数转换器的工作方式包括单通道单次采样、单通道设定次数采样、单通道连续采样、多通道单次采样、多通道设定次数采样以及多通道连续采样。

在其中一个实施例中，所述方法还包括：

接收所述CPU输出的唤醒指令，响应所述唤醒指令并唤醒所述模数转换器工作。

一种控制芯片，包括：CPU、模数转换器控制器和模数转换器，所述CPU通过所述模数转换器控制器与所述模数转换器电连接；

所述模数转换器控制器用于接收事件触发信号，并响应所述事件触发信号以唤醒所述模数转换器工作，所述事件触发信号包括外部触发信号或所述控制芯片内部非所述CPU输出的触发信号。

在其中一个实施例中，所述的控制芯片还包括：DMA器件、第一存储器和第二存储器，所述第一存储器设置于所述模数转换器控制器内，所述第二存储器与所述DMA器件电连接，所述DMA器件与所述模数转换器控制器电连接；

所述模数转换器控制器用于接收所述模数转换器转换的数据，并将转换的所述数据存储至所述第一存储器，若所述第一存储器存储的数据量大于或等于设定阈值，则输出请求信号至所述DMA器件，所述请求信号用于指示所述DMA模块将所述第一存储器存储的所述数据移动至第二存储器。

在其中一个实施例中，所述模数转换器控制器包括：寄存器、数据处理器件，所述数据处理器件分别与所述DMA器件、所述寄存器和所述第一存储器电连接；

所述数据处理器件用于接收所述模数转换器转换的数据，并将转换的所述数据存储至所述寄存器，若所述寄存器存储的所述数据的个数达到预设均值数量，则将所述预设均值数量对应的多个所述数据求取均值并得到均值数据，并将所述均值数据存储至所述第一存储器。

在其中一个实施例中，所述的控制芯片还包括：时钟生成器件，所述时钟生成器件与所述模数转换器控制器电连接；

所述模数转换器控制器还用于判断所述模数转换器是否处于掉电模式，若所述模数转换器处于掉电模式，则输出空闲信号至所述时钟生成器件，以使所述时钟生成器件控制所述模数转换器停止工作。

与现有技术相比，上述模数转换器的控制方法及控制芯片，首先接收事件触发信号，所述事件触发信号包括外部触发信号或所述控制芯片内部非所述CPU输出的触发信号。响应所述事件触发信号并唤醒模数转换器工作。本申请采用上述方式唤醒所述模数转换器进行工作，整个过程不需要CPU的参与，实现完全的自动化处理，从而降低CPU的功耗，进而提升CPU的工作性能，最终实现提高芯片整体的性能。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的模数转换器的控制方法的流程图；

图2为本申请一实施例提供的控制芯片的原理框图；

图3为本申请一实施例提供的控制芯片的结构示意图；

图4为本申请另一实施例提供的控制芯片的结构示意图；

图5为本申请一实施例提供的模数转换器控制器的结构框图。

附图标记说明：

10、控制芯片；100、模数转换器控制器；101、模数转换器；110、寄存器；120、数据处理器件；200、第一存储器；300、DMA器件；400、第二存储器；500、时钟生成器件。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施的限制。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参见图1，本申请一实施例提供一种模数转换器的控制方法，应用于控制芯片，所述控制芯片包括CPU和与所述CPU电连接的模数转换器。所述方法包括：

S102：接收事件触发信号，所述事件触发信号包括外部触发信号或所述控制芯片内部非所述CPU输出的触发信号。

在一个实施例中，可通过所述模数转换器对应的控制器(即模数转换器控制器)接收所述事件触发信号。在一个实施例中，所述事件触发信号可以为所述控制芯片内部的中断触发信号，也可以为所述控制芯片内部的定时触发信号。在一个实施例中，所述事件触发信号还可以为所述控制芯片的外部触发信号。例如，所述定时触发信号可通过定时发生器生成，并将该生成的所述定时触发信号通过总线发送至所述模数转换器控制器。在一个实施例中，所述中断触发信号可通过与所述模数转换器控制器电连接的前端工作器件生成。例如，当前端工作器件断开时，可自动生成所述中断触发信号，并将该所述中断触发信号发送至所述模数转换器控制器。

在一个实施例中，所述外部触发信号可通过所述控制芯片之外的器件直接提供至所述控制芯片内的所述模数转换器控制器。采用上述几种触发模式，均可通过所述模数转换器控制器实现唤醒所述模数转换器工作，同时还能够降低CPU的功耗，提升CPU的工作性能。在一个实施例中，所述中断触发信号、所述定时触发信号和所述外部触发信号均包括边沿触发信号(如上升沿触发信号)。即所述模数转换器控制器可通过上升沿触发信号进行触发。在一个实施例中，所述事件触发信号还可包括其它上升沿触发信号。例如，可输入具有上升沿的脉冲信号至所述模数转换器控制器，同样可以使所述模数转换器控制器触发所述模数转换器工作。需要注意的是，因所述CPU输出的是比特数据，所以所述控制芯片内部的触发信号并不是所述CPU输出的。

S104：响应所述事件触发信号并唤醒模数转换器工作。

在一个实施例中，所述模数转换器控制器在接收到所述事件触发信号后，可响应该所述事件触发信号并唤醒所述模数转换器工作。具体的，当所述模数转换器控制器接受到所述事件触发信号后，可根据所述事件触发信号控制所述模数转换器进行模数转换，从而实现对所述模数转换器唤醒工作。

在一个实施例中，所述模数转换器被唤醒之前是处于睡眠模式。即此时所述模数转换器是关闭的，处于低功耗运行状态。同样的，所述模数转换器控制器在未接收到所述事件触发信号之前，也是处于睡眠状态。当有所述事件触发信号输入至所述模数转换器控制器时，所述模数转换器控制器开始工作。即所述模数转换器控制器唤醒所述模数转换器工作，使所述模数转换器开始进行模数转换、量化与编码。由此所述模数转换器的唤醒完全不需要CPU的参与，通过所述事件触发信号自动触发所述模数转换器工作即可。如此即可避免采用CPU唤醒所述模数转换器工作，从而大大降低了CPU的功耗，提高了CPU的工作性能。

本实施例中，采用上述方式唤醒所述模数转换器进行工作，整个过程不需要CPU的参与，实现完全的自动化处理，从而降低CPU的功耗，进而提升CPU的工作性能，最终实现芯片整体性能的提高。

在一个实施例中，所述响应所述事件触发信号并控制模数转换器工作的步骤之后，所述方法还包括：接收所述模数转换器转换的数据，并将转换的所述数据存储至第一存储器。若所述第一存储器存储的所述数据量大于或等于设定阈值，则输出请求信号至DMA模块，所述请求信号用于指示所述DMA模块将所述第一存储器存储的所述数据移动至第二存储器。若所述第一存储器存储的所述数据小于所述设定阈值，则返回所述接收所述模数转换器转换的数据，并将转换的所述数据存储至第一存储器的步骤。

在一个实施例中，所述模数转换器控制器在触发所述模数转换器工作之后，可接收所述模数转换器进行模数转换之后的数据，并将该数据存储至所述模数转换器控制器内的第一存储器。在一个实施例中，该第一存储器可以是集成于所述模数转换器控制器内的存储器。具体的，该存储器可以为FIFO存储器。所述模数转换器控制器将模数转换之后的数据存储至所述第一存储器后，可通过所述模数转换器控制器统计存储所述数据的数量，并判断所述第一存储器存储的所述数据量是否大于或等于设定阈值。若所述模数转换器控制器确定所述第一存储器存储的所述数据量大于或等于所述设定阈值，则此时所述模数转换器控制器可向所述DMA模块发出所述请求信号。所述DMA模块在接收到所述请求信号之后，自动将所述模数转换器控制器内所述第一存储器存储的所述数据移动至第二存储器进行存储。

在一个实施例中，所述模数转换器控制器将模数转换之后的数据存储至所述第一存储器后，也可通过所述模数转换器控制器在所述第一存储器内根据所述设定阈值配置相应的触发机制。例如，当所述第一存储器内存储的数据量达到与所述设定阈值对应的触发机制时，则所述第一存储器可输出一信号至所述模数转换器控制器，所述模数转换器控制器通过该信号即可确认所述第一存储器存储的所述数据量已达到所述设定阈值。即所述模数转换器控制器通过该信号可确认所述第一存储器存储的所述数据量大于或等于所述设定阈值，则此时所述模数转换器控制器可向所述DMA模块发出所述请求信号。所述DMA模块在接收到所述请求信号之后，自动将所述模数转换器控制器内所述第一存储器存储的所述数据移动至第二存储器进行存储。

由此通过所述DMA模块实现将所述数据从所述第一存储器移动至容量更大的所述第二存储器进行存储。采用上述这种方式，可有效提高处理效率。同时可使得CPU无需实时监控所述模数转换器，不必在所述模数转换器每次数据转换结束后读取所述第一存储器。CPU可以在空闲时段，从第二存储器中获得所述模数转换器的转换数据，进行数据处理，由此可进一步降低CPU的功耗，提升CPU的工作性能。

在一个实施例中，若所述第一存储器存储的所述数据量小于所述设定阈值，则所述模数转换器控制器可继续接收所述模数转换器转换的数据，并将转换的所述数据存储至第一存储器。只有在所述第一存储器存储的所述数据量大于或等于所述设定阈值时，所述模数转换器控制器才会请求所述DMA模块将所述第一存储器存储的所述数据移动至所述第二存储器进行存储。在一个实施例中，所述设定阈值可根据实际需求进行设定，例如所述设定阈值可以设定为10。在一个实施例中，所述第二存储器可以为SRAM存储器。

在一个实施例中，所述接收所述模数转换器转换的数据，并将转换的所述数据存储至第一存储器的步骤包括：接收所述模数转换器转换的数据，并将转换的所述数据存储至寄存器。若所述寄存器存储的所述数据的个数达到预设均值数量，则将所述预设均值数量对应的多个所述数据求取均值并得到均值数据，将所述均值数据存储至所述第一存储器。若所述数据的个数未达到所述预设均值数量，则返回接收所述模数转换器转换的数据，并将转换的所述数据存储至寄存器的步骤。

在一个实施例中，当所述模数转换器连续进行数据转换时，所述模数转换器控制器可将接收的所述模数转换器转换的数据先存储至所述寄存器。具体的，该寄存器可以是集成于所述模数转换器控制器的寄存器。所述模数转换器控制器将模数转换之后的数据存储至所述寄存器后，可通过所述模数转换器控制器统计所述寄存器中存储所述数据的个数，并确定所述数据的个数是否达到预设均值数量。若所述寄存器存储的数据个数达到所述预设均值数量，则可通过所述模数转换器控制器将所述预设均值数量对应的多个所述数据求取均值并得到均值数据。同时将所述均值数据存储至所述第一存储器，此时所述第一存储器存储所述数据的数量累计加一。即所述第一存储器存储一次所述均值数据，则所述第一存储器存储所述数据的数量累计加一。

在一个实施例中，所述模数转换器控制器将模数转换之后的数据存储至所述寄存器后，也可通过所述模数转换器控制器在所述寄存器内根据所述预设均值数量配置相应的触发机制。例如，当所述第一存储器内存储所述数据的个数达到与所述预设均值数量对应的触发机制时，则所述寄存器可输出一信号至所述模数转换器控制器，所述模数转换器控制器通过该信号即可确认所述寄存器内存储所述数据的个数已达到所述预设均值数量。即所述模数转换器控制器通过该信号可确认所述寄存器存储的所述数据的个数已达到所述预设均值数量，则此时所述模数转换器控制器可将所述预设均值数量对应的多个所述数据求取均值并得到均值数据。同时将所述均值数据存储至所述第一存储器，此时所述第一存储器存储所述数据的数量累计加一。

若所述寄存器存储的数据个数未达到所述预设均值数量，则所述模数转换器控制器继续将所述模数转换器转换的数据存储至所述寄存器。只有所述寄存器存储的所述数据个数达到所述预设均值数量，所述模数转换器控制器方可将所述预设均值数量对应的多个所述数据求取均值。在一个实施例中，所述预设均值数量可根据实际需求进行设置，例如，所述预设均值数量可以设置为3。

本实施例中，采用上述将所述模数转换器转换的多个数据求取均值的方式，可有效减小电压波动等因素引起的采样值偏差，从而提高所述模数转换器转换数据的稳定性，以使后续的数据处理更加准确。

在一个实施例中，所述接收所述模数转换器转换的数据，并将转换的所述数据存储至寄存器的步骤之后，所述方法还包括：判断所述模数转换器是否处于掉电模式。若所述模数转换器处于掉电模式，则输出空闲信号至时钟生成器件，以使所述时钟生成器件控制所述模数转换器停止工作。

在一个实施例中，所述模数转换器控制器在接收所述模数转换器的输出数据同时，判断所述模数转换器是否处于所述掉电模式。具体的，当所述模数转换器控制器未接收到所述模数转换器的输出数据时，所述模数转换器控制器可确定所述模数转换器此时处于所述掉电模式。当所述模数转换器控制器确定所述模数转换器处于所述掉电模式后，所述模数转换器控制器可输出空闲信号至时钟生成器件。使得所述时钟生成器件关断所述模数转换器的工作时钟，即所述时钟生成器件控制所述模数转换器停止工作，从而降低整个芯片的功耗。

在一个实施例中，所述接收事件触发信号的步骤之前，所述方法还包括：配置所述模数转换器的工作方式。所述模数转换器的工作方式包括单通道单次采样、单通道设定次数采样、单通道连续采样、多通道单次采样、多通道设定次数采样以及多通道连续采样。

在一个实施例中，所述模数转换器可选择具有12bit的分辨率以及10个采样通道的模数转换器。为了增加所述模数转换器采样的灵活性，可通过所述模数转换器控制器对所述模数转换器的工作方式进行配置。例如，可以选择所述模数转换器不同的工作方式，所述模数转换器的具体工作方式包括单通道单次采样、单通道设定次数采样、单通道连续采样、多通道单次采样、多通道设定次数采样以及多通道连续采样。

其中，设定次数是指通过所述模数转换器控制器配置所述模数转换器通道的采样数，当该通道采样次数达到后，所述模数转换器的对应通道将会停止采样。同样的，也可对多通道采样的通道数进行配置，可选择所述模数转换器的单通道至全通道的任意通道数进行采样。即所述模数转换器的采样次数与采样通道数均可根据应用需求进行配置，以适应不同的应用场合，从而极大地增加了所述模数转换器应用的灵活性。

在一个实施例中，所述方法还包括：接收所述CPU输出的唤醒指令，响应所述唤醒指令并唤醒所述模数转换器工作。即所述模数转换器还可通过CPU输出的唤醒指令进行唤醒。

请参见图2，本申请另一实施例提供一种控制芯片10。所述控制芯片10包括：CPU、模数转换器控制器100和模数转换器101。所述CPU通过所述模数转换器控制器100与所述模数转换器101电连接。所述模数转换器控制器100用于接收事件触发信号，并响应所述事件触发信号以唤醒所述模数转换器101工作。所述事件触发信号包括外部触发信号或所述控制芯片内部非所述CPU输出的触发信号。在一个实施例中，所述模数转换器控制器100可采用上述实施例所述的模数转换器的控制方法唤醒所述模数转换器101工作，此处不再赘述。

请参见图3，在一个实施例中，所述的控制芯片10还包括：第一存储器200、DMA器件300和第二存储器400，所述第一存储器200设置于所述模数转换器控制器100内。所述第二存储器400与所述DMA器件300电连接。所述DMA器件300与所述模数转换器控制器100电连接。所述模数转换器控制器100用于接收所述模数转换器101转换的数据，并将转换的所述数据存储至第一存储器200。若所述第一存储器200存储的所述数据量大于或等于设定阈值，则所述模数转换器控制器100输出请求信号至所述DMA器件300，所述请求信号用于指示所述DMA模块300将所述第一存储器200存储的所述数据移动至第二存储器400。

在一个实施例中，判断所述第一存储器200存储的所述数据量是否大于或等于所述设定阈值可采用上述实施例所述的方式，此处不再赘述。在一个实施中，所述第一存储器200可集成于所述模数转换器控制器100内。在一个实施中，所述DMA器件300可通过总线与所述模数转换器控制器100通信连接。具体的，所述模数转换器控制器100输出的所述请求信号可通过总线传输至所述DMA器件300。然后所述DMA器件300可通过所述总线将所述模数转换器控制器100内所述第一存储器200存储的所述数据移动至所述第二存储器400存储，具体移动方式可参考前文实施例所述，此处不再赘述。

请参见图4，在一个实施例中，所述模数转换器控制器100包括：寄存器110和数据处理器件120。所述数据处理器件120分别与所述寄存器110、所述第一存储器200和所述DMA器件300电连接。所述数据处理器件120用于接收所述模数转换器101转换的数据，并将转换的所述数据存储至所述寄存器110。若所述寄存器110存储的所述数据的个数达到预设均值数量，则将所述预设均值数量对应的多个所述数据求取均值并得到均值数据，并将所述均值数据存储至所述第一存储器200。

在一个实施例中，判断所述寄存器110存储的所述数据的个数是否达到所述预设均值数量可采用上述实施例所述的方式，此处不再赘述。在一个实施例中，所述寄存器110可以是集成于所述模数转换器控制器100内的寄存器。在一个实施例中，所述第一存储器200可以是集成于所述模数转换器控制器100内的存储器。在一个实施例中，所述数据处理器件120可以是集成于所述模数转换器控制器100内的MCU(微处理单元)。在一个实施例中，当所述模数转换器101连续进行数据转换时，所述数据处理器件120可将接收的所述模数转换器101转换的数据先存储至所述寄存器110。所述数据处理器件120将模数转换之后的数据存储至所述寄存器110后，若所述寄存器110存储的数据个数达到所述预设均值数量，则所述数据处理器件120可将所述预设均值数量对应的多个所述数据求取均值并得到均值数据。同时所述数据处理器件120将所述均值数据存储至所述第一存储器200，此时所述第一存储器200存储所述数据的数量累计加一。即所述第一存储器200存储一次所述均值数据，则所述第一存储器200存储所述数据的数量累计加一。

若所述寄存器110存储的数据个数未达到所述预设均值数量，则所述数据处理器件120继续将所述模数转换器101转换的数据存储至所述寄存器110。只有所述寄存器110存储的所述数据个数达到所述预设均值数量，所述数据处理器件120方可将所述预设均值数量对应的多个所述数据求取均值。在一个实施例中，所述预设均值数量可根据实际需求进行设置，例如，所述预设均值数量可以设置为3。

本实施例中，所述模数转换器控制器100采用上述将所述模数转换器101转换的多个数据求取均值的方式，可有效减小电压波动等因素引起的采样值偏差，从而提高所述模数转换器101转换数据的稳定性，以使后续的数据处理更加准确。

请参见图5，在一个实施例中，所述的控制芯片10还包括：时钟生成器件500。所述时钟生成器件500与所述模数转换器控制器100电连接。所述模数转换器控制器100还用于判断所述模数转换器101是否处于掉电模式。若所述模数转换器101处于掉电模式，则输出空闲信号至所述时钟生成器件500，以使所述时钟生成器件500控制所述模数转换器101停止工作。

在一个实施中，所述时钟生成器件500可通过总线与所述模数转换器控制器100通信连接。在一个实施例中，所述模数转换器控制器100判断所述模数转换器101是否处于掉电模式的方式，可参考上述实施例所述的方式，此处不再赘述。

综上所述，本申请首先接收事件触发信号，所述事件触发信号包括中断触发信号和/或定时触发信号和/或外部触发信号，所述CPU不输出所述事件触发信号。响应所述事件触发信号并唤醒模数转换器工作。本申请采用上述方式唤醒所述模数转换器101进行工作，整个过程不需要CPU的参与，实现完全的自动化处理，从而降低CPU的功耗，进而提升CPU的工作性能，最终实现提高芯片整体的性能。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。