阅读说明：本技术 多跨阻恒定带宽超低噪声tia (Multi-transimpedance constant-bandwidth ultra-low noise TIA ) 是由 李景虎 于建海 涂航辉 于 2020-07-27 设计创作，主要内容包括：多跨阻恒定带宽超低噪声TIA,属于光通信芯片技术领域,本发明为解决常用的可选跨阻TIA带宽和噪声变化大,进而影响灵敏度和输出信号的线性度,最终无法保证TIA整体性能的问题。本发明在跨阻R<Sub>F1</Sub>两端并联电容C1,在跨阻R<Sub>F2</Sub>两端并联电容C2,调整电容C1和C2的大小以满足开关S1闭合前和闭合后TIA带宽恒定。在跨阻R<Sub>F1</Sub>两端进一步并联电路结构：电阻R3和电容C5串联后并联在电容C4的两端,再与电阻R2串联后并联在跨阻R<Sub>F1</Sub>两端；在跨阻R<Sub>F2</Sub>两端进一步并联电路结构：电容C3和电阻R1串联后并联在跨阻R<Sub>F2</Sub>两端；通过调整电容C1～C5的大小来满足开关S1闭合前和闭合后TIA带宽恒定。(The invention discloses a multi-transimpedance constant-bandwidth ultra-low-noise TIA (TIA), belongs to the technical field of optical communication chips, and aims to solve the problems that the bandwidth and noise variation of a commonly-used selectable transimpedance TIA are large, so that the sensitivity and the linearity of an output signal are influenced, and the overall performance of the TIA cannot be ensured finally. The invention is in trans-resistance R F1 A capacitor C1 connected in parallel across the resistor R F2 The capacitor C2 is connected in parallel at two ends, and the sizes of the capacitors C1 and C2 are adjusted to meet the requirement that the TIA bandwidth is constant before and after the switch S1 is closed. At trans-resistance R F1 The two ends are further connected with a circuit structure in parallel: the resistor R3 and the capacitor C5 are connected in series and then connected in parallel at two ends of the capacitor C4, and then connected in series with the resistor R2 and then connected in parallel at the transimpedance R F1 Two ends; at trans-resistance R F2 The two ends are further connected with a circuit structure in parallel: the capacitor C3 and the resistor R1 are connected in series and then connected in parallel to the transimpedance R F2 Two ends; the TIA bandwidth is constant before and after the switch S1 is closed by adjusting the sizes of the capacitors C1-C5.)

多跨阻恒定带宽超低噪声TIA

技术领域

本发明属于光通信芯片技术领域，涉及一种具有多跨阻的跨阻放大器TIA在跨阻跨阻切换时保持带宽恒定的技术。

背景技术

在光纤通信集成电路的接收端，需要将光信号通过光电二极管(PD)转换为电流信号，再通过跨阻放大器(TIA)将电流信号转换为电压信号。在线性TIA芯片的内部，通常设计成多跨阻模式以提高TIA的动态范围满足各个应用场景的要求。但是跨阻阻值的变化必然大幅度改变芯片的整体带宽，输入等效噪声也将恶化，无法满足应用场景的苛刻要求。因此在TIA内部使用特殊的电路结构，设计出多跨阻恒定带宽超低噪声TIA。

图1给出了常用的多跨阻TIA电路原理图，具有两个跨阻R_F1、R_F2，其中R_F2与开关S1串联。图1中，通过闭合开关S1达到改变TIA跨阻的目的。

断开开关S1，图1中的R_F1为一个理想电压放大器-A的反馈电阻。

由于：

V_X＝V_OUTP/(-A) (1)

(V_OUTP+V_OUTP/A)/R_F1＝-I_in-(V_OUTP/A)sC_D (2)

即：

反馈放大器提供了一个大约为R_F1的中频带跨阻增益，而其具有的时间常数为R_F1C_D/(A+1)。因此，主极点的带宽等于：

闭合开关S1，图1中的TIA跨阻阻值将变为因此主极点的带宽将变为：

因此开关S1闭合前的带宽是闭合后的带宽的

倍，而在噪声方面开关S1闭合前是闭合后的约等于倍。

以上式子中A为运放增益，C_D为光电二极管的输入电容，V_X为节点X的电压，V_OUTP为TIA输出电压，I_in为光电二极管等效电流源的输出电流值。

由以上公式可知，跨阻阻值变小之后带宽增大，噪声也增大。这将导致对于同一速率的输入信号，不同的跨阻阻值将会很大程度影响TIA的灵敏度和输出信号的线性度。该种电路结构无法满足高带宽TIA的性能需求。

发明内容

本发明目的是为了解决常用的可选跨阻TIA带宽和噪声变化大，进而影响灵敏度和输出信号的线性度，最终无法保证TIA整体性能的问题，提供了一种多跨阻恒定带宽超低噪声TIA。

本发明所述多跨阻恒定带宽超低噪声TIA，在跨阻R_F1两端并联电容C1，在跨阻R_F2两端并联电容C2，调整电容C1和C2的大小以满足开关S1闭合前和闭合后TIA带宽恒定。

优选地，在跨阻R_F1两端进一步并联电路结构：电阻R3和电容C5串联后并联在电容C4的两端，再与电阻R2串联后并联在跨阻R_F1两端；

在跨阻R_F2两端进一步并联电路结构：电容C3和电阻R1串联后并联在跨阻R_F2两端；

通过调整电容C1～C5的大小来满足开关S1闭合前和闭合后TIA带宽恒定。

优选地，还包括频率补偿结构，所述频率补偿结构包括PMOS管MP1～MP4、NMOS管MN1～MN3、电阻R4～R5和电容C6～C7；

PMOS管MP3的栅极和PMOS管MP4的栅极同时连接偏置电压输入端VB，PMOS管MP3的源极和PMOS管MP4的源极同时连接电源VCC；

PMOS管MP1的栅极连接信号输入端VN，PMOS管MP1的源极和PMOS管MP2的源极同时连接PMOS管MP3的漏极；PMOS管MP1的漏极同时连接NMOS管MN1的漏极、栅极和NMOS管MN2的栅极；NMOS管MN1～MN3的源极同时连接GND；

PMOS管MP2的栅极连接信号输入端VP，PMOS管MP2的漏极同时与NMOS管MN2的漏极、开关S2的一端、电容C6的一端和NMOS管MN3的栅极相连，开关S2的另一端与电容C7的一端相连，电容C7的另一端与电阻R5的一端相连，电容C6的另一端与电阻R4的一端相连，PMOS管MP4的漏极、NMOS管MN3的漏极、电阻R4的另一端和电阻R5的另一端同时连接输出端OUTP；

开关S2与开关S1同步动作。

本发明的有益效果：本发明提出一种多跨阻不变带宽超低噪声TIA的电路结构，解决常用的多跨阻TIA电路切换跨阻时带宽突变，噪声变化大的问题，最终影响TIA整体性能的问题，已经通过了仿真结果验证。

本发明提出的多跨阻不变带宽超低噪声TIA能够使得多跨阻TIA的带宽恒定，噪声减至最小，在增大TIA动态范围的同时，保证了TIA的灵敏度和线性度，满足多领域TIA的性能需求。

附图说明

图1是常用的可选跨阻TIA电路原理图；

图2是实施方式一的TIA电路原理图；

图3是实施方式二的TIA电路原理图；

图4是本发明中放大器-A内部需配合使用的频率补偿结构图；

图5不同跨阻阻值下的交流曲线；

图6不同跨阻阻值下的等效输入噪声曲线。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

具体实施方式一：下面结合图2说明本实施方式，本实施方式所述多跨阻恒定带宽超低噪声TIA，在图1所示的常规多跨阻TIA基础上进行改进，在跨阻R_F1两端并联电容C1，在跨阻R_F2两端并联电容C2，调整电容C1和C2的大小以满足开关S1闭合前和闭合后TIA带宽恒定。

在阐述常用多跨阻TIA电路中采用了开关S1去控制TIA内部跨阻阻值大小以此扩大TIA的动态范围。然而经分析，这种做法在切换跨阻后会造成TIA带宽的突变，以及等效输入噪声的起伏，当其放大特定频率的输入信号时将会影响输出信号的非线性度以及可探测最小输入信号的幅值，限制了TIA的整体性能。图3提出的一种多跨阻不变带宽超低噪声TIA，解决了用多跨阻TIA电路带宽突变噪声变化大，最终影响TIA整体性能的问题。

①当S1断开时，由密勒定理可得：

输入阻抗为：

输入等效电容为：

C_in＝C_D+C₁(1+A) (7)

因此该状态下TIA的主极点频率(带宽)为：

②当S1闭合时，由密勒定理可得：

输入阻抗为：

输入等效电容为：

C_in＝C_D+(C₁+C₂)(1+A) (10)

因此该状态下TIA的主极点频率(带宽)为：

开关S1断开时，TIA的跨阻阻值为R_F1，S1闭合后，TIA的跨阻阻值为

因此通过合理的调整电容C1和C2的容值大小，使得两种状态下的带宽相等，即f₁＝f₂。

具体实施方式二：下面结合图3、图5和图6说明本实施方式，本实施方式与实施方式一的不同之处在于，在跨阻R_F1两端进一步并联电路结构：电阻R3和电容C5串联后并联在电容C4的两端，再与电阻R2串联后并联在跨阻R_F1两端；

在跨阻R_F2两端进一步并联电路结构：电容C3和电阻R1串联后并联在跨阻R_F2两端；

通过调整电容C1～C5的大小来满足开关S1闭合前和闭合后TIA带宽恒定。

①当开关S1断开时：

②当开关S1闭合时：

本实施方式的传递函数设计思想与实施方式一是一致的，传递函数的具体推导过程略，本实施方式的传递函数中设置了多个极点，其目的是使得交流相频曲线在经过主极点(带宽频率)之后，能够以最快的速度跌落，从而减少输入信号的频带噪声，这也是本发明实现的关键，最终使得两种跨阻状态下的噪声尽可能的缩小差距。传递函数中设计的零点，其作用是调整原电路中的零点位置，确保电路的稳定工作。

图5是本发明不同跨阻阻值下的交流曲线，状态①的带宽为129.7MHz，状态②的带宽为130.9MHz，两个状态下的跨阻增益相差12dB，以上数据达到了本发明最初的设计核心——即多跨阻恒定带宽。

图6是本发明不同跨阻阻值下的等效输入噪声曲线，状态①和状态②的等效输入噪声曲线形态相似且相接近。根据等效输入噪声计算公式(积分区间0Hz-130MHz)，状态①的等效输入噪声为13.7nA_RMS，状态②的等效输入噪声为25.1nA_RMS。这两个超低噪声值达到了本发明最初的设计核心——在系统传递函数中加入多个极点，使得积分区间内的噪声做到尽可能小且两状态下的噪声相接近。

本发明提出的多跨阻不变带宽超低噪声TIA能够使得多跨阻TIA的带宽恒定，噪声减至最小，在增大TIA动态范围的同时，保证了TIA的灵敏度和线性度，满足多领域TIA的性能需求。

具体实施方式三：下面结合图4说明本实施方式，本实施方式与实施方式一或二的不同之处在于，还包括频率补偿结构，所述频率补偿结构包括PMOS管MP1～MP4、NMOS管MN1～MN3、电阻R4～R5和电容C6～C7；

PMOS管MP3的栅极和PMOS管MP4的栅极同时连接偏置电压输入端VB，PMOS管MP3的源极和PMOS管MP4的源极同时连接电源VCC；

PMOS管MP1的栅极连接信号输入端VN，PMOS管MP1的源极和PMOS管MP2的源极同时连接PMOS管MP3的漏极；PMOS管MP1的漏极同时连接NMOS管MN1的漏极、栅极和NMOS管MN2的栅极；NMOS管MN1～MN3的源极同时连接GND；

PMOS管MP2的栅极连接信号输入端VP，PMOS管MP2的漏极同时与NMOS管MN2的漏极、开关S2的一端、电容C6的一端和NMOS管MN3的栅极相连，开关S2的另一端与电容C7的一端相连，电容C7的另一端与电阻R5的一端相连，电容C6的另一端与电阻R4的一端相连，PMOS管MP4的漏极、NMOS管MN3的漏极、电阻R4的另一端和电阻R5的另一端同时连接输出端OUTP；

开关S2与开关S1同步动作。

在运算放大器-A内部必须增加频率补偿结构(C6、C7、R4、R5、S1。开关S1和S2的状态同步)配合图2所发明的电路结构一起工作，从而保证TIA的稳定性。

虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。