阅读说明：本技术 差分放大器 (Differential amplifier ) 是由 蔡宗玲 张书麟 陈志龙 于 2019-04-15 设计创作，主要内容包括：本发明公开了一种差分放大器,包含一输入电路、一检测和控制电路、以及一输出电路。该输入电路依据一差分输入信号的电压以及一偏压点的电压来输出输入电流至两个输出点。该检测和控制电路依据一控制偏压以及该偏压点的电压来输出补偿电流至该两个输出点,其中该偏压点的电压与该补偿电流相关于该差分输入信号的电压。该输出电路耦接该两个输出点,并依据该输入电流与该补偿电流的和输出一差分输出信号。通过该检测和控制电路输出该补偿电流,该差分放大器能够在该输入电流不足或为零时,避免进入一锁死状态。(The invention discloses a differential amplifier, which comprises an input circuit, a detection and control circuit and an output circuit. The input circuit outputs input current to two output points according to the voltage of a differential input signal and the voltage of a bias point. The detection and control circuit outputs compensation current to the two output points according to a control bias voltage and the voltage of the bias point, wherein the voltage of the bias point and the compensation current are related to the voltage of the differential input signal. The output circuit is coupled to the two output points and outputs a differential output signal according to the sum of the input current and the compensation current. By outputting the compensation current through the detection and control circuit, the differential amplifier can avoid entering a lock-up state when the input current is insufficient or zero.)

差分放大器

技术领域

本发明涉及放大器，尤其涉及差分放大器。

背景技术

就一传统的差分输入及差分输出放大器(后称“差分放大器”)而言，当该差分放大器的输入电压超过一可操作区间时，该差分放大器的输入级的MOS晶体管会进入截止区，这会导致该差分放大器的差模回路和共模回路的偏压错误；当该差分放大器的输入电压回复正常时，该差分放大器需要额外的时间来调整回路，这会造成于该额外的时间内有不必要的暂态电压变化。此外，前述偏压错误可能造成回路锁死(deadlock)，使得放大器无法正常工作；举例而言，当该差分放大器的输入级的两个晶体管的输入端的电压准位均为高且该差分放大器的共模反馈电压准位为低时，该差分放大器的第一级输出点的电压状态是未定义的(undefined)，这会造成该共模回路的机能失常，并导致回路锁死。因此，需改善传统差分放大器所碰到的问题。

发明内容

本发明的目的之一在于提供一种差分放大器，以改善现有技术。

本发明的差分放大器的一实施例包含一输入电路、一检测和控制电路、以及一输出电路。该输入电路用来依据一差分输入信号的电压以及一偏压点的电压来输出输入电流至两个输出点。该检测和控制电路用来依据一控制偏压以及该偏压点的电压来输出补偿电流至该两个输出点，其中该偏压点的电压与该补偿电流相关于该差分输入信号的电压。该输出电路耦接该两个输出点，用来依据该输入电流与该补偿电流的和输出一差分输出信号。通过该检测和控制电路输出该补偿电流，该差分放大器能够在该输入电流不足或为零时，避免机能失常。

本发明的差分放大器的另一实施例包含一偏压电路、一输入电路、一检测和控制电路、以及一输出电路。该偏压电路用来提供输入偏压电流至一输入电路与一检测和控制电路。该输入电路用来依据一差分输入信号的电压输出输入电流至两个输出点，其中该输入电流源自于该输入偏压电流。该检测和控制电路用来依据该差分输入信号的电压输出补偿电流至该两个输出点，其中该补偿电流源自于该输入偏压电流。该输出电路耦接该两个输出点，用来依据该输入电流与该补偿电流的和输出一差分输出信号。通过该检测和控制电路输出该补偿电流，该差分放大器能够在该输入电流不足或为零时，避免机能失常。

有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。

附图说明

图1显示本发明的差分放大器的一实施例；

图2显示图1的偏压电路的一实施例；

图3显示图1的输入电路的一实施例；

图4显示图1的检测和控制电路的一实施例；

图5a显示图1的补偿电流与输入电流随着差分输入信号的变化而改变的一范例；

图5b显示图1的补偿电流与输入电流在时间轴上随着差分输入信号的变化而改变的一范例；

图6a显示图1的补偿电流与输入电流随着差分输入信号的变化而改变的另一范例；

图6b显示图1的补偿电流与输入电流在时间轴上随着差分输入信号的变化而改变的另一范例；

图7显示图1的输出电路的一实施例；

图8a显示图1的准位判定电路的一实施例；

图8b显示图1的负载电路的一实施例；

图9显示本发明的差分放大器的另一实施例；以及

图10显示图9的检测和控制电路的一实施例。

符号说明

100 差分放大器

110 偏压电路

120 输入电路

130 检测和控制电路

140 输出电路

150 准位判定电路

160 负载电路

112 偏压点

122、124 输出点

INP、INN 差分输入信号

OUTP、OUTN 差分输出信号

I_IN 输入偏压电流

IN1、IN2 输入电流

IS1、IS2 补偿电流

V_BIAS 控制偏压

200 电流镜电路

V_DD 电源电压

I_REF 参考电流

P1～P10 PMOS晶体管

I_TOTAL 输入电流与补偿电流的和

N1～N4 NMOS晶体管

810 分压电路

820 操作放大器

R1、R2 电阻

V_DIV 分压

V_REF 参考电压

V_CMFB 共模反馈电压

900 差分放大器

910 偏压电路

920 输入电路

930 检测和控制电路

940 输出电路

950 准位判定电路

960 负载电路

1010 电压检测器

具体实施方式

本发明公开一种差分放大器，能够在输入电流不足或为零时，提供补偿电流，以避免该差分放大器的机能失常。

图1显示本发明的差分放大器的一实施例。图1的差分放大器100包含一偏压电路110、一输入电路120、一检测和控制电路130、一输出电路140、一准位判定电路150、以及一负载电路160，所述电路分述如下。

请参阅图1。偏压电路110用来提供预设的输入偏压电流(I_IN)经由一偏压点112至输入电路120与检测和控制电路130。图2显示偏压电路110的一实施例，包含一电流镜电路200，其中V_DD为电源电压，I_REF为参考电流。如图2所示，电流镜电路200依据该参考电流与一晶体管尺寸比例(亦即：晶体管P1与晶体管P3的尺寸比例)提供该输入偏压电流。由于图2的电流镜电路200及其均等单独而言为本领域的通常知识，其细节在此省略。

请参阅图1。输入电路120用来依据一差分输入信号(正输入端的信号INP与负输入端的信号INN)的电压以及偏压点112的电压来输出输入电流(IN1、IN2)至两个输出点122、124，其中该输入电流源自于前述输入偏压电流。图3显示输入电路130的一实施例，包含一PMOS晶体管对(P5、P6)。该PMOS晶体管对依据该差分输入信号的电压以及偏压点112的电压来决定自身的导通状态，以输出或停止输出该输入电流至两个输出点122、124。由于图3的PMOS晶体管对及其均等单独而言为本领域的通常知识，其细节在此省略。

请参阅图1。检测和控制电路130与输入电路120并联于偏压点112与两个输出点122、124之间。检测和控制电路130用来依据一控制偏压(V_BIAS)以及偏压点112的电压来输出补偿电流(IS1、IS2)至两个输出点122、124。于一实作范例中，控制偏压来自偏压电路110(例如：图2的PMOS晶体管P1、P2、P3、P4的栅极电压)，其中偏压点112的电压与该补偿电流相关于该差分输入信号的电压；举例而言，当该差分输入信号的电压超过输入电路120的正常操作区间时(超过正常操作区间指，当该差分输入信号的正负输入端的电压(INP、INN)达到一电压门限时，其中该电压门限由输入电路120的元件特性(例如：图3的PMOS晶体管对的特性)来决定)，称为异常情形，此时输入电路120逐渐不导通或者停止导通，使得该输入电流逐渐减少或成为零，在这时点，偏压点112的电压相较于一正常情形(亦即：当该差分输入信号的电压未超过输入电路120的正常操作区间时的情形，或说当该差分输入信号的正负输入端的电压未达到该电压门限时的情形)的偏压点112的电压为高，该控制偏压与偏压点112的电压的差值的绝对值大于临界电压(threshold voltage)(例如：图4的检测和控制电路130的PMOS晶体管的栅极至源极电压V_GS，其中该栅极电压于该正常情形下大于该源极电压以减少或停止输出该补偿电流)，使得检测和控制电路130所输出的补偿电流会增加或为一固定的补偿电流。图4显示检测和控制电路130的一实施例，包含一PMOS晶体管对(P7、P8)依据该控制偏压以及偏压点112的电压来输出该补偿电流至两个输出点122、124；于一实作范例中，在该正常情形下，该PMOS晶体管对未达到导通条件(亦即：PMOS晶体管的栅极至源极电压|V_GS|<V_th，其中V_th为PMOS晶体管的临界电压)而实质地不导通，此时该补偿电流为零或可忽略，而在该异常情形下，该PMOS晶体管对达到导通条件而导通，此时该补偿电流大于零且对该差分输出信号有实质影响。由于图4的PMOS晶体管对及其均等单独而言为本领域的通常知识，其细节在此省略。值得注意的是，该补偿电流与该输入电流均源自于前述输入偏压电流；于一实作范例中，该输入偏压电流等于该输入电流与该补偿电流的和(I_TOTAL＝IN1+IN2+IS1+IS2＝I_IN)；于一实作范例中，该输入电流与该补偿电流的和大于零，以避免差分放大器100进入一锁死状态或其它机能失常状态。此外，应可理解的是，前述控制偏压(V_BIAS)不应限定来自于偏压电路110或偏压电路110中电流镜电路的栅极电压，该控制偏压仅需为一实质上固定的参考电位即可；该发明所属技术领域中技术人员可依需求选择一参考电位(举例而言，可以是差分放大器100的电源电压V_DD经电阻分压后的电压)作为该控制偏压连接至检测和控制电路130，用以检测偏压点112的电压变化来输出补偿电流。

图5a～图5b显示该补偿电流与该输入电流随着该差分输入信号的变化而改变的一实作范例。如图5a～图5b所示，在该正常情形下该输入电流与该补偿电流的和I_TOTAL等于在该异常情形下该输入电流与该补偿电流的和I_TOTAL；在该异常情形下该输入电流与该差分输入信号的电压成比例(例如：当输入电路120采用PMOS晶体管对时为反比；当输入电路120采用NMOS晶体管对时为正比)或者该输入电流为一固定的输入电流IN_MIN1(IN_MIN1≥0)；在该异常情形下该补偿电流与该差分输入信号的电压成比例(例如：当输入电路120采用PMOS晶体管对时为正比；当输入电路120采用NMOS晶体管对时为反比)或者该补偿电流为一固定的补偿电流IS_MAX1(IS_MAX1>0)。图6a～图6b显示该补偿电流与该输入电流随着该差分输入信号的变化而改变的另一实作范例。如图6a～图6b所示，在该正常情形下该输入电流与该补偿电流的和I_TOTAL大于在该异常情形的该输入电流与该补偿电流的和I_TOTAL；在该异常情形下该输入电流与该差分输入信号的电压成比例(例如：当输入电路120采用PMOS晶体管对时为反比；当输入电路120采用NMOS晶体管对时为正比)或者该输入电流为一固定的输入电流IN_MIN2(IN_MIN2≥0)；以及在该异常情形下该补偿电流与该差分输入信号的电压成比例(例如：当输入电路120采用PMOS晶体管对时为正比；当输入电路120采用NMOS晶体管对时为反比)或者该补偿电流为一固定的补偿电流IS_MAX2(IS_MAX2>0)。

请参阅图1。输出电路140耦接两个输出点122、124，用来依据该输入电流与该补偿电流的和输出一差分输出信号(正输出端的信号OUTP与负输出端的信号OUTN)；更明确地说，其中该两个输出点122、124的电压相关于该输入电流与该补偿电流的和，而输出电路140依据该两个输出点的电压决定该差分输出信号。图7显示输出电路140的一实施例，包含一NMOS晶体管对(N1、N2)耦接多个偏压端，其中所述偏压端所提供的电压及/或电流(例如：图2的晶体管P2、P4所输出的电流)视实施需求而定，该NMOS晶体管对依据该两个输出点122、124的电压(亦即：该NMOS晶体管对的栅极电压)决定该差分输出信号。由于图7的NMOS晶体管对及其均等单独而言为本领域的通常知识，其细节在此省略。

请参阅图1。准位判定电路150与负载电路160共同用来依据该差分输出信号决定该差分输出信号的直流准位。图8a显示准位判定电路150的一实施例，包含一共模反馈电路。共模反馈电路包含一分压电路810以及一操作放大器820。分压电路810包含两个电阻(R1、R2)，依据该差分输出信号产生一分压(V_DIV)；举例而言，当该两个电阻具有相同电阻值时，该分压为该差分输出信号的平均电压操作放大器820依据该分压与一参考电压(V_REF)输出一共模反馈电压(V_CMFB)至负载电路160。负载电路160耦接该两个输出点122、124，依据该共模反馈电压以及该输入电流与该补偿电流的和来决定该两个输出点122、124的直流准位；负载电路160的一实施例如图8b所示，包含一NMOS晶体管对(N3、N4)。于一实作范例中，该共模反馈电压的变化相关于该输入电流与该补偿电流的和的变化；举例而言，该共模反馈电压的变化趋势反比于该输入电流与该补偿电流的和的变化趋势。

图9显示本发明的差分放大器的另一实施例。图9的差分放大器900包含一偏压电路910、一输入电路920、一检测和控制电路930、一输出电路940、一准位判定电路950、以及一负载电路960。偏压电路910为图1的偏压电路110或其均等；输入电路920为图1的输入电路120或其均等；输出电路940或图1的输出电路140或其均等；准位判定电路950为图1的准位判定电路150或其均等；以及负载电路960为图1的负载电路160或其均等。检测和控制电路930用来依据该差分输入信号的电压输出补偿电流至两个输出点122、124，其中该补偿电流源自于该输入偏压电流；更详细地说，当该差分输入信号的电压超过输入电路910的正常操作区间时，输入电路920所输出的输入电流会逐渐减少或成为一固定的不小于零的输入电流，此时检测和控制电路930会依据该差分输入信号的电压的变化而逐渐增加该补偿电流或使得该补偿电流成为一固定的大于零的补偿电流，借此避免不足的输入电流造成差分放大器900的机能失常。相较于图1，图9的检测和控制电路930无需依据前述控制偏压来输出补偿电流。图10显示检测和控制电路930的一实施例，包含一电压检测器1010以及一PMOS晶体管对(P9、P10)，其中电压检测器1010用来检测该差分输入信号以产生一栅极电压，该PMOS晶体管对用来依据该栅极电压输出该补偿电流。由于电压检测器1010与该PMOS晶体管对的每一个单独而言为本领域的通常知识，其细节在此省略。

由于本领域技术人员能够参酌图1～图8的实施例的公开来了解图9～图10的实施例的细节与变化，亦即图1～图8的实施例的技术特征均可合理应用于图9～图10的实施例中，因此，重复及冗余的说明在此予以省略。值得注意的是，图1～图10中，每个倒三角型符号

代表一电源端、一偏压点或一接地点，其可由实施本发明者依实施需求来设定。

值得注意的是，在实施为可能的前提下，本技术领域技术人员可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，借此增加本发明实施时的弹性。另值得注意的是，虽然本说明书的部分实施例采用PMOS晶体管，然此并非本发明的实施限制，本领域技术人员能够依本说明书的公开了解如何采用NMOS晶体管来实现本发明。

综上所述，本发明能够在输入电流不足或为零时，提供补偿电流，以避免该差分放大器的机能失常。另外，本发明的电路单纯而易于实施，具有成本效益。

虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。