阅读说明：本技术 用于1~2倍间任意倍数抽取的抗干扰抽取器及其设计方法 (Anti-interference extractor for extracting any multiple between 1-2 times and design method thereof ) 是由 贺俊文 于 2020-08-06 设计创作，主要内容包括：用于1～2倍间任意倍数抽取的抗干扰抽取器及其设计方法。抗干扰抽取器,包括抗混叠低通滤波器和多项式插值滤波器；设计方法包括：确定抗混叠低通滤波器和多项式插值滤波器的通带截止频率；确定抗混叠低通滤波器的阻带截止频率和多项式插值滤波器的第一阻带频率范围；确定多项式插值滤波器使用的多项式的个数和阶数；计算抗混叠低通滤波器和多项式插值滤波器的系数；计算抗干扰抽取器的幅频响应；判断幅频响应在干扰频带内是否达到预设的干扰抑制水平阈值：若未达到,则重新执行上述步骤；若达到,则抗干扰抽取器设计成功。通过该方法设计的抗干扰抽取器结构简单,实现方便,且能有效抑制干扰。(An anti-interference extractor for extracting any multiple between 1-2 times and a design method thereof. The anti-interference decimator comprises an anti-aliasing low-pass filter and a polynomial interpolation filter; the design method comprises the following steps: determining the passband cutoff frequencies of the anti-aliasing low-pass filter and the polynomial interpolation filter; determining a stopband cut-off frequency of the anti-aliasing low-pass filter and a first stopband frequency range of the polynomial interpolation filter; determining the number and the order of polynomials used by the polynomial interpolation filter; calculating coefficients of the anti-aliasing low-pass filter and the polynomial interpolation filter; calculating the amplitude-frequency response of the anti-interference extractor; judging whether the amplitude-frequency response reaches a preset interference suppression level threshold value in an interference frequency band: if not, re-executing the steps; if so, the anti-interference extractor is successfully designed. The anti-interference extractor designed by the method has the advantages of simple structure, convenient realization and effective interference suppression.)

用于1~2倍间任意倍数抽取的抗干扰抽取器及其设计方法

技术领域

本发明涉及数字信号处理领域，尤其涉及多速率信号处理，具体地说，与一种用于1～2倍间任意倍数抽取的抗干扰抽取器及其设计方法相关。

背景技术

数字下变频器(DDC)是全数字通信接收机的重要组成部分。它通常由一个级联积分梳状滤波器(CIC)、多个半带抽取器和一个多项式插值滤波器组成，其中，CIC用于实现大整数倍抽取，半带抽取器用于实现2倍抽取，多项式插值滤波器用于实现1～2倍抽取。

其中，多项式插值滤波器通常采用经典的Farrow滤波器结构来实现，如图 1和图2所示。

然而，仅采用一个多项式插值滤波器来实现1～2倍抽取是存在缺陷的：在抽取后，某个特定频带内的干扰信号会混入基带信号的频带内，造成干扰。具体的，如图3所示的情况，其中涉及的信号带宽均为归一化带宽，假设抽取前基带信号的带宽为B，基带信号的频带分布为[-B,B]，多项式插值滤波器的抽取倍数为 x,x∈[1,2]。根据多速率信号处理理论可知，对基带信号进行x倍抽取后，其带宽会展宽至xB，从而其频带分布范围扩大为[-xB,xB]。因为多项式插值滤波器对信号的抽取是通过重采样方式实现的，根据采样定理可知，对信号进行重采样后，频带[1-xB,1+xB]内的信号(如果存在的话)会混入基带信号的频带范围内，造成干扰。而频带[1-xB,1+xB]内的信号正是由频带内的信号经过x倍抽取后得到的。因此，频带就是干扰信号的分布区间。

当x在区间[1,2]上任意取值时，干扰信号的频带范围是所有频带区间的并集，即

其中，∪表示集合的并集。因此，为了保证基带信号在抽取后不受其他信号的干扰，抽取器需要滤出频带内的所有信号。

发明内容

针对上述现有技术不足，本发明提供一种用于1～2倍间任意倍数抽取的抗干扰抽取器及其设计方法，通过该方法设计的抽取器结构简单，实现方便，且能够有效抑制干扰。

为了实现本发明的目的，拟采用以下方案：

一种用于1～2倍间任意倍数抽取的抗干扰抽取器的设计方法，其特征在于，所述抗干扰抽取器，包括：抗混叠低通滤波器和多项式插值滤波器；

所述设计方法，包括步骤：

S100，确定抗混叠低通滤波器和多项式插值滤波器的设计参数，包括步骤：

根据输入信号的归一化带宽确定抗混叠低通滤波器的通带截止频率和多项式插值滤波器的通带截止频率；

在预定频率范围内选取两个频率值，根据其中一个频率值确定抗混叠低通滤波器的阻带截止频率，根据其中另一个频率值确定多项式插值滤波器的第一阻带频率范围；

确定多项式插值滤波器使用的多项式的个数和阶数；

S200，计算抗混叠低通滤波器和多项式插值滤波器的系数；

S300，分别计算出抗混叠低通滤波器和多项式插值滤波器的幅频响应，将抗混叠低通滤波器的幅频响应与多项式插值滤波器的幅频响应按频点对应相乘，得到抗干扰抽取器的幅频响应；

S400，判断抗干扰抽取器的幅频响应在干扰频带内的干扰抑制能力是否达到预设的干扰抑制水平阈值：

若未达到，则返回步骤S100，重新执行步骤S100～S400；

若达到，则所述抗干扰抽取器设计成功。

进一步，步骤S100中，抗混叠低通滤波器的通带截止频率和多项式插值滤波器的通带截止频率均等于输入信号的归一化带宽B，即

进一步，步骤S100中，在频率范围

内选取两个频率值Δf₁和Δf₂，令抗混叠低通滤波器的阻带截止频率为

多项式插值滤波器的第一阻带频率范围为[1-Δf₂,1+Δf₂]。

进一步，步骤S400中，干扰频带为：

一种用于1～2倍间任意倍数抽取的抗干扰抽取器，其特征在于，包括：

抗混叠低通滤波器，用于滤除干扰频带内的部分干扰信号；及

多项式插值滤波器，与抗混叠低通滤波器连接，用于与抗混叠低通滤波器协作，对干扰频带内的剩余部分干扰信号进行滤除，并通过重采样的方式实现对信号的1～2倍抽取；

抗干扰抽取器通过前文所述的用于1～2倍间任意倍数抽取的抗干扰抽取器的设计方法获得。

本发明实施例的有益效果在于：

通过本发明的设计方法获得的用于1～2倍间任意倍数抽取的抗干扰抽取器，解决了现有技术在进行1～2倍抽取后，在某个特定频带内的干扰信号会混入基带信号的频带内造成干扰的问题，有效抑制了干扰，结构简单，实现方便。

附图说明

本文描述的附图只是为了说明所选实施例，而不是所有可能的实施方案，更不是意图限制本发明的范围。

图1为实现多项式插值运算的I型Farrow滤波器，其中，N＝N₁+N₂+1是多项式的个数，M是多项式的阶数。

图2为实现多项式插值运算的II型Farrow滤波器，其中，N＝N₁+N₂+1是多项式的个数，M是多项式的阶数。

图3为多项式插值滤波器进行1～2倍抽取时出现的邻道干扰现象示意图。

图4为本发明所述的用于1～2倍间任意倍数抽取的抗干扰抽取器的结构图。

图5为本发明一个抗干扰抽取器设计实例的幅频响应。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，就本发明所阐述的方法给出一个用于1～2倍间任意倍数抽取的抗干扰抽取器的设计实例。

本发明提供的用于1～2倍间任意倍数抽取的抗干扰抽取器的结构图，如图4所示，所述抗干扰抽取器包括抗混叠低通滤波器和多项式插值滤波器。

本发明提供的用于1～2倍间任意倍数抽取的抗干扰抽取器的设计方法实例如下：

1、确定输入信号的归一化带宽B。

在本实例中，取输入信号的归一化带宽为0.12，即B＝0.12。

2、确定抗干扰抽取器对干扰信号的抑制水平。

在本实例中，取干扰抑制水平为50dB。

3、联合设计抗混叠低通滤波器和多项式插值滤波器的系数。

3.1、确定抗混叠低通滤波器和多项式插值滤波器的设计参数。

a、抗混叠低通滤波器的通带截止频率和多项式插值滤波器的通带截止频率等于输入信号的归一化带宽，即

b、在频率范围[0.12,0.38)内选取两个频率值：Δf₁＝0.175和Δf₂＝0.2425。令抗混叠低通滤波器的阻带截止频率为多项式插值滤波器的第一阻带频率范围为[1-Δf₂,1+Δf₂]，即[0.7575₂,1.2425]。

c，确定多项式插值滤波器使用的多项式的个数N和阶数M。在本实例中，取N＝4，M＝3。

3.2、基于最小二乘准则或者最佳一致逼近准则，计算抗混叠低通滤波器和多项式插值滤波器的系数。在本实例中，根据最小二乘准则计算出的抗混叠低通滤波器的系数为

多项式插值滤波器的系数有两种：

在本实例中，根据最小二乘准则计算出的用于I型Farrow滤波器的系数为

用于II型Farrow滤波器的系数为

3.3、计算抗干扰抽取器的幅频响应。

首先，分别计算出抗混叠低通滤波器和多项式插值滤波器的幅频响应。

然后，将它们的幅频响应按频点对应相乘，得到抗干扰抽取器的幅频响应。

在本实例中，抗干扰抽取器的幅频响应如图5所示。

3.4、判断抗干扰抽取器的幅频响应在干扰频带

内的干扰抑制能力是否达到设计要求。

如图5所示为本实施例的抗干扰抽取器的幅频响应。

图中实线表示的是抗干扰抽取器的幅频响应，虚线表示的是多项式插值滤波器的幅频响应。

从图中可以看出，抗干扰抽取器在干扰频带[0.38,1.12](图中两根黑色竖线之间的区域)内的功率增益＜-50dB，即干扰抑制能力达到了50dB以上，满足设计要求。因此，可以有效的抑制干扰信号。

而多项式插值滤波器在输入信号的邻近频带[0.38,0.5]内的功率增益为＞-8dB，对干扰信号的抑制效果不佳。

以上仅为本发明的优选实施例，并不表示是唯一的或是限制本发明。本领域技术人员应理解，在不脱离本发明的范围情况下，对本发明进行的各种改变或同等替换，均属于本发明保护的范围。