阅读说明：本技术 一种等离激元波导的制备方法 (Preparation method of plasmon waveguide ) 是由 陶金 邱英 刘子晨 肖希 余少华 于 2020-06-28 设计创作，主要内容包括：本申请涉及一种等离激元波导的制备方法,该制备方法包括步骤：在衬底上刻蚀一保护层；在所述保护层上形成刻蚀窗口；在所述刻蚀窗口内采用干法刻蚀工艺刻蚀所述衬底,使所述衬底上形成一沟道；去除所述保护层；在形成有沟道的衬底上镀一层金属基材。本申请提供的等离激元波导的制备方法,不仅使得刻蚀难度较小,而且材质价格不高,成本更低。(The application relates to a preparation method of a plasmon waveguide, which comprises the following steps: etching a protective layer on the substrate; forming an etching window on the protective layer; etching the substrate in the etching window by adopting a dry etching process to form a channel on the substrate; removing the protective layer; and plating a layer of metal base material on the substrate with the channel. The preparation method of the plasmon waveguide not only enables the etching difficulty to be small, but also is low in material price and low in cost.)

一种等离激元波导的制备方法

技术领域

本申请涉及集成光波导技术领域，特别涉及一种等离激元波导的制备方法。

背景技术

目前半导体电子器件能实现用于信息存储和计算的纳米电子元件，但是由于热效应和内联时间延迟的原因使得其速度限制在约10GHz左右。介质光子学如硅基波导，光纤等能够提供极大的带宽，受衍射极限的限制使得其尺寸在波长量级。

表面等离激元波是由于光子和金属材料中电子形成的集体震荡而形成表面波，能够在亚波长尺度内对光波进行操控。采用等离激元作为信息载体可以突破衍射极限的限制，将光回路和元件的尺寸降到纳米量级，可以实现光子与电子在纳米尺度上的完美结合。等离激元波的产生和等离激元光器件实现依赖于低损耗的负的介电常数，一般采用贵金属如金，银等，其折射率的虚部小于实部的绝对值。

在实际的应用中，等离激元光器件需要与工业标准制备流程相互兼容，如CMOS(complementary metal-oxide-semiconductor互补金属氧化物半导体)工艺适合大规模制备低成本的等离子激元器件和与其集成的电子元件。铜在现代微电子是最广泛应用的金属，其等离子震荡频率与金非常接近，可以作为大规模制备等离子激元器件的材料。

现有技术中，制备等离子激元器件的方法通常是先在衬底上镀一层金属，再进行干法刻蚀，在金属层形成一矩形沟道，但是，由于该种工艺中，矩形沟道刻蚀在金属层，需要的金属层厚度较大，不仅刻蚀较厚金属层的难度大，而且金属材质和刻蚀一般价格较高，导致成本较高。

发明内容

本申请实施例提供一种等离激元波导的制备方法，以解决相关技术中刻蚀难度大、成本高的技术问题。

本申请提供了一种等离激元波导的制备方法，其包括步骤：

在衬底上刻蚀一保护层；

在所述保护层上形成刻蚀窗口；

在所述刻蚀窗口内采用干法刻蚀工艺刻蚀所述衬底，使所述衬底上形成一沟道；

去除所述保护层；

在形成有沟道的衬底上镀一层金属基材。

一些实施例中，所述衬底自下而上依次包括二氧化硅层和硅层。

一些实施例中，所述保护层为光刻胶。

一些实施例中，所述在衬底上刻蚀一保护层的具体步骤包括：

采用半导体光刻工艺，在所述衬底上旋涂光刻胶。

一些实施例中，所述在所述保护层上形成刻蚀窗口的具体步骤包括：

曝光保护层，用显影液进行显影，将衬底上不需要刻蚀的地方用光刻胶覆盖住，将衬底上需要刻蚀的地方溶解光刻胶，形成刻蚀窗口。

一些实施例中，去除所述保护层的具体步骤包括：

采用湿法腐蚀工艺去除保护层。

一些实施例中，所述沟道的宽度为10nm～500nm。

一些实施例中，所述在形成有沟道的衬底上镀一层金属基材的具体步骤包括：

将形成有沟道的衬底置于电子束蒸发炉或电磁溅射炉中镀金属基材。

一些实施例中，在将形成有沟道的衬底置于电子束蒸发炉或电磁溅射炉中之后，还包括步骤：

控制电子束蒸发炉或电磁溅射炉的条件，在所述沟道的底面镀金属基材。

一些实施例中，在将形成有沟道的衬底置于电子束蒸发炉或电磁溅射炉中之后，还包括步骤：

控制电子束蒸发炉或电磁溅射炉的条件，在所述沟道的底面和侧壁上镀金属基材。

本申请提供的技术方案带来的有益效果包括：不仅使得刻蚀难度较小，而且材质价格不高，成本更低。

本申请实施例提供了一种等离激元波导的制备方法，为了形成等离激元波导，先干法刻蚀一层沟道，再在沟道上镀金属基材，从而使得需要的金属层厚度较小，比如，若先镀金属基材再刻蚀沟道，需要的沟道厚度为N，则需要的金属层厚度也至少为N，而本申请实施例的等离激元波导的制备方法中，在衬底上形成厚度为N的沟道，再进行镀金属基材，只需要设置很薄的一层铜即可满足需求，不仅使得刻蚀难度较小，而且材质价格不高，成本更低。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的等离激元波导的制备方法的流程图；

图2为本申请实施例中步骤S1的示意图；

图3为本申请实施例中步骤S2的示意图；

图4为本申请实施例中步骤S3的示意图；

图5为本申请实施例中步骤S4的示意图；

图6为本申请实施例步骤S5中沟道等离子体波导的示意图；

图7为本申请实施例中带状等离子体波导的示意图；

图8为本申请实施例提供的等离激元波导的制备方法的详细流程图。

图中：1、衬底；11、硅层；12、二氧化硅层；2、保护层；3、刻蚀窗口；4、沟道；5、金属基材。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

参见图1所示，本申请实施例提供了一种等离激元波导的制备方法，其包括步骤：

S1：在衬底1上刻蚀一保护层2，如图2所示；

S2：在所述保护层2上形成刻蚀窗口3，如图3所示；

S3：在所述刻蚀窗口3内采用干法刻蚀工艺刻蚀所述衬底1，使所述衬底1上形成一沟道4，如图4所示；

S4：去除所述保护层2，如图5所示；

S5：在形成有沟道4的衬底1上镀一层金属基材5，如图6所示。

本申请实施例的等离激元波导的制备方法，为了形成等离激元波导，先干法刻蚀一层沟道，再在沟道上镀金属基材，从而使得需要的金属层厚度较小，比如，若先镀金属基材再刻蚀沟道，需要的沟道厚度为N，则需要的金属层厚度也至少为N，而本申请实施例的等离激元波导的制备方法中，在衬底上形成厚度为N的沟道，再进行镀金属基材，只需要设置很薄的一层铜即可满足需求，不仅使得刻蚀难度较小，而且材质价格不高，成本更低。

优选地，在本申请实施例中，所述金属基材为铜，价格不高，而且还可与CMOS工艺相兼容，可以降低成本。

更进一步地，在本申请实施例中，所述衬底1自下而上依次包括二氧化硅层12和硅层11。并且，所述二氧化硅层12厚度为2微米，所述硅层11厚度为220nm，采用工业成熟和大量使用的绝缘体上硅SOI作为衬底，成本更低。

在其他的一些实施例中，衬底也可以是其他介质，根据实际需求进行选取即可。

具体地，在本申请实施例中，所述保护层2为光刻胶。在使用时，根据不同的分辨率和材料刻蚀要求，选择不同的光刻胶和光刻工艺。

更进一步地，在本申请实施例中，所述在衬底1上刻蚀一保护层2的具体步骤包括：

采用半导体光刻工艺，在所述衬底1上旋涂光刻胶。

更进一步地，在本申请实施例中，所述在所述保护层2上形成刻蚀窗口3的具体步骤包括：

曝光保护层2，用显影液进行显影，将衬底1上不需要刻蚀的地方用光刻胶覆盖住，将衬底1上需要刻蚀的地方溶解光刻胶，形成刻蚀窗口3。

更进一步地，在本申请实施例中，去除所述保护层2的具体步骤包括：

采用湿法腐蚀工艺去除保护层2。

在本申请使用的湿法腐蚀工艺的具体过程为：使用丙酮将保护层3去除干净，并使其表面完全干透。

参见图6所示，优选地，在本申请实施例中，所述沟道4的宽度记为w，所述沟道4的宽度为100nm～300nm，即w的取值范围为100nm～300nm。

更进一步地，在本申请实施例中，所述在形成有沟道的衬底1上镀一层金属基材的具体步骤包括：

将形成有沟道4的衬底1置于电子束蒸发炉或电磁溅射炉中镀金属基材。

更进一步地，在其中一实施例中，在将形成有沟道4的衬底1置于电子束蒸发炉或电磁溅射炉中之后，还包括步骤：

控制电子束蒸发炉或电磁溅射炉的条件，在所述沟道4的底面镀金属基材，形成沟道等离子体波导，如图6所示。

更进一步地，在另一实施例中，在将形成有沟道4的衬底1置于电子束蒸发炉或电磁溅射炉中之后，还包括步骤：

控制电子束蒸发炉或电磁溅射炉的条件，在所述沟道4的底面和侧壁上镀金属基材，形成带状等离子体波导，如图7所示。

在实际应用中，若需要沟道等离子体波导，则在所述沟道4的底面镀金属基材，若需要带状等离子体波导，则在所述沟道4的底面和侧壁上镀金属基材。

参见图8所示，本申请实施例还提供了一种等离激元波导的制备方法的详细流程图，基于铜基，包括步骤：

A1：将SOI晶圆作为衬底1，衬底1自下而上依次包括二氧化硅层12和硅层11；

A2：在所述衬底1上采用半导体光刻工艺旋涂光刻胶，此处的光刻胶即为保护层2；

A3：曝光光刻胶，用显影液进行显影，将衬底1上不需要刻蚀的地方用光刻胶覆盖住，将衬底1上需要刻蚀的地方溶解光刻胶，形成刻蚀窗口3；

A4：在所述刻蚀窗口3内采用干法刻蚀工艺刻蚀所述衬底1，使所述衬底1上形成一沟道4，刻蚀的深度和时间根据设计的铜基等离激元波导的深度来决定；

A5：使用丙酮将剩余的光刻胶去除干净，并使其表面完全干透；

A6：在形成有沟道4的衬底1上镀一层金属基材5，该金属基材5为铜，进而形成基于铜基表面等离激元波导。

本申请实施例形成的基于铜基表面等离激元波导，先干法刻蚀一层沟道，再在沟道上镀铜，从而使得需要的金属层厚度较小，比如，若先镀铜再刻蚀沟道，需要的沟道厚度为N，则需要的金属层厚度也至少为N，而本申请实施例的基于铜基表面等离激元波导，在衬底上形成厚度为N的沟道，再进行镀铜，只需要设置很薄的一层铜即可满足需求，不仅使得刻蚀难度较小，而且铜材质价格不高，成本更低。

在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

需要说明的是，在本申请中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。