阅读说明：本技术 半导体装置 (Semiconductor device with a plurality of semiconductor chips ) 是由 掛布光泰 市川裕章 于 2019-07-23 设计创作，主要内容包括：能够抑制栅极响应速度的降低并且增大利用陶瓷电路基板上的半导体芯片的载置面积。臂部(1、1a)具有半导体芯片(2、3)、电路图案(4、5)和控制布线(6a)。半导体芯片(2、3)在正面的任意的侧部具备控制电极(2a、3a)。电路图案(4)在俯视时呈矩形,以使半导体芯片(2、3)的侧部排列成一列并使控制电极(2a、3a)排列成一列的方式配置有半导体芯片(2、3)。电路图案(5)与控制电极(2a、3a)排列成一列。另外,控制布线(6a)将控制电极(2a、3a)与电路图案(5)电连接。(The area for mounting a semiconductor chip on a ceramic circuit board can be increased while suppressing a decrease in the gate response speed. The arm sections (1, 1a) have semiconductor chips (2, 3), circuit patterns (4, 5), and control wiring (6 a). The semiconductor chips (2, 3) are provided with control electrodes (2a, 3a) on any side portion of the front surface. The circuit pattern (4) is rectangular in plan view, and the semiconductor chips (2, 3) are arranged such that the side portions of the semiconductor chips (2, 3) are arranged in a line and the control electrodes (2a, 3a) are arranged in a line. The circuit pattern (5) and the control electrodes (2a, 3a) are arranged in a line. In addition, the control wiring (6a) electrically connects the control electrodes (2a, 3a) and the circuit pattern (5).)

半导体装置

技术领域

本发明涉及半导体装置。

背景技术

半导体装置包括例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等半导体元件。这样的半导体装置通过在散热板上配置多个包括上述半导体元件在内的半导体单元，从而能够发挥所期望的功能(例如，参照专利文献1)。

作为半导体单元的一个示例，在电路图案上配置有由IGBT和FWD(Free WheelingDiode：续流二极管)在一个芯片内所构成的RC(Reverse-Conducting：反向导通)-IGBT芯片。将多个这样的半导体单元配置在散热板上并分别电连接而成的半导体装置用作电力转换装置。

现有技术文献

专利文献

专利文献1：日本特开2004-363339号公报

发明内容

技术问题

谋求半导体装置小型化、大电流化和低损耗化。为了小型化、大电流化，需要使多个半导体芯片面积效率高地配置在电路图案上。另一方面，为了不增大损耗，需要使栅极响应速度不降低。然而，在面积效率高且使栅极响应速度不降低的方面，不能说半导体装置内的电路图案、半导体芯片和布线的配置已最优化。

本发明是鉴于这样的情况而作出的，其目的在于提供一种能够抑制栅极响应速度的降低并且增大利用半导体芯片的载置面积的半导体装置。

技术方案

根据本发明的一个观点，提供一种半导体装置，其具有第一臂部，上述第一臂部具备：第一半导体芯片，其在正面的任意的第一侧部具备第一控制电极；第二半导体芯片，其在正面的任意的第二侧部具备第二控制电极；第一电路图案，其以使上述第一侧部和上述第二侧部排列成一列，并且使上述第一控制电极和上述第二控制电极排列成一列的方式配置有上述第一半导体芯片和上述第二半导体芯片；第二电路图案，其与上述第一控制电极和上述第二控制电极排列成一列；以及第一控制布线，其将上述第一控制电极、上述第二控制电极和上述第二电路图案电连接。

技术效果

根据公开的技术，能够抑制栅极响应速度的降低，并且增大利用半导体芯片的载置面积而增大输出电流。

本发明的上述和其他目的、特征及优点将通过与表示作为本发明的示例而优选的实施方式的附图相关联的以下说明从而变得清楚。

附图说明

图1是用于说明第一实施方式的半导体装置所包含的臂部的图。

图2是第二实施方式的半导体装置的俯视图。

图3是第二实施方式的半导体单元的俯视图。

图4是第二实施方式的半导体单元的剖视图。

图5是第二实施方式的由半导体单元构成的电路构成图。

图6是用于说明第二实施方式的键合线与半导体单元所具备的半导体芯片的输出电极之间的连接的图。

图7是第三实施方式的半导体单元的俯视图。

符号说明

1、1a 臂部

2、3、25～28 半导体芯片

2a、3a 控制电极

4、5、24a～24e 电路图案

6a 控制布线

6b、6c、6d 主电流布线

10 半导体装置

11 散热基板

12a～12e、29a～29h 键合线

20、20a～20f、30 半导体单元

21 陶瓷电路基板

22 绝缘板

23 金属板

24a1、24c1、24e1 接触区

24b1、24c2、24d1、24e2 连接区

24c3 延长区

25a～28a 栅电极

25b～28b 输出电极

25b1 FWD区

25b2 IGBT区

29c1 键合部位

A 第一臂部

B 第二臂部

具体实施方式

[第一实施方式]

以下，参照附图，利用图1对第一实施方式的半导体装置所包含的臂部进行说明。图1是用于说明第一实施方式的半导体装置所包含的臂部的图。应予说明，图1的(A)、(B)分别示出了第一实施方式的半导体装置所包含的臂部1，图1的(C)、(D)分别示出了半导体装置所包含的参考例的臂部100、110。

第一实施方式的半导体装置具备图1的(A)所示的臂部1。臂部1具有半导体芯片2、3、电路图案4、5和控制布线6a。半导体芯片2在正面的任意的侧部具备控制电极2a，半导体芯片3在正面的任意的侧部具备控制电极3a。半导体芯片2、3包括例如IGBT、功率MOSFET等开关元件。这样的半导体芯片2、3例如在背面分别具备作为主电极的输入电极(漏电极或集电极)，在正面分别具备控制电极(栅电极)和作为主电极的输出电极(源电极或发射电极)。另外，半导体芯片2、3根据需要包括SBD(Schottky Barrier Diode：肖特基势垒二极管)、FWD等二极管。这样的半导体芯片2、3在背面分别具备作为主电极的输出电极(阴极)，在正面分别具备作为主电极的输入电极(阳极)。另外，半导体芯片2、3还可以包括RC-IGBT，该RC-IGBT在一个芯片兼具IGBT和FWD的功能。电路图案4例如在俯视时呈矩形，并且以使半导体芯片2、3的侧部排列成一列且使控制电极2a、3a排列成一列的方式配置有半导体芯片2、3。电路图案5在俯视时呈矩形，并且与控制电极2a、3a排列成一列。另外，控制布线6a将控制电极2a、3a与电路图案5电连接。在图1的(A)所示的臂部1，主电流布线6b、6c与控制布线6a的连接方向垂直地连接于半导体芯片2、3的主电极。应予说明，垂直只要是相对于与控制布线6a的连接方向正交的方向呈60°以上且120°以下的方向即可。另外，控制布线6a和主电流布线6b、6c由键合线、引线框或带状的导电部件等构成。

另外，第一实施方式的半导体装置也可以具备图1的(B)所示的臂部1a来代替臂部1。应予说明，在臂部1a，对与臂部1所具备的构成相同的构成标注相同的符号。在这样的臂部1a，主电流布线6d与控制布线6a的连接方向平行且反向地连接于半导体芯片2、3的主电极。应予说明，平行只要是相对于与控制布线6a的连接方向平行的方向呈±30°的方向即可。另外，控制布线6a和主电流布线6d由键合线、引线框或带状的导电部件等构成。

接着，对针对这样的臂部1的参考例进行说明。首先，图1的(C)所示的臂部100具有半导体芯片102、103、电路图案104、105和控制布线106a1、106a2。半导体芯片102、103例如是RC-IGBT芯片，并且在俯视时呈纵长的形状。这样的半导体芯片102、103在正面的图中下侧分别具备控制电极102a、103a。电路图案104在俯视时呈矩形，并且以使控制电极102a、103a排列成一列的方式并排地配置有半导体芯片102、103。电路图案105与电路图案104分离地排列在控制电极102a、103a侧。另外，控制布线106a1、106a2将控制电极102a、103a与电路图案105电连接。应予说明，在臂部100，主电流布线106b、106c分别在图中上方连接于半导体芯片102、103的主电极。这样的臂部100能够最大限度地利用半导体芯片102、103的在电路图案104的芯片面积，并能够获得大量的输出电流。然而，由于半导体芯片102、103为纵长的形状，因此在半导体芯片102、103内部流通的电流沿其形状流动，因此电流路径变长，栅极响应速度会降低。因此，相对于臂部1，栅极响应速度会降低。

另外，图1的(D)所示的臂部110具有半导体芯片112、113、电路图案114、115和控制布线116a1、116a2。半导体芯片112、113例如是RC-IGBT芯片，并且在俯视时呈大致正方形的形状。这样的半导体芯片112、113在正面的图中下侧分别具备控制电极112a、113a。电路图案114在俯视时呈矩形，并且以使控制电极112a、113a分别处于图中下侧的方式上下并排地配置有半导体芯片112、113。控制布线116a1、116a2与这样的半导体芯片112、113的配置对应地从控制电极112a、113a向图中的左侧延伸出。应予说明，在臂部110，主电流布线116b、116c在图中的右侧连接于半导体芯片112、113的主电极。电路图案115在俯视时呈矩形，并配置在电路图案114的图中左侧而连接于控制布线116a1、116a2。在这样的臂部110，由于半导体芯片112、113的形状为大致正方形，因此在内部流通的电流沿其形状流动，因此电流路径与臂部100的电流路径相比缩短，栅极响应速度的降低得到抑制。然而，半导体芯片112、113由于其形状导致大量占据电路图案114的面积。因此，无法最大限度地利用芯片面积。因此，相对于臂部1，芯片面积会降低。此外，在上下并排地配置有三个以上半导体芯片的情况下，连接于控制布线116a1、116a2的电路图案115被配置得越来越呈纵长而会占用大量面积。

如此，上述半导体装置具备臂部1、1a。臂部1、1a具有半导体芯片2、3、电路图案4、5和控制布线6a。半导体芯片2在正面的任意的侧部具备控制电极2a，半导体芯片3在正面的任意的侧部具备控制电极3a。电路图案4在俯视时呈矩形，并且以使半导体芯片2、3的侧部排列成一列且使控制电极2a、3a排列成一列的方式配置有半导体芯片2、3。电路图案5与控制电极2a、3a排列成一列。另外，控制布线6a将控制电极2a、3a与电路图案5电连接。由此，臂部1、1a能够抑制栅极响应速度的降低而抑制不均匀电流的产生。另外，能够抑制通电时的温度上升而防止发热的集中。此外，由于能够最大限度地利用半导体芯片2、3在电路图案4上的载置面积，因此能够增大输出电流。因此，能够提高包括这样的臂部1、1a的半导体装置的特性。

[第二实施方式]

在第二实施方式中，对第一实施方式进行具体说明。首先，利用图2对半导体装置进行说明。图2是第二实施方式的半导体装置的俯视图。半导体装置10具有散热基板11和通过键合线12a～12e电连接的半导体单元20a～20f。散热基板11由导热性优异的例如铝、铁、银、铜或至少包含它们中的一种的合金构成。另外，为了提高耐腐蚀性，可以通过镀覆处理等在散热基板11的表面形成例如镍等材料。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。在这样的散热基板11，适当地形成有在安装到外部设备时使用的安装孔、用于向半导体单元20a～20f输入电流或从半导体单元20a～20f输出电流的接触区等。半导体单元20a～20f介由例如焊锡或银焊料等沿着散热基板11的正面的预定方向被配置为一列。这样的半导体单元20a～20f配置有包括预定的半导体元件的半导体芯片，从而具有所需要的功能。应予说明，图2所示的半导体单元20a～20f的个数为一个示例，可以设置所需的相应个数。另外，在以下，将半导体单元20a～20f总称为半导体单元20，其详细情况将在后面叙述。应予说明，键合线12a～12e由导电性优异的铝、铜等金属或至少含有它们中的一种的合金等构成。

另外，也可以将冷却器(省略图示)介由混有金属氧化物填料的硅树脂等热油脂而安装于这样的半导体装置10的散热基板11的背面，从而提高散热性。该情况下的冷却器由例如导热性优异的铝、铁、银、铜或至少含有它们中的一种的合金等构成。另外，作为冷却器，可以应用散热片或由多个散热片构成的散热器以及利用水冷的冷却装置等。另外，散热基板11可以与这样的冷却器一体构成。在该情况下，散热基板11由导热性优异的铝、铁、银、铜或至少含有它们中的一种的合金构成。而且，为了提高耐腐蚀性，可以通过镀覆处理等在与冷却器一体化了的散热基板11的表面形成例如镍等材料。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。另外，也可以将这样的半导体装置10的半导体单元20a～20f和散热基板11收纳在树脂壳体(省略图示)中。该情况下的树脂壳体模塑成型为包括供输入栅极电压的控制端子和供导通输入输出电压的外部端子。

接着，使用图3～图5对半导体单元20进行说明。图3是第二实施方式的半导体单元的俯视图，图4是第二实施方式的半导体单元的剖视图。应予说明，图4表示图3的单点划线X-X处的截面。但是，省略了键合线的记载。另外，图5是第二实施方式的由半导体单元构成的电路构成图。半导体单元20具备第一臂部(上臂部)A和第二臂部(下臂部)B，形成有上下臂部。如图3和图4所示，半导体单元20具有陶瓷电路基板21和设置于陶瓷电路基板21的正面的半导体芯片25～28。另外，半导体单元20的这样的陶瓷电路基板21介由焊锡或银焊料等(省略图示)而配置在散热基板11上(参照图2)。

半导体芯片25～28包括由硅或碳化硅构成且由IGBT和FWD在一个芯片内所构成的RC-IGBT开关元件。RC-IGBT芯片构成有由IGBT和FWD反向并联连接而成的电路。这样的半导体芯片25～28例如在背面分别具备作为主电极的输入电极(漏电极或集电极)，在正面分别具备控制电极(栅电极)和作为主电极的输出电极(源电极或发射电极)。另外，半导体芯片25～28在正面的侧部的中央具备栅电极25a～28a，并且在正面的中央部具备输出电极25b～28b。陶瓷电路基板21具有绝缘板22和形成于绝缘板22的背面的金属板23。此外，陶瓷电路基板21分别具有形成于绝缘板22的正面的电路图案24a～24e。绝缘板22由导热性优异的氧化铝、氮化铝、氮化硅等高导热性的陶瓷构成。金属板23由导热性优异的铝、铁、银、铜或至少含有它们中的一种的合金等金属构成。电路图案24a～24e由导电性优异的铜或铜合金等金属构成。而且，为了提高耐腐蚀性，电路图案24a～24e可以通过镀覆处理等在表面形成例如镍等材料。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。另外，电路图案24a～24e的厚度例如为0.1mm以上且1mm以下。作为具有这样的构成的陶瓷电路基板21，例如可采用DCB(Direct Copper Bonding：直接铜键合)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。陶瓷电路基板21能够使在半导体芯片25～28产生的热介由电路图案24a、24c、绝缘板22和金属板23向散热基板11侧传导。应予说明，陶瓷电路基板21是一个示例，也可以是金属基底基板、形成有管芯焊盘的引线框。

电路图案24a构成第一臂部A的集电极图案。电路图案24a介由焊锡接合有形成于半导体芯片25、26的背面的集电极。电路图案24a呈大致矩形形状，其包括接触区24a1的部分向图3中的下侧突出。这样的电路图案24a以使栅电极25a、26a排列成一列的方式介由焊锡(省略图示)配置有半导体芯片25、26。应予说明，半导体芯片25、26配置为使栅电极25a、26a朝向与半导体芯片25、26的排列方向平行的一边。栅电极25a、26a朝向绝缘板22的一边(图3中的左侧)。应予说明，这样的半导体芯片25、26可以为三个以上。在该情况下，也是半导体芯片配置为使栅电极朝向与半导体芯片的排列方向平行的一边，并且使栅电极排列成一列。另外，本实施方式的平行只要是相对于平行的方向呈±30°以内的方向即可。

电路图案24b构成第一臂部A的控制图案。电路图案24b连接有与半导体芯片25、26的栅电极25a、26a连接的键合线29a。电路图案24b具有与半导体芯片25、26的栅电极25a、26a位于一列的连接区24b1。在图3中，电路图案24b从包括连接区24b1的部分起沿着绝缘板22的一边(图3中的下侧)而与半导体芯片25、26的排列方向垂直地延伸。

电路图案24c构成第一臂部A的发射极图案和第二臂部B的集电极图案。电路图案24c连接有与半导体芯片25、26的输出电极(发射电极)25b、26b连接的键合线29c、29d。另外，电路图案24c介由焊锡接合有形成于半导体芯片27、28的背面的集电极。电路图案24c呈大致矩形形状，其包括接触区24c1的部分向图3中的上侧突出。电路图案24c与电路图案24a并排地配置在栅电极25a、26a的相反侧(图3中的右侧)。电路图案24c与半导体芯片25、26的排列平行地具有键合线29c、29d的连接区24c2。这样的电路图案24c以使栅电极27a、28a排列成一列的方式介由焊锡(省略图示)配置有半导体芯片27、28。应予说明，半导体芯片27、28配置为使栅电极27a、28a朝向与半导体芯片27、28的排列方向平行的一边。栅电极27a、28a的排列可以与第一臂部A的栅电极25a、26a的排列平行。栅电极27a、28a朝向第一臂部A侧(绝缘板22的一边(图3中的左侧))。应予说明，这样的半导体芯片27、28可以为三个以上。在该情况下，也是半导体芯片配置为使栅电极朝向与半导体芯片的排列方向平行的一边，并且使栅电极排列成一列。

电路图案24d构成第二臂部B的控制图案。电路图案24d连接有与半导体芯片27、28的栅电极27a、28a连接的键合线29b。电路图案24d具有连接区24d1，该连接区24d1与半导体芯片27、28的栅电极27a、28a位于一列，并与连接区24b1隔着半导体芯片25～27而位于相反侧。在图3中，电路图案24d从包括连接区24d1的部分起沿着绝缘板22的一边(图3中的上侧)而与半导体芯片27、28的排列方向垂直地延伸。应予说明，本实施方式的垂直只要是相对于与基准方向(在此为排列方向)正交的方向呈60°以上且120°以下的方向即可。电路图案24e构成第二臂部B的发射极图案。电路图案24e具有连接区24e2，该连接区24e2供键合线29e、29f连接，该键合线29e、29f与半导体芯片27、28的输出电极(发射电极)27b、28b连接。电路图案24e具有与电路图案24c并排且配置在栅电极27a、28a的相反侧(图3中的右侧)的连接区24e2。因此，电路图案24e具有隔着电路图案24c配置在电路图案24a的相反侧的部分。电路图案24e在电路图案24c的正交的两边与绝缘板22的两边之间呈正交的L字形。这样的电路图案24e在绝缘板22的图3中的右侧的部分设置有连接区24e2，在绝缘板22的图3中的下侧的部分设置有接触区24e1。

键合线29a～29f由导电性优异的铝、铜等金属或至少含有它们中的一种的合金等构成。另外，这些键合线的直径优选为100μm以上且1mm以下。键合线29a将排列成一列的半导体芯片25的栅电极25a、半导体芯片26的栅电极26a和电路图案24b的连接区24b1通过连续地接合来进行电连接。键合线29b将排列成一列的半导体芯片27的栅电极27a、半导体芯片28的栅电极28a和电路图案24d的连接区24d1通过连续地接合来进行电连接。键合线29c与键合线29a的连接方向垂直地将半导体芯片25的输出电极25b与电路图案24c电连接。此时，键合线29c将半导体芯片25的输出电极25b上的多个部位与电路图案24c的连接区24c2通过连续地接合来进行连接。键合线29d与键合线29a的连接方向垂直地将半导体芯片26的输出电极26b与电路图案24c电连接。此时，键合线29d将半导体芯片26的输出电极26b上的多个部位与电路图案24c的连接区24c2通过连续地接合来进行连接。键合线29e与键合线29b的连接方向垂直地将半导体芯片27的输出电极27b与电路图案24e电连接。此时，键合线29e将半导体芯片27的输出电极27b上的多个部位与电路图案24e的连接区24e2通过连续地接合来进行连接。键合线29f与键合线29b的连接方向垂直地将半导体芯片28的输出电极28b与电路图案24e电连接。此时，键合线29f将半导体芯片28的输出电极28b上的多个部位与电路图案24e的连接区24e2通过连续地接合来进行连接。

如此通过半导体芯片25～28、电路图案24a～24e和键合线29a～29f构成图5所示的变换器电路。半导体单元20通过半导体芯片25、26、电路图案24a、24b和键合线29a构成第一臂部(上臂部)A。另外，半导体单元20通过半导体芯片27、28、电路图案24c、24d和键合线29b构成第二臂部(下臂部)B。而且，半导体单元20通过由引线框等形成的外部连接端子(省略图示)与半导体装置10的外部的电气设备连接。外部连接端子具备C1端子(对应于接触区24a1)、E2端子(对应于接触区24e1)和E1C2端子(对应于接触区24c1)。而且，将外部电源的高电位端子连接于作为输入P端子的C1端子，将外部电源的低电位端子连接于作为输入N端子的E2端子。而且，将负载(省略图示)连接于半导体单元20的作为输出U端子的E1C2端子。由此，半导体单元20作为变换器发挥功能。具有这样的构成的半导体单元20可以例如将外部连接端子(省略图示)接合于各接触区24a1、24c1、24e1，并用封装部件封装陶瓷电路基板21上的半导体芯片25～28和键合线29a～29f。该情况下的封装部件可以使用例如马来酰亚胺改性环氧树脂、马来酰亚胺改性酚醛树脂、马来酰亚胺树脂等热固性树脂。

接着，利用图6说明键合线29c、29d、29e、29f与半导体芯片25～28的输出电极25b～28b的针脚式接合。图6是用于说明第二实施方式的键合线与半导体单元所具备的半导体芯片的输出电极的连接的图。应予说明，在图6中，以半导体芯片25～28中的半导体芯片25为例进行举例示出，图6的(A)、(B)分别表示作为不同类型的RC-IGBT芯片的半导体芯片25。如图6的(A)所示，半导体芯片25在输出电极25b中交替地构成有FWD区25b1和IGBT区25b2。在通过针脚式接合将键合线29c连接于这样的输出电极25b上时，在FWD区25b1与IGBT区25b2的边界的键合部位29c1进行键合。另外，如图6的(B)所示，半导体芯片25在与图6的(A)不同类型的输出电极25b中也同样地在FWD区25b1与IGBT区25b2的边界的键合部位29c1进行键合。由此，能够抑制从半导体芯片25的输出电极25b产生的热偏向键合线29c，并且能够防止因半导体芯片25的热导致的故障等的发生。应予说明，对于其他半导体芯片26～28也是同样。

上述半导体装置10在散热基板11上沿一个方向排列有多个半导体单元20。此外，半导体单元20具备第一臂部A(上臂部)和第二臂部B(下臂部)。第一臂部(上臂部)A具有半导体芯片25、26、电路图案24a和键合线29a。半导体芯片25、26是RC-IGBT芯片，呈大致正方形形状，并且在正面的任意的侧部具备栅电极25a、26a。电路图案24a以使大致正方形形状的半导体芯片25、26的侧部排列成一列，并且使栅电极25a、26a排列成一列的方式，在俯视时呈矩形并配置有半导体芯片25、26。电路图案24b的连接区24b1与栅电极25a、26a排列成一列。另外，键合线29a通过针脚式接合将栅电极25a、26a与电路图案24b的连接区24b1电连接。第二臂部(下臂部)B也同样地具有大致正方形形状的半导体芯片27、28、电路图案24c和键合线29b。半导体芯片27、28为RC-IGBT芯片，呈大致正方形形状，并且在正面的任意的侧部具备栅电极27a、28a。电路图案24c以使半导体芯片27,28的侧部排列成一列，并且使栅电极27a、28a排列成一列的方式，在俯视时呈矩形并配置有半导体芯片27、28。电路图案24d的连接区24d1与栅电极27a、28a排列成一列。另外，键合线29b通过针脚式接合将栅电极27a、28a与电路图案24d的连接区24d1电连接。

由此，由于第一臂部(上臂部)A和第二臂部(下臂部)B能够抑制栅极响应速度的降低，因此能够抑制不均匀的电流的产生。由此，能够抑制通电时的温度上升而防止发热的集中。此外，由于能够最大限度地利用半导体芯片25～28在电路图案24a、24c上的载置面积，因此能够增大输出电流。另外，在半导体单元20，布线于半导体芯片25、26的栅电极25a、26a的键合线29a与布线于半导体芯片27、28的栅电极27a、28a的键合线29b分别沿反向布线。因此，半导体单元20布置为使电路图案24a和半导体芯片25、26与电路图案24c和半导体芯片27、28、与键合线29a、29b呈大致点对称。因此，半导体单元20在通电时的发热偏倚得到抑制。因此，能够防止因半导体单元20产生的热的偏倚引起的故障等的发生。

此外，在半导体单元20，将键合线29c～29f以跨越FWD区与IGBT区的边界的方式通过针脚式接合连接于半导体芯片25～28的输出电极25b～28b。因此，能够抑制从半导体芯片25～28的输出电极25b～28b产生的热偏向键合线29c～29f，并且能够防止因半导体芯片25～28的热引起的故障等的发生。

应予说明，半导体单元20的半导体芯片25～28的个数为一个示例，不限于在每个臂各配置两个半导体芯片，由两个臂构成的情况。例如，也可以在每个臂配置三个以上的半导体芯片。在该情况下，也是半导体芯片配置为使栅电极朝向与半导体芯片的排列方向平行的一边，并使栅电极排列成一列。另外，例如，也可以在每个臂同时配置IGBT芯片和FWD芯片作为半导体芯片。在该情况下，也是多个IGBT芯片配置为使栅电极朝向与半导体芯片的排列方向平行的一边，并使栅电极排列成一列。多个FWD芯片可以配置为与IGBT芯片的列平行的另一列，另外，也可以配置在与IGBT芯片相同的列。另外，例如，半导体单元20可以由三个以上的臂构成。在该情况下，三个以上的臂沿与半导体芯片的排列方向垂直的方向并排地配置。

[第三实施方式]

在第三实施方式中，利用图7说明与第二实施方式的半导体单元20不同的半导体单元的情况。即，在第三实施方式的半导体单元中，连接于半导体芯片的输出电极的键合线与连接于半导体芯片的栅电极的键合线的连接方向反向平行。图7是第三实施方式的半导体单元的俯视图。应予说明，在第三实施方式的半导体单元30，对与第二实施方式的半导体单元20相同的构成标注相同的符号，并省略对它们的说明。另外，半导体单元30与半导体单元20的电路图案的形状不同但具备相同的陶瓷电路基板(图4)，并且实现相同的电路构成(图5)。

半导体单元30也具备第一臂部(上臂部)A和第二臂部(下臂部)B，形成有上下臂部。电路图案24a构成第一臂部A的集电极图案。电路图案24a介由焊锡接合有形成于半导体芯片25、26的背面的集电极。电路图案24a呈大致矩形形状，其包括接触区24a1的部分向图7中的下侧突出。这样的电路图案24a以使栅电极25a、26a排列成一列的方式介由焊锡(省略图示)配置有半导体芯片25、26。应予说明，半导体芯片25、26配置为使栅电极25a、26a朝向与半导体芯片25、26的排列方向平行的一边。栅电极25a、26a朝向绝缘板22的一边(图7中的左侧)。应予说明，这样的半导体芯片25、26可以为3个以上。在该情况下，也是半导体芯片配置为使栅电极朝向与半导体芯片的排列方向平行的一边并且使栅电极排列成一列。另外，本实施方式的平行只要是相对于平行的方向呈±30°以内的方向即可。

电路图案24b构成第一臂部A的控制图案。电路图案24b连接有与半导体芯片25、26的栅电极25a、26a连接的键合线29a。电路图案24b具有与半导体芯片25、26的栅电极25a、26a位于一列的连接区24b1。在图7中，电路图案24b从包含连接区24b1的部分起沿着绝缘板22的一边(图7中的下侧)垂直于半导体芯片25、26的排列方向而延伸。

电路图案24c构成第一臂部A的发射极图案和第二臂部B的集电极图案。电路图案24c连接有与半导体芯片25、26的输出电极(发射电极)25b、26b连接的键合线29g。另外，电路图案24c介由焊锡接合有形成于半导体芯片27、28的背面的集电极。如图7所示，电路图案24c呈沿着半导体单元30的右侧的一边和上侧的一边的大致L字形状。电路图案24c的右侧的区域配置在栅电极25a、26a的相反侧。而且，在该区域配置有半导体芯片27、28。电路图案24c的上侧的区域是从右侧区域的上方起沿半导体单元30的上侧的一边向左方延伸的延长区24c3。即，延长区24c3相对于电路图案24a配置在键合线29a的连接方向的相反侧，并且沿与该连接方向正交的方向延伸。在电路图案24c的延长区24c3包括供外部连接端子(省略图示)连接的接触区24c1以及键合线29g的连接区24c2。电路图案24c的延长区24c3具有连接区24c2，该连接区24c2位于与半导体芯片25、26的排列平行的延长线上，并且与连接于半导体芯片25、26的输出电极(发射电极)25b、26b的键合线29g连接。这样的电路图案24c以使栅电极27a、28a排列成一列的方式介由焊锡(省略图示)配置有半导体芯片27、28。应予说明，半导体芯片27、28配置为使栅电极27a、28a朝向与半导体芯片27、28的排列方向平行的一边。栅电极27a、28a的排列可以与第一臂部A的栅电极25a、26a的排列平行。栅电极27a、28a位于栅电极25a、26a的相反侧，并朝向第一臂部A侧(绝缘板22的一边(图7中的右侧))。应予说明，这样的半导体芯片27、28可以为三个以上。在该情况下，也是半导体芯片配置为使栅电极朝向与半导体芯片的排列方向平行的一边，并且使栅电极排列成一列。

电路图案24d构成第二臂部B的控制图案。电路图案24d连接有与半导体芯片27、28的栅电极27a、28a连接的键合线29b。电路图案24d具有连接区24d1，该连接区24d1与半导体芯片27、28的栅电极27a、28a位于一列，并位于与连接区24b1点对称的位置。在图7中，电路图案24d从包含连接区24d1的部分起沿着绝缘板22的一边(图7中的上侧)垂直于半导体芯片27、28的排列方向而延伸。应予说明，本实施方式的垂直只要是相对于与基准方向(在此为排列方向)正交的方向呈60°以上且120°以下的方向即可。电路图案24e构成第二臂部B的发射极图案。电路图案24e具有连接区24e2，该连接区24e2供键合线29h连接，该键合线29h与半导体芯片27、28的输出电极(发射电极)27b、28b连接。电路图案24e具有连接区24e2，该连接区24e2与电路图案24c和电路图案24a的突出的部分并排地配置于电路图案24d的相反侧(图7中的下侧)。这样的电路图案24e在绝缘板22的图7中的右下侧的部分还设置有接触区24e1。

键合线29g、29h构成为与第二实施方式的键合线29a～29f相同。键合线29a将排列成一列的半导体芯片25的栅电极25a、半导体芯片26的栅电极26a和电路图案24b的连接区24b1通过连续地接合来进行电连接。键合线29b将排列成一列的半导体芯片27的栅电极27a、半导体芯片28的栅电极28a和电路图案24d的连接区24d1通过连续地接合来进行电连接。

键合线29g与键合线29a的连接方向反向且平行地将半导体芯片25的输出电极25b、半导体芯片26的输出电极26b和电路图案24c电连接。此时，键合线29g将半导体芯片25的输出电极25b上的多个部位、半导体芯片26的输出电极26b上的多个部位和电路图案24c的连接区24c2连续地接合来进行连接。键合线29h与键合线29b的连接方向反向且平行地将半导体芯片27的输出电极27b、半导体芯片28的输出电极28b和电路图案24e电连接。此时，键合线29h将半导体芯片27的输出电极27b上的多个部位、半导体芯片28的输出电极28b上的多个部位和电路图案24e的连接区24e2通过连续地接合来进行连接。应予说明，这样的键合线29g、29h也进行图6中说明的针脚式接合。

如此，与第二实施方式同样地，由半导体芯片25～28、电路图案24a～24e和键合线29a、29b、29g、29h构成图5所示的变换器电路。半导体单元30的第一臂部(上臂部)A由半导体芯片25、26、电路图案24a、24b和键合线29a构成。另外，半导体单元30的第二臂部(下臂部)B由半导体芯片27、28、电路图案24c、24d和键合线29b构成。而且，半导体单元30通过由引线框等形成的外部连接端子(省略图示)与半导体装置10的外部的电气设备连接。外部连接端子具备C1端子(对应于接触区24a1)、E2端子(对应于接触区24e1)和E1C2端子(对应于接触区24c1)。而且，将外部电源的高电位端子连接于作为输入P端子的C1端子，将外部电源的低电位端子连接于作为输入N端子的E2端子。而且，将负载(省略图示)连接于半导体单元30的作为输出U端子的E1C2端子。由此，半导体单元30作为变换器发挥功能。具有这样构成的半导体单元30例如可以将外部连接端子(省略图示)接合于各接触区24a1、24c1、24e1，并用封装部件封装陶瓷电路基板21上的半导体芯片25～28和键合线29a、29b、29g、29h。

在包含这样的半导体单元30的半导体装置10中，也与第二实施方式同样地，第一臂部(上臂部)A和第二臂部(下臂部)B能够抑制栅极响应速度的降低，因此能够抑制不均匀的电流的产生。由此，能够抑制通电时的温度上升而防止发热的集中。此外，由于能够最大限度地利用半导体芯片25～28在电路图案24a、24c上的载置面积，因此能够增大输出电流。另外，在半导体单元30，布线于半导体芯片25、26的栅电极25a、26a的键合线29a与布线于半导体芯片27、28的栅电极27a、28a的键合线29b分别沿反向布线。因此，半导体单元30配置为使电路图案24a和半导体芯片25、26、电路图案24c和半导体芯片27、28、与键合线29a、29b呈大致点对称。因此，半导体单元30在通电时的发热偏倚得到抑制。因此，能够防止因半导体单元30产生的热的偏倚引起的故障等的发生。

上述内容仅示出本发明的原理。此外，对于本领域技术人员来说，可以进行大量的变形、变更，本发明不限于上述所示且说明的准确的构成和应用例，对应的全部变形例和等同物均被视为在所附权利要求及其等同物的本发明的范围。

权利要求书(按照条约第19条的修改)

1.一种半导体装置，其特征在于，所述半导体装置具有第一臂部，所述第一臂部具备：

第一半导体芯片，其在正面的任意的第一侧部具备第一控制电极；

第二半导体芯片，其在正面的任意的第二侧部具备第二控制电极；

第一电路图案，其以使所述第一侧部和所述第二侧部排列成一列，并且使所述第一控制电极和所述第二控制电极排列成一列的方式配置有所述第一半导体芯片和所述第二半导体芯片；

第二电路图案，其与所述第一控制电极和所述第二控制电极排列成一列；以及

第一控制布线，其将所述第一控制电极、所述第二控制电极和所述第二电路图案电连接。

2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置具有：

第一主电流布线，其与所述第一控制布线的连接方向垂直地连接于所述第一半导体芯片的所述正面的第一主电极；以及

第二主电流布线，其与所述第一控制布线的连接方向垂直地连接于所述第二半导体芯片的所述正面的第二主电极。

3.[修改后]根据权利要求2所述的半导体装置，其特征在于，所述第一半导体芯片和所述第二半导体芯片为RC-IGBT，

所述第一主电流布线和所述第二主电流布线分别在多个部位连接于所述第一主电极和所述第二主电极，

所述多个部位将构成所述第一主电极和所述第二主电极的FWD区与IG BT区的边界接合。

4.[修改后]根据权利要求2或3所述的半导体装置，其特征在于，所述半导体装置还具有第二臂部，所述第二臂部具备：

第三半导体芯片，其在正面的任意的第三侧部具备第三控制电极；

第四半导体芯片，其在正面的任意的第四侧部具备第四控制电极；

第三电路图案，其以使所述第三侧部和所述第四侧部配置成一列，并且与所述第一侧部和所述第二侧部并列而使所述第三控制电极和所述第四控制电极排列成一列的方式，配置有所述第三半导体芯片和所述第四半导体芯片；

第四电路图案，其与所述第三控制电极和所述第四控制电极排列成一列；以及

第二控制布线，其将所述第三控制电极、所述第四控制电极和所述第四电路图案电连接，

所述第四电路图案配置在与所述第二电路图案相反一侧，

所述第三电路图案与所述第一主电流布线和所述第二主电流布线电连接。

5.[修改后]根据权利要求4所述的半导体装置，其特征在于，所述第一电路图案在所述第一半导体芯片和所述第二半导体芯片的排列方向的延长线上，在所述第二电路图案侧具有第一突出部，该第一突出部包含第一接触区，

所述第三电路图案在所述第三半导体芯片和所述第四半导体芯片的排列方向的延长线上，在所述第四电路图案侧具有第二突出部，该第二突出部包含第二接触区。

6.[修改后]根据权利要求4或5所述的半导体装置，其特征在于，所述第二电路图案从包含连接有所述第一控制布线的区域的部分起与所述第一半导体芯片和所述第二半导体芯片的排列方向垂直地延伸，

所述第四电路图案从包含连接有所述第二控制布线的区域的部分起与所述第三半导体芯片和所述第四半导体芯片的排列方向垂直地延伸。

7.[修改后]根据权利要求4～6中任一项所述的半导体装置，其特征在于，在所述第二臂部，所述第三控制电极和所述第四控制电极在所述第三电路图案上配置于所述第一臂部侧。

8.[修改后]根据权利要求7所述的半导体装置，其特征在于，在所述第二臂部，在所述第一臂部的相反侧配置有第五电路图案，

所述半导体装置还具有：

第三主电流布线，其与所述第二控制布线的连接方向垂直地将所述第三半导体芯片的所述正面的第三主电极与所述第五电路图案电连接；以及

第四主电流布线，其与所述第二控制布线的连接方向垂直地将所述第四半导体芯片的所述正面的第四主电极与所述第五电路图案电连接。

9.[修改后]根据权利要求4～8中任一项所述的半导体装置，其特征在于，所述第一控制布线将所述第一控制电极、所述第二控制电极和所述第二电路图案连续地连接，

所述第二控制布线将所述第三控制电极、所述第四控制电极和所述第四电路图案连续地连接。

10.[修改后]根据权利要求8或9所述的半导体装置，其特征在于，所述第一半导体芯片、所述第二半导体芯片、所述第三半导体芯片和所述第四半导体芯片为RC-IGBT，

所述第一主电流布线、所述第二主电流布线、所述第三主电流布线和所述第四主电流布线分别在多个部位连接于所述第一主电极、所述第二主电极、所述第三主电极和所述第四主电极，

所述多个部位将构成所述第一主电极、所述第二主电极、所述第三主电极和所述第四主电极的FWD区与IGBT区的边界接合。

11.[修改后]根据权利要求8～10中任一项所述的半导体装置，其特征在于，所述第五电路图案隔着所述第三半导体芯片和所述第四半导体芯片在所述第二突出部的相反侧具有第三突出部，并且沿着所述第三电路图案的正交的两边呈L字形，所述第三突出部包含第三接触区。

12.[修改后]根据权利要求4～11中任一项所述的半导体装置，其特征在于，所述第一臂部和所述第二臂部在预定的方向上彼此交错地配置有多个。

13.[修改后]根据权利要求1所述的半导体装置，其特征在于，所述半导体装置具有第一主电流布线，所述第一主电流布线与所述第一控制布线的连接方向反向平行地将所述第一半导体芯片的所述正面的第一主电极与所述第二半导体芯片的所述正面的第二主电极连接。

14.[修改后]根据权利要求13所述的半导体装置，其特征在于，所述半导体装置还具有第二臂部，所述第二臂部具备：

第三半导体芯片，其在正面的任意的第三侧部具备第三控制电极；

第四半导体芯片，其在正面的任意的第四侧部具备第四控制电极；

第三电路图案，其以使所述第三侧部和所述第四侧部配置成一列，并且与所述第一侧部和所述第二侧部并列而使所述第三控制电极和所述第四控制电极排列成一列的方式，配置有所述第三半导体芯片和所述第四半导体芯片；

第四电路图案，其与所述第三控制电极和所述第四控制电极排列成一列；以及

第二控制布线，其将所述第三控制电极、所述第四控制电极和所述第四电路图案电连接，

所述第四电路图案配置在与所述第二电路图案相反一侧。

15.根据权利要求14所述的半导体装置，其特征在于，所述第三电路图案具备延长区，所述延长区相对于所述第一电路图案配置在所述第一控制布线的所述连接方向的相反侧，并且沿与所述第一控制布线的所述连接方向正交的方向延伸，

所述第一主电流布线电连接于所述延长区。

16.根据权利要求15所述的半导体装置，其特征在于，在所述第二臂部，所述第三控制电极和所述第四控制电极在所述第三电路图案上配置于所述第一臂部的相反侧。

17.根据权利要求16所述的半导体装置，其特征在于，在所述第二臂部，相对于所述第三电路图案，在与所述第二控制布线的连接方向相反一侧配置有第五电路图案，

所述半导体装置还具有第二主电流布线，所述第二主电流布线与所述第二控制布线的连接方向反向平行地将所述第三半导体芯片的所述正面的第三主电极、所述第四半导体芯片的所述正面的第四主电极和所述第五电路图案电连接。

18.[修改后]根据权利要求13～17中任一项所述的半导体装置，其特征在于，所述第一半导体芯片和所述第二半导体芯片为RC-IGBT，

所述第一主电流布线分别在多个部位连接于所述第一主电极和所述第二主电极。

19.[修改后]根据权利要求13～17中任一项所述的半导体装置，其特征在于，所述第一控制布线将所述第一控制电极、所述第二控制电极和所述第二电路图案连续地连接，

所述第二控制布线将所述第三控制电极、所述第四控制电极和所述第四电路图案连续地连接。

20.[修改后]根据权利要求13～19中任一项所述的半导体装置，其特征在于，所述第一臂部和所述第二臂部在预定的方向上彼此交错地配置有多个。