阅读说明：本技术 升压功率因数校正转换 (Boost power factor correction conversion ) 是由 J·M·莱斯滕 S·吉姆班科 F·马里诺 R·D·斯特拉夸丹尼 于 2019-02-20 设计创作，主要内容包括：在示例中,一种系统(100)包括升压功率因数校正(PFC)转换器(98),该转换器包括耦合到公共节点(119)的热敏电阻(118)、电感器(106)和晶体管(108)。该系统(100)还包括耦合到公共节点(119)的PFC控制器(110)。PFC控制器(110)包括：比较器,其耦合到阈值电压源和晶体管(108)的非控制端子；第一触发器,其耦合到比较器和晶体管(108)的控制端子(109)；零电流检测器,其耦合到电感器(106)；计时器,其耦合到比较器和零电流检测器；第二触发器,其耦合到计时器和晶体管(108)的控制端子(109)；“与”门,其耦合到第一触发器和第二触发器；第三触发器,其耦合到第二触发器和晶体管(108)的控制端子(109)；以及第四触发器,其耦合到“与”门和晶体管(108)的控制端子(109)。(In an example, a system (100) includes a boost Power Factor Correction (PFC) converter (98) including a thermistor (118), an inductor (106), and a transistor (108) coupled to a common node (119). The system (100) also includes a PFC controller (110) coupled to the common node (119). The PFC controller (110) includes: a comparator coupled to a threshold voltage source and a non-control terminal of a transistor (108); a first flip-flop coupled to the comparator and to a control terminal (109) of a transistor (108); a zero current detector coupled to the inductor (106); a timer coupled to the comparator and the zero current detector; a second flip-flop coupled to the timer and to a control terminal (109) of the transistor (108); an AND gate coupled to the first flip-flop and the second flip-flop; a third flip-flop coupled to the second flip-flop and to a control terminal (109) of a transistor (108); and a fourth flip-flop coupled to the and gate and to a control terminal (109) of the transistor (108).)

升压功率因数校正转换

技术领域

本公开涉及升压功率因数校正转换。

发明内容

在一个示例中，一种系统包括升压功率因数校正(PFC)转换器，该转换器包括耦合到公共节点的热敏电阻、电感器和晶体管。该系统还包括耦合到公共节点的PFC控制器。该PFC控制器包括：比较器，其耦合到阈值电压源和晶体管的非控制端子；第一触发器，其耦合到比较器和晶体管的控制端子；零电流检测器，其耦合到电感器；计时器，其耦合到比较器和零电流检测器；第二触发器，其耦合到计时器和晶体管的控制端子；“与”门，其耦合到第一触发器和第二触发器；第三触发器，其耦合到第二触发器和晶体管的控制端子；以及第四触发器，其耦合到“与”门和晶体管的控制端子。

在一个示例中，一种系统包括升压功率因数校正(PFC)转换器，该转换器包括耦合到公共节点的热敏电阻、电感器和晶体管。该系统还包括PFC控制器，该PFC控制器耦合到公共节点并且被配置为确定在公共节点处的电压下降到阈值以下之后的预定时间量内，通过电感器的电流是否达到大约零。

在一个示例中，一种系统包括比较器，该比较器具有被配置为接收晶体管的非控制端子的电压的第一输入、被配置为接收阈值电压的第二输入，以及输出。该系统还包括第一触发器，该第一触发器具有耦合到比较器的输出的置位输入、被配置为接收低信号的数据输入、耦合到晶体管的控制端子的反相时钟输入，以及输出。该系统还包括计时器，该计时器具有耦合到比较器的输出的反相使能输入、耦合到零电流检测器的清零输入，以及输出。该系统还包括第二触发器，该第二触发器具有耦合到计时器的输出的置位输入、被配置为接收低信号的数据输入、耦合到晶体管的控制端子的反相时钟输入，以及反相输出。该系统还包括“与”门，该“与”门具有耦合到第一触发器的输出的第一输入、耦合到第二触发器的反相输出的第二输入，以及输出。该系统还包括第三触发器，该第三触发器具有耦合到第一触发器的输出的数据输入、耦合到控制端子的时钟输入，以及输出。该系统还包括第四触发器，该第四触发器具有耦合到“与”门的输出的数据输入、耦合到控制端子的时钟输入，以及输出。

附图说明

图1是根据一个示例的升压功率因数校正(PFC)转换器系统的电路图。

图2是根据一个示例的升压PFC控制器检测器的电路图。

图3-图6是根据一个示例描述图2的升压PFC控制器检测器的行为的时序图。

图7是根据一个示例描述用于图2的升压PFC控制器检测器的操作方法的流程图。

图8是根据一个示例描述与图2的升压PFC控制器检测器相关联的方法的流程图。

图9是根据一个示例的包括升压PFC转换器系统的电子设备的框图。

具体实施方式

交流(AC)电气电力系统的功率因数定义为负载吸收的有功功率与电路中流动的视在功率之比。功率因数小于1.0的电气系统遭受低效率的影响，这对其中实施电力系统的电子设备的性能以及电网的性能产生负面影响。这些低效率可能得到校正。某些类型的功率转换器可用于改善功率因数。一个这种类型的功率转换器是升压功率因数校正(PFC)转换器，该转换器包含开关，该开关以可变占空比快速接通和断开，以使输入电流变为正弦波并且与输入电压同相。升压PFC转换器通常包含AC源、整流器、电感器、一个或多个滤波或平滑电容器、二极管以及上述开关。

升压PFC转换器中通常遇到的一个问题是在转换器首次接通时发生的。此时，大量的浪涌电流从AC源流过转换器。由于多种原因，该电流是不希望的，其中一个原因是如此高的电流电平可能会损坏转换器的事实。为了克服该问题，有时在转换器的电流路径中放置热敏电阻以缓解浪涌电流。当转换器首次接通并且冷时，热敏电阻提供高电阻，并且一旦转换器已经升温并且较大浪涌电流的风险为低，热敏电阻的电阻就降低。

使用这种热敏电阻的缺点在于，在转换器的初始操作期间，热敏电阻两端的电压可能达到高电平。这种高电压可能例如损坏转换器的晶体管开关。因此，监测热敏电阻处的电压并且在电压变得过高时采取预防动作将是有用的。然而，热敏电阻处的高电压可能表示不同的状况，其需要不同的预防措施。例如，在某些情况下，高热敏电阻电压可能表示可能损坏的过电压状况，并且这种状况应通过例如断开转换器和/或调整晶体管开关的占空比来解决。在其他情况下，高热敏电阻电压可能表示在转换器的初始操作期间发生的瞬态状况(称为冷启动状况)，并且这种状况可以仅通过调整晶体管开关的占空比来解决。区分这两种情况的能力将是有用的。

本公开描述了升压PFC转换器系统的各种示例，该升压PFC转换器系统被配置为区分真实过电压状况和瞬态高电压状况(也称为冷启动状况)。这种升压PFC转换器系统提供的优点包括准确诊断高电压情形并且采取适当的动作来缓解对升压PFC转换器系统、包含该转换器系统的电子设备以及电网的损害的能力。其他PFC转换器系统没有能力准确地区分真正过电压状况和冷启动状况，因此没有能力有效且高效地采取预防措施来缓解对转换器系统的损害。

在一些示例中，本文描述的升压PFC转换器系统包括升压PFC转换器和耦合到升压PFC转换器中的电感器和热敏电阻之间的节点的PFC控制器。PFC控制器被配置为确定在节点处的电压下降到阈值以下之后的预定时间量内，通过电感器的电流是否达到大约零。如果电流在预定时间量内达到大约零，则PFC控制器输出指示转换器处于真正过电压状况的信号，并采取适当的缓解步骤，诸如减小开关占空比和/或断开转换器达延长的预定时间段。否则，如果电流在预定时间量内没有达到大约零，则PFC控制器输出指示转换器处于冷启动状况的信号，并且PFC控制器可以减小占空比。其他情形也是可能的，例如，PFC控制器确定节点处的电压不超过阈值，在这种情况下，控制器不采取缓解动作。以这种方式，本文描述的PFC控制器缓解了上述问题。

图1是根据一个示例的升压功率因数校正(PFC)转换器系统100的电路图。升压PFC转换器系统100包括升压PFC转换器98和PFC控制器110。升压PFC转换器98包括耦合到整流器102的AC源101、耦合到整流器102的电容器104、耦合到电容器104的电感器106、在节点119处耦合到电感器106的热敏电阻118、耦合到热敏电阻118的二极管120以及耦合到二极管120的电容器122。升压PFC转换器系统100还包括开关108，诸如晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET))。为了本说明书的其余部分的目的，假定开关108是MOSFET。MOSFET 108的漏极耦合到节点119。MOSFET 108的源极耦合到电阻器116，电阻器116进而耦合到电容器122。整流器102、电容器104和电阻器116耦合到地。二极管120耦合到输出节点VOUT。

升压PFC转换器系统100还包括PFC控制器110。PFC控制器110的输入耦合到节点119。PFC控制器110的输出耦合到MOSFET 108的栅极109。(MOSFET 108的栅极在本文中有时被称为控制端子，并且MOSFET 108的漏极和源极在本文中有时被称为非控制端子。)PFC控制器110包括耦合到节点119和驱动器114的检测器112。驱动器114耦合到栅极109。

在操作中，AC源101产生交流信号，该交流信号由整流器102整流以产生整流的信号，该整流的信号被电容器104平滑。电感器106基于从整流器102提供的电流积累电荷。当MOSFET 108接通时，电感器106中的电流增加。当MOSFET 108断开时，电流流过热敏电阻118和二极管120，并且电感器106中的电流降低。在输出节点VOUT处提供输出电压。热敏电阻118缓解了启动时的大浪涌电流。当阳极处的电压相对于输出节点VOUT处的输出电压为低时，二极管120防止电流流动。电容器122是滤波电容器。电阻器116是可选的，并且可用于例如监测流过MOSFET 108的电流。

检测器112监测节点119处的电压。当检测器112确定节点119处的电压已经下降到阈值电压以下时，检测器112启动计时器以测量预定时间量。如果检测器112确定自节点119处的电压下降到阈值电压以下的时间起的该预定时间量内，流过电感器106的电流达到大约零，则检测器112辨别出真实过电压状况并且采取适当的动作以保护转换器系统100。例如，检测器112向驱动器114输出一个或多个信号，该信号使驱动器114关断MOSFET 108达延长的时段和/或操纵MOSFET 108以减小转换器系统100的占空比。如果检测器112确定在该预定时间量之后，流过电感器106的电流达到大约零，则检测器112辨别出瞬态冷启动状况并且采取适当的动作。例如，检测器112向驱动器114输出一个或多个信号，该信号使驱动器114操纵MOSFET 108，以减小转换器系统100的占空比。如果节点119处的电压不超过阈值电压，则检测器112不采取缓解动作。如果节点119处的电压超过阈值并保持在阈值之上，则检测器112使驱动器114关断MOSFET 108和/或操纵MOSFET 108以减小转换器系统100的占空比。如本文所使用的，大约零电流可以指通过电感器的电流处于将触发零电流检测器的电平。它可以指在-5mA和+5mA之间(包括端值)的电流。它可以指在-lmA和+lmA之间(包括端值)的电流。

图2是根据一个示例的PFC控制器检测器112的电路图。检测器112包括比较器201，该比较器201包括输入202和203。输入202是反相输入并且接收阈值电压OVP2TH。输入203是非反相输入并且耦合到图1中的节点119。(节点119处的电压是MOSFET 108的漏极电压。)比较器201的输出耦合到节点206。节点206耦合到消隐电路204的输入211。反相输入205耦合到栅极109。消隐电路204具有输出222，如果漏极电压高于阈值电压，则输出222可以为逻辑高，并且如果漏极电压低于阈值电压，则输出222可以为逻辑低。输出222耦合到触发器221的置位输入223。触发器221具有接收逻辑低信号的数据输入224、耦合到栅极109的反相时钟输入225、被配置为接收重置信号的清零输入226，以及耦合到节点228的输出227。

节点206还耦合到超时计时器(或简称为计时器)209的反相使能输入210。计时器209具有耦合到零电流检测器(ZCD)207的输出213的清零输入212。ZCD 207进而具有耦合到MOSFET 108的漏极的输入208。计时器209具有耦合到触发器216的置位输入215的输出214。触发器216具有接收低信号的数据输入217。触发器216具有耦合到栅极109的反相时钟输入218。触发器216具有被配置为接收重置信号的清零输入220。触发器216包括反相输出219。

检测器112包括“与”门229，该“与”门229具有耦合到反相输出219的输入230。“与”门229还具有耦合到节点228的输入231。触发器237具有耦合到节点228的数据输入238、接收逻辑低的置位输入243，以及耦合到栅极109的时钟输入239。清零输入240被配置为接收重置信号，并且输出241提供信号REDUCED_ON_TIME。触发器232具有耦合到“与”门229的输出的数据输入233和耦合到栅极109的时钟输入234。触发器232具有被配置为接收重置信号的清零输入235，和提供信号OVP2_FAULT的输出236。触发器232包括接收逻辑低的置位输入242。下面结合图3-图4的时序图描述检测器112的操作。

图3是根据一个示例描述图2的检测器112针对冷启动状况的行为的时序图300。波形302描绘了MOSFET 108的漏极电压。虚线304描绘了比较器201在输入202上接收的阈值电压。波形306描绘了消隐电路204的输出。当漏极电压超过阈值电压时，波形306变高，并且当漏极电压小于阈值电压时，波形306变低。波形306的这种行为的例外是在消隐电路204提供的消隐时间期间。在消隐时间期满后(例如，由消隐电路204内的计时器确定)，比较器201的输出释放到触发器221。波形308描绘了ZCD 207的输出213。

当MOSFET 108接通时，电感器106(图1)中的电流增加，并且当MOSFET 108断开时，电感器106(图1)中的电流降低。因为MOSFET 108的激活和停用取决于提供给栅极109的信号，所以电感器106电流的前述增加与高栅极电压一致，而电感器106电流的降低与低栅极电压一致。在时间310处，栅极109切换为低，这意味着电感器106电流(并且因此，漏极电压)开始降低，如波形302所描绘的。因为漏极电压(波形302)高于阈值电压(波形304)，所以节点206处的信号为高。节点206处的信号提供给消隐电路204，当反相输入205随着栅极109变低而变低时，消隐电路204被激活。消隐时间的一个原因是移除在MOSFET 108的开关期间在节点206处的信号中出现的噪声。在已经提供了适当的消隐时间后，输出222变高，如波形306在时间314处所指示的。

因为输出222为高，所以输入223为高，从而将触发器221的输出227设置为高。因为输入223是置位输入，所以无论输入223处的改变如何，输出227都保持为高，直到在输入225处接收到栅极109处的电压的下降沿为止，这时在输出227处提供被提供给输入225的低信号。出于时序图300的目的，在时间310之后，栅极109处的电压没有经历另一个下降沿。

在时间318处，漏极电压(波形302)下降到阈值电压(虚线304)以下。此时，输出222变低，但是如上所述，这对触发器221的输出227没有影响。输出227保持为高。然而，漏极电压下降到阈值电压以下的结果是输入210接收低信号，从而启用了计时器209。如数字312所指示的，计时器209的示例持续时间为600ns。如果在该时间窗口期间ZCD波形308变高，则识别出真实过电压状况。然而，如上所述，时序图300描绘了冷启动状况，并且因此ZCD 308在600ns时间窗口期满后的时间324处变高。参照图2中的检测器112，在时间318处，输出214为低，这对触发器216没有影响。在时间320处，600ns时间窗口期满。因为清零输入212处的ZCD信号保持为低，并且因此对输出214没有影响，所以输出214变高。因为输入215是置位输入，所以接收的高信号使反相输出219变低。无论对置位输入215的任何进一步改变如何，反相输出219将保持为低。因此，从时间320开始，节点228被固定为高，并且反相输出219被固定为低。因此，输入238为高，并且输入233为低。在时间324处，输入212处的ZCD信号上升，但是如所解释的，这对触发器216的输出没有影响。在时间326处，栅极109处的电压上升，并且该上升沿提供给时钟输入239和234。作为结果，触发器237、232被触发以捕获其输入238、233。因此，REDUCED_ON_TIME变高，而OVP2_FAULT变低。这些输出指示冷启动状况，这意味着驱动器114应减小系统的占空比，直到REDUCED_ON_TIM变低。然而，不存在真正过电压状况，该状况应导致MOSFET 109断开并且保持断开达延长的时间段。

图4示出了描绘真正过电压状况的时序图400。时序图400实际上与时序图300相同，其中相似的数字表示检测器112内的相似波形和事件。然而，时序图400与时序图300的不同之处在于，ZCD信号在由计时器209开始的600ns时间段期间变高。具体地，因为漏极电压在一个时间处高于阈值电压，所以输出227为高，并且因此节点228为高。然而，漏极电压保持在阈值电压之上的时间段比时序图300中的长，因此在时间418处触发计时器209，这比时序图300中的情况晚。计时器209的这种触发更接近于ZCD 207检测到电感器106(图1)中的大约零电流的时间。因此，在输入212处提供的ZCD信号在时间424处变高，该时间在由数字412指示的示例600ns时间窗口内。因为输入212在计时器209期满之前变高，所以输出214保持为低。因此，置位输入215保持为低，并且因此反相输出219保持为高。因此，节点228为高，反相输出219也为高。作为结果，输入238为高，并且输入233也为高。当栅极109处的电压在时间426处变高时，REDUCED_ON_TIME变高，并且OVP2_FAULT也变高。这些信号合在一起指示真正过电压状况。作为响应，驱动器114可以调整提供给栅极109的信号以减小占空比和/或关断MOSFET 108达延长的预定时间段。

图5包括描绘系统100的各种情形的时序图500。时序图500包括电感器106电流波形502、漏极电压波形504、阈值电压虚线506、栅极电压波形508、描绘输出222的波形510、描绘输出219的波形512，以及描绘输出213的波形514。时序图500还包括描绘信号REDUCED_ON_TIME的波形516、描绘信号OVP2_FAULT的波形518，以及描绘提供给输入220、226、235和240的RESET信号的波形520。

在时间522处，漏极电压迅速下降到零，这时电感器106的电流大约为零。在时间524处，栅极109处的电压变高(波形508)。这导致MOSFET 108接通，这进而导致电感器106电流上升并且漏极电压保持大约为零。在时间526处，栅极109处的电压变低。这导致漏极电压和电感器106电流开始降低。在消隐时间之后的时间528处，输出222(波形510)变高，并且保持为高，直到在时间530处漏极电压下降到阈值电压以下。尽管短暂，但输出222的这种上升导致输出227变高并且保持为高。当在时间530处漏极电压下降到阈值电压以下时，触发计时器209。计时器209在时间532处期满，此时输出214(波形512)变高。(如果ZCD输出213在计时器209在时间532处期满之前已经变有效/被断言，则输出214将不会变高，但是对于这种情形不是这种情况。)因为输出214变高，所以置位输入215也变高，从而导致反相输出219为低并且保持为低。因为输出227为高并且反相输出219为低，所以输入238为高并且输入233为低。ZCD输出213(波形514)在时间534处变高，但这无关紧要，因为触发器216已经被设置为高。在时间536处，栅极109处的电压上升(波形508)，因此导致触发器237和232捕获其相应输入。因此，在时间536处，REDUCED_ON_TIME信号(波形516)变高，并且OVP2_FAULT信号(波形518)保持为低。因此，在时间526处开始并且在时间536处结束的漏极电压行为表示冷启动状况。如上所述，驱动器114采取了适当的动作。例如，可以减小系统的占空比，这反映为在下一个周期(时间536至538)中栅极109处的电压为高的降低的持续时间。可以在时间554处使重置信号(波形520)有效(断言重置信号(波形520))以将触发器清零。

当栅极109处的电压为高时，漏极电压为低，并且电感器106电流上升。在时间538处，栅极109处的电压下降到低，因此导致漏极电压快速上升并且开始下降，并且同样导致电感器106电流开始下降。然而，与前面的冷启动状况不同，时间538和544之间的漏极电压行为表示正常操作，因为漏极电压不超过阈值电压。当栅极109处的电压下降时(时间538)，触发器221、216捕获它们的相应输入224、217(两者均为低)。因此，输出227为低并且反相输出219也为低，而输出241和236保持不变，因为它们被上升沿栅极信号改变。由于输出227、219为低，所以输入238为低，并且输入233为低。当在时间544处栅极109的电压上升时，输入238、233处的信号被捕获并且以低REDUCED_ON_TIME和OVP2_FAULT信号的形式输出。驱动器114接收这些信号并且采取适当的动作。例如，驱动器114可以增加系统的占空比，如在时间544处开始的栅极脉冲的增加的持续时间所指示的。

在时间546处，栅极109处的电压变低，导致输出227、219分别变低和变高。漏极电压上升到阈值电压以上，导致输出227上升。当在时间550处漏极电压下降到电压阈值以下时，启动计时器209。因为ZCD输出213在计时器期满之前变高，所以清零输入212接收到高信号，因此导致输出214即使在计时器209期满之后也保持为低。因此，输出219保持为高。因为输出219为高并且节点228为高，所以输入238、233为高。当在时间554处栅极109处的电压下降时，输入238、233被捕获，并且REDUCED_ON_TIME和OVP2_FAULT信号都为高。这指示存在真实过电压情形，并且驱动器114采取适当的动作。例如，驱动器114关断MOSFET 108达延长的预定时间长度，并且在重新启动MOSFET 108之后，驱动器114减小占空比。

图6实际上与图5相同，其中相似的波形数字表示相似的波形。然而，在时间624处开始的漏极电压行为表现出下降到电压阈值以下，其时序与图5中已经描述的略有不同。因为漏极电压超过阈值电压，所以输出227和节点228变高。在时间630处，漏极电压下降到阈值电压以下，因此触发计时器209。数字638描绘了其中ZCD输出213变高(波形614)因此导致置位输入215保持为低，并且反相输出219保持为高的时间窗口。作为结果，输入237为高，并且输入233也为高。在时间636处，栅极109处的电压下降，并且该下降沿导致输入237、233被捕获并且输出为高REDUCED_ON_TIME信号和高OVP2_FAULT信号。驱动器114接收这些信号并且采取适当的动作。例如，驱动器114可以关断MOSFET 108达延长的预定时间量，并且在重新启动MOSFET 108之后，驱动器114可以降低占空比。

图7描绘了根据示例的方法700的流程图。方法700描述了检测器112的操作。方法700开始于在比较器(诸如比较器201)处接收漏极电压和阈值电压(702)。方法700接下来包括将比较器输出提供给消隐电路(例如，消隐电路204)和计时器(例如，计时器209)(704)。然后，该方法包括等待消隐时间过去(706)，并且将比较器输出提供给第一触发器(诸如触发器221)(708)。方法700还包括确定漏极电压是否大于阈值电压(710)。如果否，则该方法包括从第一触发器221提供低输出(712)。然后，该方法的控制返回到710。否则，方法700包括将第一触发器221的输出设置为高，直到栅极109处的电压的下一个下降沿为止(714)。

步骤716-732中的一些或全部与步骤706-714中的一些或全部并行执行，因为这两组步骤表示检测器112中的不同路径。方法700包括确定计时器(例如，计时器209)是否接收到低比较器输入(716)。如果否，则该方法包括提供保持为低的第二触发器(例如，触发器216)输出(718)，并且将该方法的控制返回到716。否则，方法700包括启动计时器209(720)，并且确定计时器是否期满(722)。如果否，则方法700包括从第二触发器216提供低输出(724)，并且确定ZCD输出(例如，输出213)是否为高(726)。如果否，则该方法的控制返回到722。否则，如果ZCD输出213为高(726)，则方法700包括将计时器209输出214设置为低(728)，并且保持第二触发器216的输出为高，直到栅极109处的电压的下一个下降沿为止(730)。然而，如果计时器已经期满(722)，则方法700包括将第二触发器216的输出设置为低，直到栅极109处的电压的下一个下降沿为止(734)。方法700描述了直到触发器221和216的检测器112的操作。这些触发器下游的电路(例如，“与”门229和触发器232、237)如下操作。“与”门229基于触发器221、216的输出来提供输出。在栅极109处的电压的下一个上升沿处，触发器237、232处的输入被捕获并且用于生成信号REDUCED_ON_TIME和OVP2_FAULT。

图8描绘了与图2的检测器112相关联的方法800的流程图。方法800开始于在比较器处接收漏极电压和阈值电压(802)。方法800包括将比较器输出提供给消隐电路和计时器(804)。方法800接下来包括等待消隐电路的消隐时间过去(806)，并且将漏极电压与阈值电压进行比较(808)。方法800包括确定漏极电压是否大于阈值电压(810)。如果否，则重复810。然而，如果漏极电压大于阈值电压，则方法800包括将REDUCED_ON_TIME输出(例如，图2中的触发器237的输出)设置为高(812)。然后，方法800包括确定漏极电压是否小于阈值电压(814)。如果否，则方法800包括确定是否在电感器(例如，图1中的电感器106)中检测到零电流(ZCD)(816)。如果否，则重复814。否则，方法800包括将OVP2_FAULT设置为高(824)，并且然后停止MOSFET(例如，MOSFET 108)的开关操作(828)。如果在814处漏极电压小于阈值电压，则方法800包括启动计时器(818)并且确定计时器是否已期满(820)。如果尚未期满，则方法800包括确定是否已经在电感器中检测到零电流(822)。如果否，则重复820，但是如果是，则执行824。如果在820处确定计时器已期满，则方法800包括以减小的接通时间(例如减小占空比)来执行下一个开关周期(826)。

图9是根据一个示例的包括升压PFC转换器系统100的电子设备800的框图。具体地，电子设备900(例如，移动设备、汽车子系统或任何其他受电设备)包括电源902和负载904，该电源902包括升压PFC转换器系统100，并且该负载904由电源902供电。

在本说明书中，制造商可以在制造时配置(例如，通过编程或结构设计)“被配置为”或“用以”执行任务或功能的元件或特征以执行功能，和/或这些元件或特征可以在制造后由用户可配置(或可重新配置)以执行功能和/或其他附加或替代功能。可以通过设备的固件和/或软件编程、通过设备的硬件组件和互连的构造和/或布局，或其组合来进行配置。而且，在本说明书中，短语“接地/地”或类似短语的使用包括底盘接地、大地接地、浮置接地、虚拟接地、数字接地、公共接地和/或适合或适用于本说明书的教导的任何其他接地形式。除非另有说明，否则在值之前的“约”、“大约”或“基本上”是指所述值的+/-10％。

在权利要求的范围内，所描述的实施例中的修改是可能的，并且其他实施例是可能的。