单片神经接口系统
阅读说明：本技术 单片神经接口系统 (Monolithic neural interface system ) 是由 B·金姆 K·怀特 G·马尔伯里 于 2018-11-20 设计创作，主要内容包括：一种包括形成芯片的单片基板的设备,所述芯片包括无线、无电池的单片集成神经接口(MINI)设备。所述芯片包括集成电路(IC),所述集成电路嵌入第一单片基板中,且包括多个放大器,所述放大器配置为放大从被监控对象接收的神经信号,以及无线电数据信号发生器,所述无线电数据信号发生器配置为处理放大的神经信号并产生多路复用数字信号。所述芯片包括嵌入在第二单片基板中的射频(RF)平面线圈,通过第一单片基板电连接到IC,配置为将多路复用数字信号无线传输到远程无线设备,并配置为接收无线功率信号为IC供电。包括多个片上电极以直接感测对象的神经信号并将神经信号提供给所述多个放大器。(A device comprising a monolithic substrate forming a chip comprising a wireless, battery-less, Monolithically Integrated Neural Interface (MINI) device. The chip includes an Integrated Circuit (IC) embedded in a first monolithic substrate and including a plurality of amplifiers configured to amplify neural signals received from a monitored object, and a radio data signal generator configured to process the amplified neural signals and generate a multiplexed digital signal. The chip includes a Radio Frequency (RF) planar coil embedded in a second monolithic substrate, electrically connected to the IC through the first monolithic substrate, configured to wirelessly transmit the multiplexed digital signal to a remote wireless device, and configured to receive a wireless power signal to power the IC. A plurality of on-chip electrodes are included to directly sense neural signals of a subject and provide the neural signals to the plurality of amplifiers.)
相关申请的交叉引用
本申请要求于2017年11月20日提交的标题为“MONOLITHIC NURAL INTERFACESYSTEM(单片神经接口系统)”的美国临时申请No.62/588,605的权益，其整体通过引用并入本申请。
技术领域
本发明涉及一种神经接口系统，尤其是一种配置为单片系统的神经接口系统。
背景技术
与大脑通过接口连接的设备或系统称为脑机接口(brain-machine interface，BMI)或脑机接口(brain-computer interface，BCI)。此类设备提供了与大脑神经元的直接通信路径，感应大脑神经信号以进行大脑研究，并将大脑信号生成并传输至适当的大脑神经元，以增强或修复人类的认知或感觉运动功能。
在神经外科手术中，将侵入式BCI直接植入到大脑的灰质中。侵入式BCI设备可以修复受损的视力并恢复运动，或者为瘫痪的患者提供新功能，例如，通过使用通过接口连接至计算机或机械臂帮助患者的设备。因为它们位于灰质中，所以侵入式设备在所有BCI设备中产生最高质量的信号，但易于形成疤痕组织，导致当人体对大脑中的异物做出反应时信号衰减。
非侵入式BCI涉及使用检测大脑中的电活动的EEG(脑电图)设备。尽管基于EEG的接口设备易于佩戴且不需要手术，但它们的空间分辨率相对较低，并且由于颅骨会衰减此类信号，因此无法有效使用高频信号，从而分散和模糊了神经元产生的电磁波。
将侵入式BCI植入颅骨内但在大脑外部，在硬脑膜上或硬膜下。正如预期那样，与非侵入式BCI相比，这些设备提供更好的信号质量，并且形成疤痕组织的风险也比侵入式BCI更低。由于更高的空间分辨率、良好的信噪比以及在更宽的频率范围内有用的信号，这种中间的BCI模式有前景。
除了上述各种BCI模式之外，还需要外部设备(例如，放大器、记录器)来监视和记录大脑中的神经元产生的电信号。通常，BCI感应电极通过有线连接连接到外部设备。但是，有线连接很麻烦，限制了患者的活动能力，并且必须使用存在感染风险的经皮线(transcutaneous wire)。
所描述的每种BCI技术都需要传感器阵列来感应/接收神经信号。由此类阵列(对于侵入式BCI设备，通常设置于感觉皮层或主要运动皮层内)接收的并行神经信号对可用于指导恢复认知或运动功能的研究的信息进行编码。该阵列还可以向大脑区域提供神经信号，以恢复认知和运动功能。从传感器阵列获得的信息的质量取决于所感测到的神经信号的密度和分辨率，这与传感器阵列的性能直接相关，包括阵列电极的间距和灵敏度。
但是目前的脑机接口设备中的电极密度仍然不足以对许多患者产生临床影响；需要做出重大改进，以帮助严重残疾的患者恢复完全的活动能力或解决其他受损的功能。例如，恢复肢体运动可能需要BMI才能同时监控5,000–10,000个神经元。全身运动可能需要100,000次神经测量。
完全可植入的神经接口系统设计为许多部件的复杂集成，包括：电极阵列、放大器、处理器、无线发射器和电源。现有技术的系统使用导线穿通建立部件之间的电连接，并且该连接用防止泄漏的材料绝缘。
图1A和1B示出了当前最新的BCI设备10A和10B。这些现有技术存在许多限制：可扩展性(即添加传感器)受到空间限制的严重限制。设备10A在使用外部导线进行电极-放大器配对时可扩展性较低。设备10B表示为BCI设备的分解图。设备10B包括电池15。设备运行时间受到电池容量的限制，例如来自无线发射器25的无线信号会由于金属外壳而衰减和失真，非金属外壳(例如聚醚醚酮(PEEK)外壳20)的长期耐用性不确定，对体液的气密密封是有问题的，植入设备的尺寸使外科手术程序复杂化并给患者带来不适和风险。设备10B可以在护理台基座40可以附接的聚合物附件35内包括放大、多路复用(MUX)和数字化电路30。
向1000个传感/记录电极(也称为通道，因为每个电极创建一个数据通道)前进并超越，是重大挑战。与当前BCI设备相关的这些和其他问题必须解决，以推进最新技术并为残疾患者提供康复的途径。
发明内容
本申请的实施例涉及神经接口系统，尤其涉及配置为单片系统的神经接口系统及其制造方法。实施例还涉及无线、无电池的单片集成神经接口(MINI)设备。
实施例的一方面包括一种设备，所述设备包括形成芯片的单片基板，所述芯片包括配置为植入式的无线、无电池的单片集成神经接口(MINI)设备。所述芯片包括集成电路(IC)，所述集成电路嵌入第一单片基板中，且包括多个放大器，所述放大器配置为放大从被监控对象接收的神经信号，以及无线电数据信号发生器，所述无线电数据信号发生器配置为处理放大的神经信号并产生多路复用数字信号。所述芯片包括嵌入在第二单片基板中的射频(RF)平面线圈，通过第一单片基板电连接到IC，配置为将多路复用数字信号无线传输到远程无线设备，并配置为接收无线功率信号为IC供电。包括多个片上电极以直接感测对象的神经信号并将神经信号提供给所述多个放大器。
实施例的另一方面包括一种系统，所述系统包括无线、无电池单片集成神经接口(MINI)设备，所述设备包括芯片。所述芯片包括集成电路(IC)，所述集成电路嵌入第一单片基板中，且包括多个放大器，所述放大器配置为放大从被监控对象接收的神经信号，以及无线电数据信号发生器，所述无线电数据信号发生器配置为处理放大的神经信号并产生多路复用数字信号。所述芯片包括嵌入在第二单片基板中的射频(RF)平面线圈，通过第一单片基板电连接到IC，配置为无线传输多路复用数字信号，并配置为接收无线功率信号为IC供电。MINI设备还包括多个片上电极，配置为直接感测对象的神经信号并将神经信号提供给所述多个放大器。所述系统包括假体设备，所述假体设备具有耦合到其上的计算设备和外部电源，并配置为由对象佩戴，其中所述计算设备接收多路复用数字信号，外部电源将无线功率信号提供给MINI设备。
实施例的又一方面包括一种方法，所述方法包括制造用于无线、无电池的单片集成神经接口(MINI)设备的芯片。制造所述芯片包括：将集成电路(IC)嵌入第一单片基板中，所述集成电路包括多个放大器，所述多个放大器配置为放大从被监控对象接收的神经信号；嵌入无线电数据信号发生器，所述无线电数据信号发生器配置为处理放大的神经信号并生成多路复用数字信号；以及将射频(RF)平面线圈嵌入第二单片基板中，通过第一单片基板电连接到IC，配置为将多路复用数字信号无线传输到远程无线设备，并配置为接收无线功率信号为IC供电。所述方法包括在所述芯片上片上集成多个片上电极，所述多个片上电极配置为直接感测所述对象的神经信号并将神经信号提供给所述多个放大器。
附图说明
上面简要说明的更具体的描述将通过参考在附图中示出的具体实施例来给出。理解这些附图仅描述了典型的实施例，因此不应认为是对其范围的限制，将通过使用附图以附加的特征和细节来描述和解释这些实施例，其中：
图1A和1B示出了当前最新的BCI设备；
图2A示出了单片集成神经接口(MINI)设备的截面图；
图2B示出了图2A的MINI设备的前面的透视图；
图2C示出了图2A的MINI设备的后面的透视图；
图2D示出了根据实施例的MINI设备的框图；
图3A-3D示出了与MINI设备中的片上柱电极阵列的片上金电极的无引导电沉积(un guided-electrodeposition)相关的步骤；
图4A-4F示出了引导电沉积(guided-electrodeposition)的逐步图，以制造具有钨芯的柱电极；
图5A-5F示出了MINI设备的RF平面线圈使用硅通孔(TSV)的后面集成的步骤；
图6A示出了具有固有正弦滤波器的神经记录电路；
图6B示出了导致混叠噪声的衰减高频固有滤波器的图形表示；
图7A示出了1000通道放大器阵列和神经记录电路的一部分；
图7B示出了与最先进的电生理放大器Axopatch 200B相比，图7A的设计的互补金属氧化物半导体(CMOS)放大器阵列的噪声频谱密度的图示；
图8A示出了第一MINI系统；
图8B示出了与假肢一起使用的第二MINI系统；
图9A-9C示出了使用金电沉积来制造片上电极阵列的步骤；
图9D示出了使用片上电镀电极的多巴胺测量的图示；
图10A和10B示出了电镀电极的俯视图和通过聚焦离子束(FIB)截取的截面图图像；
图11A-11C示出了用于片上集成平面电极和SU-8孔的CMOS处理步骤后的俯视图；
图12A-12C示出了用于片上集成电极和SU-8孔的CMOS处理后的步骤的截面图；
图13A示出了在各种迹线宽度上恒定耦合系数的图示；
图13B示出了在各种螺旋匝上的恒定耦合系数的图示；
图14A示出了方形螺旋线圈的最佳几何值，其为与rxID/rxOD的间隔(z)的函数；
图14B示出了方形螺旋线圈的最佳几何值，其为与txOD/rxOD的间距(z)的函数；
图14C示出了方形螺旋线圈的最佳几何值，其为与txID/txOD的间隔(z)的函数；
图15A示出了包括以标准0.35μm CMOS工艺设计的1024通道脑机接口芯片的MINI设备；
图15B示出了用于图15A的MINI设备的放大器阵列；
图16A示出了用于压缩神经记录的增量调制器的示意图，其中该示意图包括两个比较器，当检测到电压变化超过/低于预设阈值时触发复位脉冲；
图16A示出了Vout高于Vref+ΔVth的电压上升引起粗的数字脉冲，以及低于Vref-ΔVth的电压下降引起细的数字脉冲的图形表示；
图17A示出了使用增量调制器和传统的神经记录系统的神经信号采样，其中，尖峰为1-mV神经尖峰的示例，三角形(▲)指示增量调制器将在哪里采样，而叉号(×)示出传统系统将在哪里采样；
图17B示出基于增量调制器的样本对神经信号进行采样的脉冲序列；
图17C示出基于增量调制器的样本重构神经信号；
图17D示出基于恒定速率采样的重构；
图18示出使用简单运算放大器(OPA)设计和两个伪比较器的增量调制器的核心电路示意图；
图19示出计算硬件的框图；以及
图20示出与假体设备一起使用的程序指令。
具体实施方式
本申请参照附图对实施例进行描述，其中在整个附图中使用相似的附图标记来表示相似或等同的元件。附图未按比例绘制，提供附图仅用于图示本申请公开的各方面。下面参照非限制性示例应用来描述几个公开的方面以用于说明。应当理解，阐述了许多具体细节、关系和方法以提供对本申请公开的实施例的全面理解。然而，相关领域的普通技术人员将容易认识到，所公开的实施例可以在不具有特定细节的一个或多个或以其他方法的情况下实施。在其他情况下，未详细示出公知的结构或操作，以避免使本申请公开的各方面不清楚。实施例不受动作或事件的图示顺序的限制，因为一些动作可以以不同的顺序和/或与其他动作或事件同时发生。此外，不是需要所有示出的动作或事件来实施根据实施例的方法。
尽管陈述的广义范围的数值范围和参数是近似值，但在具体的非限制性实例中给出的数值是尽可能精确地报告的。但是，任何数值固有地含有必然从其相应的测试测量值中存在的标准偏差产生的某些误差。此外，本申请公开的所有范围应理解为涵盖其中包含的任何和所有子范围。例如，“小于10”的范围可以包括介于(并且包括)最小值0和最大值10之间的任何和所有子范围，即，具有等于或大于0的最小值且等于或小于10的最大值的任何和所有子范围，例如1到4。
因此，需要开发具有大规模记录能力的新的脑机接口以推进基础脑研究、大规模脑图绘制以及将脑机接口设备临床应用为适合患者使用的产品。
本申请在一个实施例中公开了一种无线神经接口(BCI或BMI)装置，其将无线、无电池的神经系统集成到薄基板(例如，硅基板)上。由于设备的单片形式，因此不需要连接到外部设备的导线或复杂的封装技术。而且，无线、无电池的神经接口装置实施例通过使用常规的半导体制造方法提供了明显更低的制造成本。实施例涉及神经接口系统单片集成在硅片上，所述硅片为可扩展的神经接口。
所述系统包括集成的平面电极阵列、单独的硅片上的射频(RF)平面线圈以及使用片外遥测链接功能的互补金属氧化物半导体(CMOS)1000通道放大器阵列。在一些实施例中，RF平面线圈和电容器被单片集成在同一硅片上。通过非限制性示例，实施例可以包括在单个0.04cm3硅片上的完全集成的BMI系统。
来自感觉皮层的丰富信息只能使用一组高密度记录来提取。通过消除外部导线以及通过CMOS互连连接所有电子互连，每个部件单片集成在单个硅片上实现了高密度记录。
所有部件的整体集成，在内部建立所有电子连接。这样就消除了导线穿通和封装。
能够获取/刺激的信息的质量取决于电极阵列的大小/间距。当前的最新技术仅限于100秒的电子记录。通过将电极直接放在放大器的顶部，所述系统集成了1000多个通道(1000-ch)用于神经记录。这种方法为开发更高吞吐量奠定了基础。
所述系统可以是完全没有电池的。集成的RF平面线圈接收功率(2.64MHz，～10mW)，并通过RF耦合传输数据。低频功率传输防止组织损伤。
尽管本申请公开的实施例主要在感测神经信号的上下文中描述无线单片集成的神经接口(MINI)设备，但是本领域技术人员认识到，由公开的教导描述的MINI设备的神经单片接口也可以有利地用于生成神经信号并将这些信号提供给大脑组织(直接或通过颅骨或通过硬脑膜)，从而刺激认知和运动感觉功能。附带地且有利地，当将MINI设备结合到神经义肢设备中时，神经单片接口可以产生较低的价格和用于神经义肢设备的改进的性能。所述系统可以提供神经接口植入物，以供例如需要辅助义肢的瘫痪患者使用。
一个实施例公开了一种单片集成的1000通道神经接口系统，所述系统集成在单个集成电路(IC)中，所述单个集成电路制造在硅衬底上，用于同时记录能力。将大多数部件集成到单个IC中能够实现神经信号的高密度感测和记录。电子部件也制造在IC上，并通过亚微米电互连进行连接。与常规方法相比，此方法具有许多优点，包括设计简单、无需外部布线以及降低封装复杂性。
如本申请所定义，神经信号包括对应于彼此通信的神经元的神经冲动。神经信号包括以动作电位和局部场电位的形式通过神经元传播的电信号。该电信号通常被称为神经信号，由本申请所述的MINI设备的电极感测或检测。神经元可以包括运动神经元、感觉神经元和中间神经元中的一个或多个。
MINI设备将记录的信号在模数转换器中转换为数字信号(在某些实施例中，数字数据流可能被压缩)，然后无线传输到处理站进行分析和记录。
本申请描述的实施例提供几个期望的特征：(1)片上集成柱电极阵列；(2)后面集成RF(射频)平面线圈和电容器，以及(3)低功率小尺寸放大器阵列和***电路，用于神经信号的高吞吐量和这些信号的记录。图2B和2C示出了MINI设备的前面和后面，且在图2A中为穿过MINI设备的横截面，示出了各种器件层和互连。
图2A示出了单片集成神经接口(MINI)设备200A的截面图；MINI设备200A包括前面层207和后面层211，有时统称为芯片203。通常将前面层207和后面层211单片集成以将芯片203形成为单个MINI设备200A。RF平面线圈230用斜线阴影表示。前面层207包括外表面209。后面层211包括外表面213，其中表面209和表面213通常为顶层和底层。术语“顶”和“底”不是限制性的，而是用作参照框架。顶和底可以为第一和第二。
还参照图2C，示出了图2A的MINI装置的后面层211的透视图。MINI设备200A的后面层211可以包括钝化层290，表示为点阴影线。钝化层290例如是保护材料或外壳以防止腐蚀。后面层211包括RF平面线圈230，用斜线阴影线表示，通过施加例如线圈形式的铝图案形成，最佳如图2C中所示。铝图案集成到后面层211中，使得铝图案通常暴露于外部，从而可以接收或发送射频(RF)信号，如将结合图2D更详细地进行讨论。
RF平面线圈230的相对端与表示为纯黑色的硅通孔(TSV)240通过接口连接，其中，TSV 240集成到前面层207中，如关于图5A-5F所描述的。包含金属的TSV 240的底端或最宽端直接附接或连接到RF平面线圈230的多个部分。作为非限制性示例，TSV 240的金属可以包括铜(Cu)。通常，TSV 240的底端附接到RF平面线圈230的内表面，其中RF平面线圈230的外表面暴露以用于传输。具体地，RF平面线圈230可以形成大致U形。U形包括两个分支。每个分支的宽度为至少TSV 240的底侧的长度。每个分支连接TSV 240，分别延伸到IC 213，以交叉阴影线表示。
图2B示出了图2A的MINI设备的前面层207的透视图。前面层207包括集成电路层213，如将结合图2D更详细地讨论的。TSV 240在集成电路(IC)213处被截断。前面层207包括顶表面或外表面209，所述顶表面或外表面209形成于IC层213的一部分中，IC层213以交叉阴影线表示。IC层213具有第一层部分253和第二层部分255。第一层部分253具有直接连接其上的TSV 240，TSV 240将RF平面线圈230连接到RF(无线电)收发器(TX/RX)220(图2D)。第二层部分255在第二层部分255下方通常比第一层部分253窄，并且形成直至第一层部分253的台肩或台阶。
后面层211还包括以垂直阴影线表示的电容器层201。电容器层201的长度小于第一层部分253的长度且大于第二层部分255的长度。电容器层201的远端直接耦合到第二组TSV 242。TSV 242通常与TSV 240相同。TSV 242通常可以在第二(底)层部分255的相对侧上耦合到第一(顶)层部分253。
IC层213的顶部上集成有柱电极阵列210。阵列210的每个电极对应于不同的通道。MINI设备200A可以具有1000个或更多的电极。
MINI设备200A根据以下步骤制造：根据互补金属氧化物半导体(CMOS)工艺制造集成电路；后CMOS处理以在芯片上形成柱电极阵列；蚀刻基板(或采用基板研磨/抛光技术)以将基板厚度减小至约50μm(在一个实施例中)以提高基板柔性；在基板的后面上图案化电容器和射频(RF)平面线圈；通过用与CMOS技术兼容的绝缘材料(例如，SiO2/Si3N4/SiC)和材料处理围绕裸片形成低漏电屏障(low-leakage barrier)。SiC是碳化硅。SiO2是二氧化硅。Si3N4是氮化硅。
通过单片集成每个设备部件，消除了外部布线的使用，因为所有部件连接均在集成电路内进行，而与辅助外部设备的连接则通过射频链路进行。在没有易受体液腐蚀的裸露电线和连接的情况下，阵列和处理部件的集成消除了对用于植入式神经传感器阵列的常规封装要求。通过在芯片上的阵列和设备部件之间形成互连，所述设备可以轻松容纳1000个(或更多)电极。
图5A-5F示出了使用如图2A中的虚线框241所示的硅通孔(TSV)来集成MINI设备的RF平面线圈的后面的步骤。图5A-5F的步骤以截面图表示步骤500A、500B、500C、500D、500E和500F，形成图2A中的虚线框241中的部分。RF平面线圈的后面的集成使用硅通孔240(图2A)。RF平面线圈的相似层在每个不同的步骤中具有相同的阴影线。因此，每层的附图标记在图5A-5E中通常使用一次。另外，图2A的框241中的层的阴影线匹配图5A-5F的阴影线。
在图5A，用于后面集成的步骤500A可以包括形成适合于单片集成的第一材料层560，其代表前面层507。作为非限制性示例，第一材料层560可以包括硅(Si)。不用阴影线表示的第一材料层560包括前面层507和底侧562B。前面层507的一部分在其上形成有MINI设备200A的由交叉阴影线表示的部件的集成电路540。
在图5B，用于后面集成的步骤500B可以包括在第一材料层560中的KOH蚀刻，以形成通孔腔566B。通孔腔566B沿着横截面图具有大致为截头的三角形形状，并且由第一材料层560界定边界。用正方形阴影线表示的光刻胶(PR)层564A，在通孔腔566B的第一侧上形成。同样，PR层564B在通孔腔566B的相对侧上形成。
在图5C，用于后面集成的步骤500C可以包括氧化第一材料层560的底侧562B的剩余部分以形成例如表示为点阴影线的氧化物层570。氧化物层570可以包括二氧化硅(SiO2)。氧化物层570沿着在通孔腔566B的相对侧上的剩余底侧562的表面以及通孔腔566B的壁形成，以形成通孔腔566C。硅的氧化可以包括热氧化以形成薄氧化物层570，同时保持通孔腔566C的大致截头的三角形形状。
在图5D，用于集成后面的步骤500D可以包括在通孔腔566C内的铜(Cu)电沉积(图5C)。腔566C填充有一定量的铜(Cu)，使得铜填充腔566C的空的空间并在氧化物层570之间，以形成TSV 575(即，通孔240)，也以实心黑色填充表示。可以填充腔566C，使得TSV 575的底侧576与氧化物层570基本齐平。
在图5E，用于后面集成的步骤500E可以包括形成铝图案585，以斜线阴影表示，沿着TSV 575的底侧576的整个长度和氧化物层570的一侧延伸。作为非限制性示例，铝图案585可以包括RF线圈图案585以形成RF线圈(即，图2C的RF线圈230)。
在图5F，用于后面集成的步骤500F可以包括在形成于第一材料层560之上的剩余氧化物层570之上施加钝化层590。RF线圈图案585可以保持暴露以允许数据传输和功率接收。钝化层590也表示为点阴影。钝化层590的厚度可以形成具有外后面表面511的后面层509。
已对RF线圈进行仿真或建模，并实现大约16.5mW的功率传输。
同样，电容器和RF平面线圈(用于如下所述的数据传输和功率生成)集成在基板的后面(或前面)上，可通过同时无线功率(以大约10mW)和数据传输实现无电池操作。功率使用无线感应充电技术进行传输，由此电磁场将能量从外部电源传输到其中一个RF平面线圈。电容器和线圈使用常规的CMOS工艺制造，并使用硅直通导电孔连接至集成电路内的其他电路元件。
在具有两个RF线圈的实施例中，第一线圈通过RF链路提供数据传输，第二线圈响应于经由RF链路耦合到第二线圈的外部电源产生功率。
根据OOK(开关键控)调制方案，数据从第一RF线圈以大约900MHz的频率传输，与其他用于数据传输协议的数字调制方案相比，具有很高的功率效率。
在一个实施例中，通过由外部电源产生的电磁场的RF耦合，大约10mW的功率以2.64MHz(或在任何情况下小于3MHz)的谐振频率提供。此功率水平低于联邦通信委员会(FCC)颁布的RF安全准则。这些安全准则将投射到患者或对象身上的功率水平限制为100mW/cm2。另外，为了使放射线引起的组织损伤最小化，使用了低频功率传输信号，因为众所周知，水是这种低频信号的不良吸收体。
下表1列出了神经接口设备内每个部件的大致功耗范围。
集成的部件
预期功耗范围
放大器阵列(200-1000nW/ch)
0.2-1mW
12位模数转换器
0.4-2mW
数字处理器
0.4-2mW
OOK遥测单元
0.25-5mW
整个MINI系统
≤10mW
来自外部电源880的RF功率信号(图8A-8B)在第二线圈中产生交流信号。第二线圈和硅基板的紧密耦合可能产生使功率传输衰减的寄生电容，因此第二线圈设置在设备的后面。
在第二线圈和外部电源之间的间隔距离约为1.5cm时，可以优化功率传输效率。转换为直流(DC)后，对所得信号进行滤波，通过稳压器设置输出电压。
需要相当大的电容器来对转换后的直流信号进行滤波。为了获得1μF大的电容以进行适当的滤波和随后的电压调节，在基板的后面上设置占据约25mm2面积的金属-绝缘体-金属(MiM)电容器。
功率传输线圈和电容器设置在由钝化层隔开的基板的不同层中，以避免干涉效应，最佳如图2A所示。
在另一个实施例中，可以将电池结合到单片设备中，从而消除RF功率耦合以向设备的部件提供实时功率。优选地，RF功率耦合将用于给电池充电。
在另一个实施例中，对于增大的功率传输特别有利，使用绝缘体上硅(SOI)基板代替硅基板。该实施例增大了硅块和平面线圈之间的距离，从而降低了寄生电容。
在又一个实施例中，基板尺寸增大到超过25mm2，以允许增大线圈的电感和品质因数，同时减小线圈串联电阻。更大的基板也允许制造更大的线圈。在任何情况下，MINI设备都可以保持低于当前最新BCI系统的大小，其大小约为68.64cm3，阵列中约有100个电极。
薄基板提供约0.0125cm3的MINI设备体积，大大小于当前最新技术的设备，即68.64cm3。50μm的厚度为在颅骨下植入提供了基板灵活性。而且，将所有部件集成到芯片上简化了外科植入程序。
图3A-3D示出了与MINI设备中的片上柱电极阵列的片上金电极的无引导电沉积相关的步骤；在图3A，用于无引导电沉积形成片上金电极的步骤包括步骤300A，其中开口315A在覆盖在CMOS裸片305A上的铝(Al)层中形成。示出柱310A升高高于CMOS裸片305A，且用于电极的片上集成。在图3B，步骤300B包括在CMOS裸片305B上通过护垫(pad)310B蚀刻部分315B中的Al。在图3C，在步骤300C，通过电沉积在护垫部分310C上镀镍315C。镍不延伸到CMOS裸片305C。在图3D，在步骤300D，在部分310D中在镍层上电镀金315D。镀金不延伸到CMOS裸片305D。
片上电极阵列210(图2A)使用电沉积技术形成。因为电沉积是各向同性的沉积工艺，所以通过使用图案化的光刻胶(PR)层引导电沉积工艺来制造高纵横比的柱电极。
图4A-4F示出了引导电沉积以制造具有钨芯的柱电极455的逐步图400A、400B、400C、400D、400E和400F，最佳如图4F所示。相同的部件将具有相同的附图标记。但是，如果改变了部件，则附图标记将包括一撇或两撇的指示符。因为图4A-4F具有相似的附图标记，但是一旦在一个附图中提到了一个附图标记，除非在描述下一幅附图时有必要，否则可能不再引用该附图标记。柱电极阵列的一个合乎需要的特性是在外科手术过程中和植入后对由脑表面引起的剪切应力的高结构抵抗力。因此，在一些实施例中，每个柱必须表现出高的杨氏模量。在一个实施例中，每个电极包括钨芯和金外表面，产生相对刚性的柱和电极。阵列210的实施例包括取决于植入部位的不同的形状和长度。优选地，每个柱为至少50μm长以穿透人的硬脑膜或软脑膜。
在图4A，将关于CMOS裸片403的形成对步骤400A进行描述，CMOS裸片403包括在其中嵌入或集成的集成电路(IC)413，如关于图2A和2D所描述的。为了说明的目的，IC 413以成层的虚线框表示。CMOS裸片403可以由例如硅树脂制成。导电引线411嵌入在CMOS裸片403中并耦合到IC 413。可以提供其他引线。
CMOS裸片403在其顶侧上嵌入铝(AL)护垫415或条带(以点阴影线表示)，并电耦合到导电引线411。导电引线411在Al护垫415下。Al护垫415或条带具有第一高度和宽度。AL护垫415在CMOS裸片403的由双点虚线表示的顶表面405的平面上方，并且直接嵌入在柱345下。柱345由氧化物层407形成，例如由二氧化硅(SiO2)制成，施加在CMOS裸片403的顶表面405上和Al护垫415的顶上。由于AL护垫415在CMOS裸片403的顶表面上方，所以形成了被称为柱345的凸起部分。
在图4B，步骤400B包括蚀刻氧化物层407，使得柱345'在其中形成向下延伸到Al护垫415的顶表面的开放通道440或通路。在图4C，步骤400C包括通过开放通道440'蚀刻Al护垫415'，从而通过柱435'的通道440'去除Al护垫415'的材料，以减少一定量的Al护垫415'并同时形成电极支撑基(ESB)腔425。ESB腔425的宽度可以与Al护垫415的宽度相同。ESB腔425的宽度应大于开放通道440'的宽度。
在图4D，步骤400D包括在氧化物层407和对应的柱435'上方形成图案化的光刻胶(PR)层442，以水平阴影线表示。光刻胶层442的高度为电极所需高度的函数。PR层442具有开放通道440”。因此，开放通道包括形成在柱435'中向下直至蚀刻的AL护垫415'的开放通道440'和PR层442中的开放通道440”两者，从而形成向下到达ESB腔425的畅通通道。在一些实施例中，除了在ESB腔425中，开放通道440'和开放通道440”可以包括相同的直径。
在图4E，步骤400E包括在ESB腔425内形成电极导电芯基座445，用斜阴影线表示，并且沿着开放通道440'的剩余长度和开放通道400”的长度形成导电电极芯447，也用斜阴影线表示。步骤400E可以包括用导电金属电镀ESB腔425和开放通道440'和440”以填充腔425和通道400'和400”两者以形成固体一体式电极芯结构，其可以包括由集成的电极基座445支撑的电极芯447。在一些实施例中，电镀可以包括在PR层442的顶表面443上方延伸电极芯447的长度。在一些实施例中，导电金属包括钨或其他结构坚固的材料。
在图4F，步骤400F包括去除PR层442，并且随后用金(Au)层450(用方形阴影表示)封装并完全包围在柱435'上方延伸的导电电极芯447。金层450向下延伸至柱435'。金层450还封装导电电极芯447的尖端。导电电极455包括金层450、导电电极芯447和与CMOS裸片403中的导电引线411电连通的电极基座445。
作为非限制性示例，金层450被电镀在电极芯447的暴露的周界表面上和周围。
在另一个实施例中，将柱结构阵列替换为平面电极阵列。使用后一种阵列的设备必须硬膜下植入，而不是像柱结构那样在硬脑膜上植入，因为平面阵列电极无法穿透硬膜的厚膜。
图2D还示出了系统框图，描绘了MINI设备200D的主要部件。在一些实施例中，来自电极阵列210中的每个电极的信号被放大器阵列212中的相关联的放大器以一一对应的方式放大。使用多路复用器(MUX)214对多个电极信号进行多路复用(例如使用10MS/s的时分多址(TDMA)方法)，并且例如，在模数转换器(ADC)216中将其以120Mbit/s转换为数字形式。例如，在处理器218中处理数字信号以进行数据压缩。处理器218可以是数字信号处理器。来自处理器218的信号可以提供给射频(RF)收发器(TX/RX)220，以形成RF信号，用于通过线圈230向芯片外无线传输至信号分析设备，以在远端位置进行记录和分析。
TDMA多路复用错开了所有积分周期，因此，在对来自一个放大器的数据进行读取时，所有其他放大器继续对检测到的信息进行积分。该复用方案可以使信噪比(SNR)最大化，并使电路复杂度最小化。
同样如图2D所示，通过RF链路将功率提供给MINI设备200D，通过AC-DC转换器222转换为直流(DC)，通过电压调节器224调节至适当的电压，然后提供给设备部件。AC表示交流电。
各种放大器配置可用于本发明的单片神经传感器。根据一个实施例，MINI设备200D包括用于阵列210的每个电极的阵列212的一个低噪声放大器(LNA)。通常，这是一种更节能的设计，但需要更大的面积来容纳放大器。在一个实施例中，1000放大器阵列210占据约10mm2的面积，以10kS/s(千样本/秒)的采样率具有大约5μVRMS的噪声水平。由于该设计具有可扩展性，超过1000通道、1000放大器和1000电极是可能的。
图6A示出了具有固有正弦滤波器的神经记录电路600。设备内的放大器根据积分周期使用正弦滤波器提供固有的混叠噪声抑制；这种滤波改善了整体信噪比(SNR)。该放大器使用具有积分电容器Cint 617的稳压器。在电极610处由神经活动产生的电势(Vneural)使电容器CE 619上的电势下降，并且所产生的电流在电容器Cint 617积分，然后将其周期性地显示为晶体管603的源极处的电压(Vreadout)。电流源613提供耦合到晶体管601的源极的电流(Ibaseline)。晶体管601和602的漏极耦合在一起并连接到晶体管603的栅极。在至电容器Cint 617的路径上以及在晶体管601和602的漏极与晶体管603的栅极之间的路径上连接开关SW1。开关SW1断开和闭合到电容器Cint 617的路径。
晶体管601的栅极连接到运算放大器(OPA)611，运算放大器(OPA)611接收输入Vref和Ibaseline。电极610还通过电容器CE 619连接到放大器(OPA)611的输入。
从以下公式可以看出，显示的电压表示Vneural：
将高频正弦波施加于Vref，以在正弦波频率下有效地“重新采样”Vneural。在该频率下，输入电容器的阻抗(sCE)是恒定的，因此消除了电压增益的频率相关性：
在一个实施例中，通过将增益参数设置为scarrier＝2×π×5kHz，CE＝2pF，Cint＝63fF，tint＝100μs，将电压增益调节为100。以100×100μm2的大小，在10kS/s的采样率下，噪声水平约为5μVRMS或更低。因此，在一个实施例中，放大器阵列为3.2×3.2mm2，不包括诸如定时和多路复用器电路之类的***电路。
根据另一个实施例，放大器包括电容器反馈放大器，以抵消电压增益中的频率分量。这样的放大器在本领域中是众所周知的。
图6B示出了使高频衰减导致混叠噪声的固有滤波器的图形表示650。积分系统的固有滤波器会使高频衰减，导致混叠噪声。正弦滤波器预期的截止频率10kS/s时为～4.4kHz。
图7A示出了1000通道放大器阵列712和神经记录电路700的一部分。在图7A，1000通道放大器阵列712的每个放大器可以是皮安放大器，经由电极用于神经记录。放大器阵列712的一部分712A被扩展。
图7B示出了与最先进的电生理放大器Axopatch 200B相比，图7A的设计的CMOS放大器的噪声频谱密度的图形表示750。
图8A示出了第一MINI系统800A。MINI系统800A包括具有所示的后面211的MINI设备200C和远程系统850A。MINI设备200C显示为植入对象S的大脑870。MINI设备200C配置为与远程分析器875A通信，诸如关于图19所描述的计算机系统。外部电源880配置为向MINI设备200C提供功率信号。远程系统850A可以包括远程分析器875A和外部电源880。远程系统850A可以是一个设备或两个单独的设备。远程系统850A和MINI设备200C之间的距离可能受限于数据信号和功率信号的无线通信范围。在一些实施例中，通信使用遥测。系统800A可以用于例如从植入了MINI设备200C的对象S开发模型数据。
图8B示出了与假体设备860一起使用的第二MINI系统800B。第二MINI系统800B包括远程系统850B，其可以包括外部电源880和附接或嵌入在假体设备860中的计算设备875B。计算设备875B可以包括处理器、存储器、记录在存储器中的指令和/或关于图19的计算机系统描述的一个或多个其他部件。假体设备860可以包括一个或多个致动器865，其可以基于来自MINI设备200C的传感器神经数据进行控制，其中，远程系统850B和MINI设备200C可以配对在一起，以在它们之间进行专用通信。在一些实施例中，MINI设备200C仍然能够与远程系统850A和850B通信。
图9A-9C示出了使用金电沉积来制造片上电极阵列的步骤。在图9A，步骤900A可以包括直接在CMOS芯片上使用电镀协议。首先，最佳如图9A中所示，通过铝蚀刻去除顶部金属层907。顶部金属层907可以包括铝和铜。作为非限制性示例，可以使用用于步骤900A的湿蚀刻工艺。
在图9B，步骤900B可以包括镀镍(Ni)以形成镍(Ni)层917。例如，可以使用电沉积来施加Ni层。在图9C，步骤900C可以包括用金(Au)镀Ni层以形成金层927。对于电镀，将基于电流镜电路的内部电流源电路设计到CMOS集成电路中，以通过电镀过程吸收恒定电流。如图9C所示，形成自对准电极阵列210。
图9D示出了根据使用图9A-9C的步骤形成的电极，使用片上电镀电极的多巴胺测量的图形表示950。对用于片上记录和在图9A-8C中形成的电镀电极进行质量测试。为了测试图9A-9C中的电极，将500μM的多巴胺溶液施加到CMOS芯片的表面。如图9D中所示，这成功地进行了记录。多巴胺的测量值不直接反映这些电极的预期动作电位测量值，但会测试制造过程的稳定性和有效性。
图10A-10B示出了电镀电极1045的图像1000A和1000B的俯视图以及通过聚焦离子束(FIB)切割片上电极的截面图。FIB允许从一角度捕获扫描电子显微镜(SEM)图像以显示片上电极1045的横截面。然而，观察到了电镀方法的不利方面。当测试用于制造本申请所述的MINI设备的单片集成方法时，跟踪了电极的可靠性和鲁棒性。尽管在图9D中示出了成功的测量，对图9A-9C中的方法的测试缺乏稳定性和可靠性。关于图10B，示出了在柱1035中形成柱电极1045的电镀工艺的图像1000B引起不稳定性。如图10B所示，在电极1045的电镀金属与MINI设备的CMOS芯片或裸片1003之间清晰可见小的空隙1066(亚微米)。这是不希望的，因为电解液可能会泄漏到空隙中并损坏MINI设备的CMOS芯片或裸片1003。
本申请所述的后CMOS工艺可以用于制造电极阵列210的片上电极1045(图2D)，使用的标准光刻工艺将参照图12A-12C描述。另外，后CMOS工艺可以用于在CMOS芯片1003上制造1024个片上金电极，可以用于动作电位测量，如将结合图13A-13B所述。图12A-12C示出了用于平面电极和SU-8阱1219C的片上集成的后CMOS处理步骤的截面图。CMOS芯片的顶层金属层在大多数常规CMOS工艺中为铝铜合金，由于铝对电解液的高反应性，因此不足以用于生物传感。这不仅导致电生理记录中的高偏移，从而导致高散粒噪声，还可能由于漏水而导致芯片损坏。可极化的电极材料，例如金和铂，由于反应性低，因此更适合用于电生理记录。图11A-11C示出了如图12A-12C所述的用于平面电极和SU-8阱的片上集成的后CMOS处理的步骤的俯视图。所以，图11A-11C和图12A-12C将一起进行描述。图11A-11C中的一些附图标记出现在图中，其中相同的附图标记指代图中的相同元件，因为有些元件在图11A-11C中看不到。
图11A和12A示出了步骤1100A/1200A，包括形成具有由氧化物制成的第一层1207的CMOS裸片1203，所述第一层1207覆盖或形成在CMOS裸片1203的材料上。柱1235形成用于每个电极。护垫1235的中心向第二(金属)层1215打开，所述第二(金属)层1215可以包括铝或铝和铜的合金，第二层1215可以在形成护垫1235和第一(氧化物)层1207之前沉积在CMOS裸片1203上。图11B和12B示出了步骤1100B/1200B，包括图12的具有第三层1217B的CMOS裸片，所述第三层1207覆盖在柱1235和第一(氧化物)层1207的一部分上。层1207的部分1212(图12A)不包括覆盖的第二层1217B。第二层1217B包括金(Au)。
图11C和12C示出了步骤1100C/1200C，其包括图12B的具有第三层(金层)的CMOS裸片1203，所述第三层(金层)使用剥离工艺进行图案化，随后制造第四层1219C，所述第四层1219C覆盖在第三层的一部分和第一层1207的一部分1212上。第四层1219C可以是SU-8层。护垫中的通道也被第四层1219C填充。在SU-8层的一部分中形成阱1221C，所述SU-8层也覆盖在第三层1217C上。阱1221C是贯穿SU-8层1219C直到例如由金制成的第三层1217C的开口。
图13A示出了在各种迹线宽度上恒定耦合系数的图示1300A。图13B示出了在各种螺旋匝上的恒定耦合系数的图示1300B。RF平面线圈可以提供无线功率传输。RF平面线圈可以包括方形螺旋线圈。使用ANSYS高频结构仿真器(HFSS)进行研究。电感性链路的功率传输效率取决于耦合系数、电感和串联电阻。众所周知，耦合系数(k)是距离、外直径、内直径、迹线宽度(图13A)、间距，匝数(图13B)的函数。由于参数的复杂相关性，确定两个线圈的最佳设置是一项具有挑战性的任务。在分析中，发明人观察到，在影响方形螺旋线圈的耦合系数的许多参数中，发送(TX)和接收(RX)线圈的外直径(OD)和内直径(ID)是需要考虑的重要因素。只要OD和ID保持恒定，则间距、迹线宽度和匝数对耦合系数的影响就很小(图13A-13B)。该观察结果与圆形螺旋线圈的观察结果一致。图14A示出了方形螺旋线圈作为与rxID/rxOD的间距(z)的函数的最佳几何值的图形表示1400A。使用此观察结果，基于HFSS仿真示出了基于广泛的ID和OD范围的最佳耦合系数。利用该数据，开发了用于最佳方形螺旋线圈的线圈设计方法和Matlab宏。Matlab宏需要根据制造能力在设计约束条件下的输入参数，并且使用这些参数，宏在几秒钟内扫描接收线圈和发射线圈设计的所有可能组合，以输出一组设计参数，实现最高的功率传输效率。可以使用标准光刻法来制造线圈，以测量功率传输效率。
图14B示出了方形螺旋线圈作为与txOD/rxOD的间距(z)的函数的最佳几何值的图形表示1400B。图14C示出了方形螺旋线圈作为与txID/txOD的间距(z)的函数的最佳几何值的图形表示1400C。较大的黑点表示在特定z处可实现的最高k(kmax)。每个黑点与一条线相交。每条线具有第一组较小的点，指示导致高于0.9kmax的几何值，以及第二组较小的点，其低于0.9kmax。低于0.9kmax的较小点位于每条线的上下点处。在图14A中，在第一条直线0.6处及以上的点是第二组较小的点。第一条直线上的其余点属于第一组点。在第二条直线上，同一条直线上的前3个点和最后7个点是第二组点的一部分。其余的较小点是第一组点的一部分。在最大点和最小点处的每个图形都包括第二组较小点中的一个或多个点。
图15A示出了包括以标准的0.35μm CMOS工艺设计的1024通道脑机接口芯片的MINI设备1500A。所示放大器和电极对阵列1566为32×32。但是，可扩展性允许添加更多的电极/放大器对。可以使用0.35μm标准CMOS工艺制造CMOS工艺和MINI设备1500A。MINI设备1500A可配置为1000通道单片式脑机接口设备。芯片可以包括标记为1566的1024个片上放大器和1024个片上电极对，片上无线功率线圈1530、片上无线数据线圈1531、发射器、电压调节器和整流器。
图15B示出了用于图15A的MINI设备1500A的放大器和电极对阵列1566。每个放大器和电极对1566可以占据大约70μm×70μm的面积，如图15B所示，整个芯片占据大约3.8mm×3.8mm。显示了接地GND和时钟CLK。
图16A示出了用于压缩神经记录的增量调制器1600A的示意图，其中该示意图包括两个比较器1623和1625，当检测到电压的变化高于/低于预设阈值时，在线路1633上触发复位脉冲。典型的神经记录系统由电压放大器和模数转换器(ADC)组成。使用电压放大器放大神经电势，ADC将模拟值转换为数字值，以进行数据处理和传输。然而，该方法引入了来自ADC的大功率消耗和由于ADC的尺寸的大面积消耗，这对于低功率植入设备来说都是不利的。与典型的神经记录系统不同，在一些实施例中，MINI设备可以包括增量调制器，其不需要ADC并且具有高数据压缩能力。
在电极1610处检测到的神经信号Vneuron将通过输入电容器(C2)1641产生输入电流Ineuro。该电流将在反馈电容器(C1)1639上积分，并改变输出电压Vout。输出电压Vout可以表示为：Vout节点1644将连接到两个比较器1623和1625，它们在检测周期期间检测Vout高于ΔVth的增大或低于ΔVth的减小。比较器1623接收+ΔVth，比较器1625接收-ΔVth。比较器1623和1625中的每一个的输出被输入到与门1627。输出1629在线路1633上发送到晶体管1631的栅极G，该晶体管可以是金属氧化物半导体场效应晶体管(MOSFET)。晶体管1631的源极S连接到电容器1641和1639之间的节点，在此产生电压Vneg。Vneg节点馈入比较器1617，该比较器在一个端子处接收Vref并在第二端子处接收Vneg。比较器1617在节点1644处产生电压Vout。
图16B示出了电压Vout高于Vref(在1652范围内)加ΔVth(在1658范围内)的电压上升引起粗数字脉冲(即脉冲1654、1668和1670)和低于Vref-ΔVth的电压下降引起细数字脉冲(即脉冲1662、1666和1672)的图形表示1600B。范围1652和1658由虚线1656分隔。在图16B中示出了由脉冲序列1660表示的6个循环的示例。由于-Vneuron引起的Vout高于Vref+ΔVth的电压增加产生宽脉冲(两个1比特)。同样，由于+ΔVneuron低于Vref-ΔVth的电压下降产生短脉冲(单个1比特)。脉冲的宽度可随后用于识别记录的ΔVneuron的极性。不论何时满足阈值条件(Vref±ΔVth)中的任一个时，脉冲将变高，通过与1627逻辑复位电容器(C1)1639，建立Vout＝Vout＝Vref，以重新发起新的检测周期。
图17A示出了基于增量调制器和传统的神经记录系统的神经信号采样1700A，其中，尖峰为1-mV神经尖峰的示例，三角形(▲)指示增量调制器将在哪里采样，而叉号(×)示出传统系统将在哪里采样。在图17A-17C中示出了对增量调制器的仿真研究。在这项研究中，将具有1mV峰值的示例动作电位输入到增量调制器和传统的神经记录系统。通常，脑电图(ECoG)测量产生30μV–5mV的神经尖峰。传统的神经记录系统以恒定速率对神经信号进行采样，如图17A中的叉号(×)所示。增量调制器仅对电压变化敏感，因此不会测量由于噪声引起的微小微伏波动。增量调制器的采样在图17A中用三角形(▲)表示。每个增量调制器的样本立即在如图17B中所示的脉冲序列中生成单个或两个1比特脉冲。
图17B示出了基于基于增量调制器的采样对神经信号采样的脉冲序列1700B。在该示例中，增量调制器生成57比特数据或脉冲序列，可用于重构具有高度匹配的原始信号。图17C示出基于增量调制器的样本重构神经信号1700C。图17D示出了基于恒定速率采样的神经信号1700D的重构。可以看出，信号1700C和1700D彼此高度匹配。但是，假设使用12比特ADC，则常规恒定速率采样生成49个采样，对应于588比特数据。这是10倍以上的数据压缩。每种方法对信号重构的比较表明，与来自增量调制器的尖峰处的原始灰度信号具有相当的或更好的相似性。因此，使用增量调制器，可以实现神经信号的压缩感测而没有失真。
图18示出了使用简单运算放大器(OPA)1809和两个伪比较器1839A和1839B的增量调制器1800的核心电路示意图。增量调制器1800的电路设计可以满足两个条件。第一条件可以与增量调制器1800的尺寸相关联以适合在小区域中。第二条件可以包括最小的功耗，以在没有集成电池的情况下无线操作MINI设备。因此，MINI设备可以使用简单运算放大器(OPA)1809和两个伪比较器1839A和1839B。
复杂运算放大器(OPA)设计可以具有高增益和带宽，这需要高功耗和大占位空间。为了使OPA 1809的反相和非反相半部之间的失配最小，可能需要投入较大的面积来输入和加载晶体管。由于采用简单OPA设计即可轻松实现～200V/V的增益和～50kHz的带宽，因此MINI设备可以使用基于5晶体管的OPA将大面积给晶体管专用，表示为M1-M4。在一些实施例中，可以使用诸如放大器1819和1829的2级放大器来将总增益设置在5,000-16,000V/V之间。为了有效地使用硅区域，可以使用半共享的OPA 1809。节点1822接收表示为Vneuron的神经元或神经信号。晶体管M1-M17可以是MOSFET型晶体管。
放大器1819和放大器1829共享放大器(OPA)1809的非反相半部，其中放大器(OPA)1809可以包括多个晶体管，表示为M1、M2和M9。放大器1819为第一级放大器，并且可以包括具有电容器C10和C11的晶体管M3、M4和M7。电容器C10连接到节点Vout1和晶体管M4的栅极。晶体管M3和M4的漏极一起连接到节点Vout1。晶体管M7的漏极连接到节点Vout1。晶体管M7和M8的源极接收电压Vref。晶体管M7和M8的栅极接收脉冲信号。晶体管M2和M9的栅极分别接收电压Vref和Vbn。偏置电压Vbn可以为约0.5V，并在芯片内内部设置。晶体管M2的源极和晶体管M9的漏极连接在一起，并与晶体管M4和M6的源极相连。
放大器1829为第二级放大器，具有晶体管M5、M6和M8以及电容器C12和C13。晶体管M5和M3的栅极连接到晶体管M1的栅极。放大器1819和1929通常彼此成镜像。然而，节点1822通过电容器C11连接到晶体管M4的栅极。晶体管M3、M4和M7的漏极处的电压Vout1的节点也可以连接到节点1832。
Vout2的节点连接到晶体管M5、M6和M8的漏极。电容器C12连接到Vout2节点和晶体管M6的栅极。电压Vout2分别连接到伪比较器1839A和1839B的晶体管M10和M15的栅极。
比较器通常使用全差分放大器制成，但这会消耗大量功率和面积。相反，可以使用包括晶体管M10-M17的第一和第二伪比较器1839A和1839B，其包括两个级联共源极放大器，以低功率在弱到中等的反相下工作。第一伪比较器1839A的好处可以是，与对晶体管尺寸变化几乎没有容忍的全差分放大器相比，晶体管尺寸的工艺变化对性能的影响最小。
晶体管M14和M15的漏极连接到晶体管M17的栅极。晶体管M14和M16的栅极接收电压+Vbp。晶体管M16和M17的漏极可以例如通过与非部件(未示出)产生触发器2。偏置电压Vbp也在芯片内内部设置。
晶体管M10和M11的漏极连接到晶体管M12的栅极。晶体管M11和M13的栅极接收电压-Vbn。晶体管M12和M13的漏极可以例如通过与非部件产生触发器1。
包括晶体管M10-M13的第一伪比较器1839A是用于高阈值(Vref+ΔVth)，包括晶体管M14-M17的第二伪比较器1839B是用于低阈值(Vref-ΔVth)。例如，一脉冲将通过使用与非门(未示出)合并表示为触发器1和触发器2的两个信号生成。当任一阈值条件均满足时，脉冲需要在固定的时间段内保持高电平，以避免过早复位。为此，可以使用锁存器和D触发器。电压Vth为阈值电压。
在3.3V电源下，放大器(OPA)1809上的200nA偏置和每个共源极放大器的50nA偏置的情况下，增量调制器的估计功耗为～700nW(纳瓦特)。与模拟电路相比，数字电路的功耗预计可以忽略不计。
神经感应电路和无线功率传输不仅影响神经接口，还影响其他传感器应用。本申请的实施例可以使用使用半共享结构的低功率感测电路。该电路拓扑也适用于高通量应用，有效地将功耗降低一半。这种高效的低功率放大器设计使用半共享结构来节省功率。
感觉皮层和初级运动皮层中大量神经元群的长期记录揭示了编码到神经信号中的详细信息，并通过用高通量BMI设备刺激皮质来指导恢复认知和运动行为的研究。在这样的设备中，信息的质量取决于被测量/刺激的神经信号的密度和分辨率。因此，MINI设备提供了配置用于大规模记录能力和高通量的脑机接口。
图19为示出实施例的系统可以在其上采用的计算机系统1900的硬件的框图。计算机系统1900包括通信机制，例如总线1910，用于在计算机系统1900的其他内部和外部部件之间传递信息。本申请所使用的计算机设备可以包括少于计算机系统1900的部件。信息被表示为可测量现象的物理信号，通常是电压，但在其他实施例中，包括诸如磁、电磁、压力、化学、分子原子和量子相互作用的现象。例如，南北磁场或零和非零电压代表二进制数字(比特)的两个状态(0、1)。其他现象可以代表较高基的数字。测量之前的多个同时量子状态的叠加表示量子比特(qubit)。一个或多个数字的序列构成数字数据，用来表示一个数字或字符的代码。在一些实施例中，被称为模拟数据的信息由特定范围内的近乎连续的可测量值表示。计算机系统1900或其一部分构成用于执行本申请描述的一种或多种方法的一个或多个步骤的装置。例如，本申请描述的制造步骤可以是计算机实现的，从而使得用于形成基底(基于硅的基底)、TSV、电极、线圈、IC层、电沉积、电镀、蚀刻等的机器形成如本申请所述的MINI设备。其他计算机实现的方法可以包括通过MINI设备感测神经信号，以及将信号传递给分析设备，例如用于测试、校准、故障排除等。其他计算机实现的方法可以包括感测对象的神经信号并传递该神经信号至包括计算模块和控制执行器的假体设备。假体设备可以分析神经信号并控制假体设备的一个或多个控制致动器，以自动地控制假体设备的操作和/或运动。
二进制数字序列构成数字数据，用于表示数字或字符代码。总线1910包括许多并行的信息导体，以便在连接到总线1910的设备之间快速传输信息。用于处理信息的一个或多个处理器1901与总线1910连接。处理器1901对信息执行一组操作。该组操作包括从总线1910引入信息并将信息放置在总线1910上。该组操作通常还包括比较两个或多个信息单元，移动信息单元的位置以及例如通过加法或乘法来组合两个或多个信息单元。由处理器1901执行的一系列操作构成计算机指令。
计算机系统1900还可以包括连接到总线1910的存储器1904。诸如随机存取存储器(RAM)或其他动态存储设备的存储器1904存储包括计算机指令的信息。动态存储器允许计算机系统1900改变存储在其中的信息。RAM允许存储在称为内存地址的位置的信息单元独立于相邻地址的信息进行存储和检索。存储器1904还被处理器1901用来在执行计算机指令期间存储临时值。计算机系统1900还可以包括只读存储器(ROM)1906、连接到总线1910的非易失性持久性存储设备或静态存储设备，用于存储包括指令在内的不由计算机系统1900改变的静态信息。ROM 1906可以是安全的字节可寻址存储器(存储)设备或文件直接访问(DAX)存储设备。连接到总线1910的也可以是非易失性(永久性)存储设备1908，例如磁盘或光盘，用于存储包括指令的信息，即使计算机系统1900关闭或断电，该信息仍然存在。
包括指令在内的信息从外部输入设备1912提供给总线1910以供处理器使用，所述外部输入设备例如是包含由人类用户操作的字母数字键的键盘或传感器。传感器检测其附近的状况，并将这些检测结果转换为与用于表示计算机系统1900中的信息的信号兼容的信号。连接到总线1910的其他外部设备可以主要用于与人进行交互，可以包括用于呈现图像的显示设备1914，例如阴极射线管(CRT)或液晶显示器(LCD)，以及指点设备1916，例如鼠标或轨迹球或光标方向键，用于控制在显示器1914上显示的小光标图像的位置并发出与在显示器1914上显示的图形元素相关的命令。
在所示的实施例中，诸如专用集成电路(IC)1920之类的专用硬件连接到总线1910。专用硬件配置为针对专用目的而足够快地执行处理器1901未执行的操作。专用IC的示例包括：图形加速卡，用于生成显示器1914的图像；加密板，用于对通过网络发送的消息进行加密和解密；以及特殊外部设备的接口，例如重复执行某些在硬件中更有效地实现的复杂系列操作的机械臂和医疗扫描设备。
计算机系统1900还可包括连接到总线1910的通信接口1970的一个或多个实例。通信接口1970可以提供连接至各种外部设备的双向通信，所述外部设备使用它们自己的处理器进行操作，例如打印机、扫描仪和外部磁盘。通常，连接可以通过连接到局域网1980的网络链路1978进行，所述网络链路1978连接到具有自己的处理器的各种外部设备。例如，通信接口1970可以是个人计算机上的并行端口或串行端口或通用串行总线(USB)端口。在一些实施例中，通信接口1970可以是集成服务数字网络(ISDN)卡或数字用户线(DSL)卡或电话调制解调器，其提供至对应类型的电话线的信息通信连接。在一些实施例中，通信接口1970可以是电缆调制解调器，将总线1910上的信号转换为用于通过同轴电缆进行通信连接的信号或转换为用于通过光纤电缆进行通信连接的光信号。作为另一个示例，通信接口1970可以是局域网(LAN)卡，以提供至诸如以太网之类的兼容LAN的数据通信连接。无线链接也可以实现。诸如声波和电磁波(包括无线电波、光波和红外波)之类的载波在没有电线或电缆的情况下通过空间传播。信号包括载波的幅度、频率、相位、极化或其他物理属性的人为变化。对于无线链路，通信接口1970发送和接收电、声或电磁信号，包括红外和光信号，其携带信息流，例如数字数据。在一些实施例中，通信接口1970可以与遥测链路通信兼容，用于从MINI设备接收通信。
本申请使用术语计算机可读介质指代任何参与向处理器1901提供信息(包括用于执行的指令)的介质。这样的介质可以采取许多形式，包括但不限于非易失性介质、易失性介质和传输介质。非易失性介质包括例如光盘或磁盘，例如存储设备1908。易失性介质包括例如动态存储器1904。传输介质包括例如同轴电缆、铜线、光纤电缆以及在没有电线或电缆的情况下在空间中传播的波，例如声波和电磁波，包括无线电波、光波和红外波。本申请使用的术语计算机可读存储介质指除传输介质之外的任何参与向处理器1901提供信息的介质。
计算机可读介质的常见形式包括，例如，小软盘、软盘、硬盘、磁带或任何其他磁介质、光盘ROM(CD-ROM)、数字视频盘(DVD)或任何其他光学介质、打孔卡、纸带或任何其他带孔图案的物理介质、RAM、可编程ROM(PROM)、可擦除PROM(EPROM)、快擦编程只读存储器或任何其他存储芯片或磁带盒、载波或计算机可读取的任何其他介质。术语非暂时性计算机可读存储介质在本申请中用于指代除载波和其他信号以外的参与向处理器1901提供信息的任何介质。
编码在一种或多种有形介质中的逻辑包括计算机可读存储介质上的处理器指令和专用硬件(例如ASIC 1920)中的一个或两个。
网络链路1978通常通过一个或多个网络向使用或处理信息的其他设备提供信息通信。例如，网络链路1978可以提供通过本地网络1980到主机1982或由互联网服务提供商(ISP)操作的设备1984的连接。ISP设备1984依次通过公共的全球分组交换通信网络(现在通常称为互联网1990)提供数据通信服务。连接到互联网的称为服务器1992的计算机响应于通过互联网接收的信息来提供服务。例如，服务器1992提供表示视频数据的信息以供在显示器1914上呈现。
本发明涉及使用计算机系统1900实现本申请描述的一些技术。系统1900可以用于由MINI设备200A分析所记录或感测的神经信号。根据本发明的一个实施例，这些技术由计算机系统1900响应于处理器1901执行存储器1904中包含的一个或多个指令的一个或多个序列来进行。此类指令(也称为软件和程序代码)可以从另一计算机可读介质(例如存储设备1908)读入存储器1904。存储器1904中包含的指令序列的执行使处理器1901进行本申请所述的一个或多个方法步骤。例如，用于制造的方法可以是计算机实施的，以使指定的机器或CMOS制造设备执行图案化、电镀、蚀刻、材料的分层等。在替代实施例中，诸如专用集成电路1920等的硬件可以代替软件或与软件结合使用以实现本发明。因此，本发明的实施例不限于硬件和软件的任何特定组合。
通过通信接口1970在网络链路1978和其他网络上传输的信号将信息传送到计算机系统1900和从计算机系统1900发送信息。计算机系统1900可以通过网络1980、1990等、通过网络链路1978和通信接口1970来发送和接收包括程序代码的信息。在使用互联网1990的示例中，服务器1992通过互联网1990、ISP设备1984、局域网1980和通信接口1970发送从计算机1900发送的消息所请求的特定应用的程序代码。所接收的代码可以在被接收时由处理器1901执行，或者可以存储在存储设备1908或其他非易失性存储器中以供以后执行，或两者。以这种方式，计算机系统1900可以获得载波上的信号形式的应用程序代码。
各种形式的计算机可读介质可以涉及将一个或多个指令或数据序列或两者携带到处理器1901用于执行。例如，指令和数据最初可以承载在诸如主机1982的远程计算机的磁盘上。远程计算机将指令和数据加载到其动态内存中，并使用调制解调器通过电话线发送指令和数据。计算机系统1900本地的调制解调器在电话线上接收指令和数据，并使用红外发射器将指令和数据转换为作为网络链路1978的红外载波上的信号。用作通信接口1970的红外检测器接收红外信号中携带的指令和数据，并将表示指令和数据的信息放置到总线1910上。总线1910将信息携带到存储器1904，处理器1901从存储器1904检索并使用与指令一起发送的其中一些数据执行指令。存储器1904中接收的指令和数据可以可选地存储在存储设备1908上，可以在处理器1901执行之前或之后。
图20示出了与假体设备860一起使用的程序指令(应用)2000。应用2000可以在假体设备860或远程计算机系统875A处提供用于神经信号接收控制2005的指令。神经信号接收控制2005指令可以包括通过接收器的接收控制以及对调制数据信号的解调或解压缩。该应用可以包括用于解复用神经信号控制2010的指令，以基于诸如TDMA之类的复用协议对复用的数据信号进行解复用。应用2000可以包括用于分析解复用的神经信号2015的指令。根据电极的数量，来自阵列的每个电极的信号被单独复用，以便在分析那些与感觉皮层和/或主运动皮层相关的神经信号期间，恢复运动功能，例如通过使用假体设备(图8B)。在一些实施例中，神经信号控制指令可以帮助增强或提供认知控制。
指令可以包括训练运动神经信号响应的模型2020的指令。可以首先基于具有相似运动缺陷的对象群体来导出模型，和/或然后在操作期间根据由对象得出的神经信号来训练模型。训练可以通过神经网络、贝叶斯网络或其他计算机学习系统来完成。指令可以包括预测神经信号响应2025的指令。从电极阵列210接收的神经信号的集合可以用于预测当前一组神经信号的神经信号响应。可以理解，神经信号连续更新，需要进一步的预测。指令可以包括控制假体2030的指令。指令可以包括致动器1控制指令20351至致动器X控制指令2035X，其中X是大于1的整数，并且对应于集成在假体设备中的致动器的数量。
如关于图8B所描述的，假体设备可能能够通过致动器控制器(例如在铰接关节处)自动进行关节运动。控制假体2030的指令可以在任何时刻控制一个或多个致动器。在该示例中，示出了腿假体设备。在任何时间点的指令可以基于神经信号的集合来控制一个或所有致动器。
分析解复用的神经信号2015的指令可以包括步态曲线，例如针对取决于假体设备的手臂和/或腿。手臂可以包括带有手指关节致动器的手指、带有腕部致动器的手腕、带有肘部致动器的肘以及带有肩部致动器的肩中的一个或多个。腿可以包括具有脚趾致动器的脚、具有脚踝致动器的脚踝、具有膝致动器的膝盖和具有髋部致动器的髋部中的一个或多个。
这里使用的术语仅用于描述特定实施例的目的，而不旨在限制。如在本申请中所使用的，单数形式的“一”、“一个”和“所述”也包括复数形式，除非上下文另外明确指出。此外，就在具体实施方式和/或权利要求中使用的术语“包括”、“包含”、“具有”、“带有”或其变型的程度而言，这些术语意在以类似于术语“包含”的方式表示包括提到的所有在内的。而且，除非特别说明，术语第一、第二等的任何使用不表示任何顺序或重要性，而是术语第一、第二等用于将一个要素与另一个要素区分开。
除非另外定义，否则本申请使用的所有术语(包括技术和科学术语)具有与本发明实施例所属领域的普通技术人员通常理解的含义相同的含义。可以进一步理解的是，诸如在常用词典中定义的那些术语应当被解释为与其在相关领域的上下文中具有的含义一致，并且不应该被理解为理想形式或过度形式，除非在本申请中明确地如此定义。
尽管上面已经描述了各种公开的实施例，但是应当理解，它们仅以示例的方式而不是限制的方式给出。在不脱离实施例的精神或范围的情况下，可以根据在此公开的实施例对在此公开的主题进行多种改变、省略和/或增加。而且，在不脱离实施例的精神和范围的情况下，可以用等同物代替其元件。另外，尽管可能已经针对几个实施方式中的仅一个实施方式公开了特定特征，但是对于任何给定的或特定的应用，这种特征可以与其他实施方式的一个或多个其他特征组合，这可能是期望的并且是有利的。此外，在不脱离其范围的情况下，可以做出许多修改以使特定情况或材料适应实施例的教导。
此外，上述摘要的目的是使美国专利商标局和广大公众，尤其是不熟悉专利或法律术语或用语的相关领域的科学家、工程师和从业人员能够通过粗略的审视快速了解本技术公开的本质和实质内容。摘要不旨在以任何方式限制本公开的范围。
因此，本申请提供的主题的广度和范围不应受到任何上述明确描述的实施方式的限制。而是，应当根据所附权利要求及其等同物来限定实施例的范围。
参考文献
R.R.Harrison,“Designing Efficient Inductive Power Links forImplantable Devices,”in 2007 IEEE International Symposium on Circuits andSystems,2007,pp.2080–2083.
Wei Tang and E.Culurciello,“A pulse-based amplifier and dataconverter for bio-potentials,”in 2009IEEE International Symposium on Circuitsand Systems,2009,pp.337–340.
C.L.Rogers,J.G.Harris,J.C.Principe,and J.C.Sanchez,“A Pulse-BasedFeature Extractor for Spike Sorting Neural Signals,”in 2007 3rd InternationalIEEE/EMBS Conference on Neural Engineering,2007,pp.490–493.
K.A.White,G.Mulberry,and B.N.Kim,“Multifunctional High-Through putSingle-Cell Analysis using Reconfigurable Amplifier Array,”Biophys.J.,vol.112,no.3,p.461a,Feb.2017.
B.N.Kim,A.D.Herbst,S.J.Kim,B.A.Minch,and M.Lindau,“Parallel recordingof neurotransmitters release from chromaffin cells using a 10×10 CMOS ICpotentiostat array with on-chip working electrodes,”Biosens.Bioelectron.,vol.41,pp.736–744,2013.