驱动对象开关的驱动电路
阅读说明：本技术 驱动对象开关的驱动电路 (Drive circuit for driving object switch ) 是由 渡邉一范 于 2019-01-11 设计创作，主要内容包括：驱动电路(Dr)对相互并联连接的多个驱动对象开关(SW1～SW3)进行驱动。驱动对象开关具有第一主端子、第二主端子以及主控制端子,通过使主控制端子与第二主端子的电位差在阈值电压以上,允许电流在第一主端子与第二主端子之间流通。各驱动对象开关中的至少两个驱动对象开关的阈值电压彼此不同。对于各驱动对象开关,驱动电路包括电气路径(Loff1、Loff2、Ldis2、Ldis3),该电气路径从第二主端子或者具有比第二主端子的电位低的负电压的负电压源(57)电连接到主控制端子。对于各电气路径,电气路径的阻抗成为使由于经由驱动对象开关的寄生电容流入电气路径的电荷而上升的上述电位差低于阈值电压的阻抗。(A drive circuit (Dr) drives a plurality of switches (SW 1-SW 3) to be driven, which are connected in parallel with each other. The switch to be driven has a first main terminal, a second main terminal, and a main control terminal, and allows a current to flow between the first main terminal and the second main terminal when a potential difference between the main control terminal and the second main terminal is equal to or higher than a threshold voltage. Threshold voltages of at least two of the drive target switches are different from each other. For each of the drive object switches, the drive circuit includes an electrical path (Loff1, Loff2, Ldis2, Ldis3) electrically connected from the second main terminal or a negative voltage source (57) having a negative voltage lower than the potential of the second main terminal to the main control terminal. The impedance of the electric path is such that the potential difference, which is increased by the electric charge flowing into the electric path through the parasitic capacitance of the switch to be driven, becomes lower than the threshold voltage for each electric path.)
相关申请的援引
本申请以2018年1月18日申请的日本专利申请号2018-006774号的申请为基础，在此援引其记载内容。
技术领域
本发明涉及一种驱动对象开关的驱动电路。
背景技术
以往，已知一种例如专利文献1所记载的那样，具有第一主端子、第二主端子以及主控制端子的MOSFET或IGBT等开关。通过使主控制端子相对于第二主端子的电位差在阈值电压以上，使开关成为允许电流在第一主端子与第二主端子之间流通的接通状态。另一方面，通过使上述电位差低于阈值电压，使开关成为阻止电流从第一主端子向第二主端子流通的断开状态。
现有技术文献
专利文献
专利文献1：日本专利特开2002-16486号公报
发明内容
当开关变为断开状态时，能通过开关的寄生电容向主控制端子供给电荷。在这种情况下，主控制端子相对于第二主端子的电位差在阈值电压以上，尽管想将开关维持在断开状态，但是会发生开关错误地切换到接通状态的现象即自动导通。为了解决上述问题，驱动电路包括从第二主端子或具有比第二主端子的电位低的负电压的负电压源电连接到主控制端子的电气路径。
作为开关的驱动电路，已知一种对相互并联连接的多个开关进行驱动的电路。在这种情况下，对于多个开关，分别通过电气路径从第二主端子或负电压源电连接到主控制端子。此处，存在多个开关中的至少两个开关的阈值电压彼此不同的情况。阈值电压较低的开关比阈值电压较高的开关容易发生自动导通。因此，在对相互并联连接的多个开关进行驱动的驱动电路中，需要用于可靠地抑制自动导通的结构。
本发明的主要目的在于提供一种能抑制自动导通的发生的驱动对象开关的驱动电路。
本发明的驱动对象开关的驱动电路对相互并联连接的多个驱动对象开关进行驱动，上述驱动对象开关具有第一主端子、第二主端子以及主控制端子，通过使上述主控制端子与上述第二主端子的电位差在阈值电压以上，使上述驱动对象开关成为允许电流在上述第一主端子与上述第二主端子之间流通的接通状态，通过使上述电位差低于上述阈值电压，使上述驱动对象开关成为阻止电流从上述第一主端子向上述第二主端子流通的断开状态，多个上述驱动对象开关中的至少两个驱动对象开关的上述阈值电压彼此不同，对于多个上述驱动对象开关，分别包括电气路径，该电气路径从上述第二主端子或者具有比上述第二主端子的电位低的负电压的负电压源电连接到上述主控制端子，对于多个上述电气路径，上述电气路径的阻抗成为使由于经由上述驱动对象开关的寄生电容流入上述电气路径的电荷而上升的上述电位差低于上述阈值电压的阻抗。
本发明中，对于相互并联连接的多个驱动对象开关，分别包括从第二主端子或具有比第二主端子的电位低的负电压的负电压源电连接到主控制端子的电气路径。此外，对于多个电气路径，电气路径的阻抗成为使由于经由驱动对象开关的寄生电容流入电气路径的电荷而上升的上述电位差低于阈值电压的阻抗。因此，即使在多个驱动对象开关中的至少两个驱动对象开关的阈值电压互相不同的情况下，也能抑制自动导通的发生。
附图说明
参照附图和以下详细的记述，可以更明确本发明的上述目的、其他目的、特征和优点。附图如下所述。
图1是第一实施方式的旋转电机的控制系统的整体结构图。
图2是表示开关的电流电压特性的图。
图3是表示逆变器的一部分结构的立体图。
图4是表示内置开关的模块的立体图。
图5是表示模块的结构的图。
图6是表示驱动电路的结构的图。
图7是用于对断开保持开关的驱动方式进行说明的流程图。
图8是表示IGBT即第二开关的栅极电压等的推移的流程图。
图9是表示MOSFET即第一开关的栅极电压等的推移的流程图。
图10是表示控制基板的一部分的俯视图。
图11是表示第一实施方式的变形例1的驱动电路的结构的图。
图12是表示第一实施方式的控制基板的截面结构的图。
图13是表示第一实施方式的变形例2的控制基板的截面结构的图。
图14是表示第二实施方式的控制基板的一部分的俯视图。
图15是表示第三实施方式的控制基板的一部分的俯视图。
图16是表示第四实施方式的控制基板的一部分的俯视图。
图17是表示第五实施方式的控制基板的一部分的俯视图。
图18是表示第六实施方式的驱动电路的结构的图。
图19是表示第七实施方式的第一开关和第二开关以及第一断开保持开关和第二断开保持开关的驱动方式的流程图。
图20是表示第八实施方式的驱动电路的结构的图。
图21是表示第九实施方式的驱动电路的结构的图。
图22是表示其他实施方式的控制基板的一部分的俯视图。
图23是表示其他实施方式的逆变器的一部分结构的立体图。
图24是表示其他实施方式的模块的立体图。
具体实施方式
<第一实施方式>
以下，参照附图，对将本发明的驱动电路具体化的第一实施方式进行说明。本实施方式的驱动电路构成旋转电机的控制系统。
如图1所示，控制系统包括直流电源10、作为电力转换器的逆变器20、旋转电机30及控制装置40。旋转电机30是例如车载主机。旋转电机30通过逆变器20与直流电源10电连接。在本实施方式中，旋转电机30使用三相结构。作为旋转电机30，例如能使用永磁体同步设备。此外，直流电源10是例如具有100V以上的端子电压的蓄电池。具体地说，例如直流电源10是锂离子蓄电池或镍氢蓄电池等二次电池。另外，电容器11与直流电源10并联连接。
逆变器20包括与各相对应的上臂开关部20H、下臂开关部20L。在各相中，上臂开关部20H与下臂开关部20L串联连接。在各相中，在上臂开关部20H和下臂开关部20L的连接点处连接有旋转电机30的各相的绕组31的第一端。各相的绕组31的第2端在中性点处连接。
各开关部20H、20L包括第一开关SW1和第二开关SW2的并联连接体。第一开关SW1、第二开关SW2相当于驱动对象开关。在各相中，在上臂开关部20H的第一开关SW1和第二开关SW2各自的第一主端子连接有直流电源10的正极侧。在各相中，在下臂开关部20L的第一开关SW1和第二开关SW2各自的第二主端子连接有直流电源10的负极侧。在各相中，在上臂开关部20H的第一开关SW1和第二开关SW2各自的第二主端子连接有下臂开关部20L的第一开关SW1和第二开关SW2各自的第一主端子。
在本实施方式中，第一开关SW1是作为SiC设备的N通道MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属-氧化物半导体场效应晶体管)。因此，在第一开关SW1中，第二主端子是源极，第一主端子是漏极，主控制端子是栅极。此外，第二开关SW2是作为Si设备的IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)。因此，在第二开关SW2中，第二主端子是发射极，第一主端子是集电极，主控制端子是栅极。另外，续流二极管与各第二开关SW2逆并联连接。此外，在各第一开关SW1内置有体二极管。续流二极管也可以与各第一开关SW1反并联连接。
在本实施方式中，用IGBT和MOSFET的并联连接体构成各开关部的理由如下：通过使电流流通于在小电流区域中接通电阻较低的MOSFET来减小小电流区域的损耗。以下，使用图2进行说明。另外，在图2中，点划线表示MOSFET的漏极、源极间的电压Vds与漏极电流Ids的电压电流特性，虚线表示IGBT的集电极、发射极间电压Vce与集电极电流Ice的电压电流特性。此外，实线表示并联使用IGBT和MOSFET时的电压电流特性。
如图2所示，在电流小于规定电流Ith的小电流区域中，与漏极电流Ids对应的漏极、源极间电压Vds比与集电极电流Ice对应的集电极、发射极间电压Vce低。即，在小电流区域中，MOSFET的接通电阻小于IGBT的接通电阻。因此，在小电流区域中，电流大多流过相互并联连接的MOSFET和IGBT中的MOSFET。另一方面，在电流大于规定电流Ith的大电流区域中，与集电极电流Ice对应的集电极、发射极间电压Vce比与漏极电流Ids对应的漏极、源极间电压Vds低。即，在大电流区域中，IGBT的接通电阻比MOSFET的接通电阻小。因此，在大电流区域中，电流大多流过相互并联连接的MOSFET和IGBT中的IGBT。
此外，第二开关SW2的阈值电压Vth2被设定得比第一开关SW1的阈值电压Vth1高。另外，在本实施方式中，能流通于第二开关SW2的集电极电流Ice的最大值被设定得比能流通于第一开关SW1的漏极电流Ids的最大值大。
回到先前图1的说明，控制装置40驱动逆变器20以将旋转电机30的控制量控制为其指令值。控制量例如为转矩。控制装置40将与各开关SW1、SW2对应的驱动信号输出到单独设于各开关部20H、20L的驱动电路Dr，以驱动逆变器20的各开关SW1、SW2。例如，控制装置40通过基于相位彼此分开电角度120°的三相指令电压与三角波等载波信号的大小比较的PWM处理，来生成与各驱动电路Dr对应的驱动信号。驱动信号为指示开关的接通状态的接通指令和指示断开状态的断开指令的任意一个。在本实施方式中，接通指令由逻辑H的信号表示，断开指令由逻辑L的信号表示。在各相中，上臂侧的驱动信号和对应的下臂侧的驱动信号交替为接通指令。因此，在各相中，上臂开关部20H的各开关SW1、SW2和下臂开关部20L的各开关SW1、SW2交替处于接通状态
使用图3～图6，进一步说明逆变器20。另外，图3是表示逆变器20包括的多组第一开关SW1、第二开关SW2中的一组第一开关SW1、第二开关SW2及其周边结构的示意图。
逆变器20包括控制基板41、内置第一开关SW1的第一模块101以及内置第二开关SW2的第二模块102。在本实施方式中，控制基板41例如是印刷基板，并且是包括外层和内层的多层基板。外层是控制基板41的第一面以及第一面的背面即第二面。内层是夹在一对外层之间的层。
第一模块101的端子通过锡焊等与控制基板41机械连接并电连接。第一模块101包括：内置有第一开关SW1、续流二极管和第一热敏二极管的主体部、从主体部突出的多个端子、以及从主体部突出的多个功率端子。多个端子包括第一开关SW1的栅极端子G1、源极端子KE1、第一热敏二极管的阳极端子A1、第一热敏二极管的阴极端子K1、以及感测端子SE1。感测端子SE1是供与第一开关SW1的漏极电流有关的微小电流流动的端子。功率端子包括被第一开关SW1的漏极短路的第一功率端子和被第一开关SW1的源极短路的第二功率端子。
如图4和图5所示，第二模块102包括：内置有第二开关SW2、续流二极管和第二热敏二极管DT2的主体部102a、从主体部102a突出的多个端子、以及从主体部102a突出的多个功率端子。多个端子包括：第二开关SW2的栅极端子G2、发射极端子KE2、第二热敏二极管DT2的阳极端子A2、第二热敏二极管DT2的阴极端子K2、以及感测端子SE2。感测端子SE2是供与第二开关SW2的集电极电流有关的微小电流流动的端子。功率端子包括被第二开关SW2的集电极短路的第一功率端子TP1和被第二开关SW2的发射极短路的第二功率端子TP2。第二模块102的端子通过锡焊等与控制基板41机械连接并电连接。
各模块101、102的主体部呈扁平的长方体形状。以第二模块102为例进行说明，在主体部102a的相对的一对表面中的一方的面上，以从该表面垂直突出的方式设有各端子K2、A2、G2、SE2、KE2。此外，在另一方的面上，以从该表面垂直突出的方式设有各功率端子TP1、TP2。
使用图6，对各开关SW1、SW2的驱动电路Dr进行说明。
驱动电路Dr包括：正电压源50、第一充电开关51A、第一充电电阻52A、第一放电电阻53A、第一放电开关54A、以及第一断开保持开关55A。在本实施方式中，使用P通道MOSFET作为第一充电开关51A，使用N通道MOSFET作为第一放电开关54A和第一断开保持开关55A。在本实施方式中，第一开关SW1的源极电位为0，用VP(＞0)表示正电压源50的输出电压。
在第一充电开关51A的源极连接有正电压源50，在第一充电开关51A的漏极连接有第一充电电阻52A的第一端。在第一充电电阻52A的第二端连接有第一开关SW1的栅极。在第一开关SW1的栅极连接有第一放电电阻53A的第一端和第一断开保持开关55A的漏极。在第一放电电阻53A的第二端连接有第一放电开关54A的漏极。在第一放电开关54A的源极和第一断开保持开关55A的源极连接有第一开关SW1的源极。
在本实施方式中，从第一开关SW1的栅极到第一断开保持开关55A的漏极的电气路径、第一断开保持开关55A的漏极与源极之间、从第一断开保持开关55A的源极到第一开关SW1的源极的电气路径是与第一开关SW1对应的第一断开保持路径Loff1。
此外，在本实施方式中，从第一开关SW1的栅极经由第一放电电阻53A到第一放电开关54A的漏极的电气路径、第一放电开关54A的漏极与源极之间、从第一放电开关54A的源极到第一开关SW1的源极的电气路径是与第一开关SW1对应的第一放电路径Ldis1。第一放电路径Ldis1中的第一放电开关54A和第一放电电阻53A以外的部分包括配线图案。
此外，在本实施方式中，虽然未图示出从正电压源50经由第一充电开关51A和第一充电电阻52A到第一开关SW1的栅极的电气路径，但是其相当于与第一开关SW1对应的第一充电路径Lch1。第一充电路径Lch1中的第一充电开关51A和第一充电电阻52A以外的部分包括配线图案。
驱动电路Dr包括：第二充电开关51B、第二充电电阻52B、第二放电电阻53B、第二放电开关54B、以及第二断开保持开关55B。在本实施方式中，使用P通道MOSFET作为第二充电开关51B，使用N通道MOSFET作为第二放电开关54B和第二断开保持开关55B。在本实施方式中，将第二开关SW2的发射极电位设为0。
在第二充电开关51B的源极连接有正电压源50，在第二充电开关51B的漏极经由第二充电电阻52B连接有第二开关SW2的栅极。在第二开关SW2的栅极连接有第二放电电阻53B的第一端和第二断开保持开关55B的漏极。在第二放电电阻53B的第二端连接有第二放电开关54B的漏极。在第二放电开关54B的源极和第二断开保持开关55B的源极连接有第二开关SW2的栅极。
在本实施方式中，从第二开关SW2的栅极到第二断开保持开关55B的漏极的电气路径、第二断开保持开关55B的漏极与源极之间、从第二断开保持开关55B的源极到第二开关SW2的源极的电气路径是与第二开关SW2对应的第二断开保持路径Loff2。
此外，在本实施方式中，从第二开关SW2的栅极经由第二放电电阻53B到第二放电开关54B的漏极的电气路径、第二放电开关54B的漏极与源极之间、从第二放电开关54B的源极到第二开关SW2的源极的电气路径是与第二开关SW2对应的第二放电路径Ldis2。第二放电路径Ldis2中的第二放电开关54B和第二放电电阻53B以外的部分包括配线图案。
此外，在本实施方式中，虽然未图示出从正电压源50经由第二充电开关51B和第二充电电阻52B到第二开关SW2的栅极的电气路径，但是其相当于与第二开关SW2对应的第二充电路径Lch2。第二充电路径Lch2中的第二充电开关51B和第二充电电阻52B以外的部分包括配线图案。
驱动电路Dr包括驱动控制部56。当判断为从控制装置40获取到的第一开关SW1的驱动信号是接通指令时，驱动控制部56使第一充电开关51A处于接通状态，使第一放电开关54A和第一断开保持开关55A处于断开状态。在这种情况下，向第一开关SW1的栅极供给正电压源50的输出电压VP，从正电压源50向第一开关SW1的栅极供给充电电流。其结果是，第一开关SW1的栅极电压Vgs为第一开关SW1的阈值电压Vth1以上，使第一开关SW1切换为接通状态，从而允许电流在第一开关SW1的漏极与源极之间流通。
当判断为获取到的第一开关SW1的驱动信号是断开指令时，驱动控制部56使第一充电开关51A成为断开状态，使第一放电开关54A成为接通状态。此时，放电电流从第一开关SW1的栅极经由第一放电电阻53A和第一放电开关54A向第一开关SW1的源极侧流动。其结果是，第一开关SW1的栅极电压Vgs低于阈值电压Vth1，使第一开关SW1成为断开状态，从而阻止了电流从第一开关SW1的漏极向源极流通。
当判断为从控制装置40获取到的第二开关SW2的驱动信号是接通指令时，驱动控制部56使第二充电开关51B成为接通状态，使第二放电开关54B和第二断开保持开关55B成为断开状态。在这种情况下，向第二开关SW2的栅极供给正电压源50的输出电压VP，第二开关SW2的栅极电压Vge为第二开关SW2的阈值电压Vth2以上，使第二开关SW2切换为接通状态，从而允许电流从第二开关SW2的集电极向发射极流通。
当判断为获取到的第二开关SW2的驱动信号是断开指令时，驱动控制部56使第二充电开关51B成为断开状态，使第二放电开关54B成为接通状态。在这种情况下，放电电流从第二开关SW2的栅极经由第二放电电阻53B和第二放电开关54B向第二开关SW2的发射极侧流动。其结果是，第二开关SW2的栅极电压Vge低于阈值电压Vth2，使第二开关SW2成为断开状态，从而阻断了电流从第二开关SW2的集电极向发射极流通。
在本实施方式中，使从控制装置40向驱动控制部56输入的第一开关SW1和第二开关SW2各自的驱动信号的逻辑同步。因此，通过驱动控制部56使第一开关SW1和第二开关SW2同步地接通断开。
驱动控制部56具有监视第一开关SW1的栅极电压Vgs的功能。当判断为驱动信号是断开指令并且第一开关SW1的栅极电压Vgs为第一规定电压以下时，驱动控制部56使第一断开保持开关55A成为接通状态，在除此之外的情况下，进行使第一断开保持开关55A维持在断开状态的断开保持处理。第一规定电压被设定为第一开关SW1的阈值电压Vth1以下的电压，在本实施方式中被设定为阈值电压Vth1。
驱动控制部56具有监视第二开关SW2的栅极电压Vge的功能。当判断为驱动信号是断开指令并且第二开关SW2的栅极电压Vge为第二规定电压以下时，驱动控制部56使第二断开保持开关55B成为接通状态，在除此之外的情况下，进行使第二断开保持开关55B维持在断开状态的断开保持处理。第二规定电压被设定为第二开关SW2的阈值电压Vth2以下的电压，在本实施方式中被设定为阈值电压Vth2。
例如图7所示，断开保持处理是用于对下臂侧的开关切换为接通状态时产生的开关噪声向上臂侧的开关的栅极传递，导致上臂侧的开关自动导通的情况进行抑制的处理。图7中，以第二开关SW2为例示出了上臂侧的开关和下臂侧的开关，还示出了上述开关的栅极电压的推移。在图7中，在时刻t1驱动信号切换为断开指令，在时刻t2开始上臂侧的第二开关SW2的断开保持处理。
另外，驱动控制部56提供的功能可以由例如存储在实体存储器装置中的软件和执行该软件的计算机、硬件或它们的组合来提供。
接着，使用图8以及图9，对第一开关SW1比第二开关SW2容易发生自动导通的情况进行说明。
首先，使用图8说明第二开关SW2。图8的(a)示出了第二开关SW2的栅极电压Vge的推移，图8的(b)示出了第二开关SW2的集电极电流Ice的推移，图3的(c)示出了第二开关SW2的集电极与发射极之间的电压Vce的推移。另外，在栅极电位比发射极电位高的情况下，栅极电压Vge为正。
在时刻t1，第二开关SW2的驱动信号切换为接通指令，栅极电压Vge开始上升。之后在时刻t2，栅极电压Vge达到正电压源50的输出电压VP。之后在时刻t3，驱动信号切换为断开指令，栅极电压Vge开始下降，在时刻t4，栅极电压Vge为0。之后，例如，对置臂侧的开关切换为接通状态，伴随于此，尽管是断开指令，栅极电压Vge也会上升。但是，由于第二开关SW2的阈值电压Vth2相对高，因此即使栅极电压Vge上升，栅极电压Vge也不会达到阈值电压Vth2以上。
接着，使用图9说明第一开关SW1。图9的(a)示出了第一开关SW1的栅极电压Vgs的推移，图9的(b)示出了第一开关SW1的漏极Ids的推移，图9的(c)示出了第一开关SW1的漏极与源极之间的电压Vds的推移。另外，在栅极电位比源极电位高的情况下，栅极电压Vgs为正。
在时刻t1，第一开关SW1的驱动信号切换为接通指令，栅极电压Vgs开始上升。之后在时刻t2，栅极电压Vgs达到正电压源50的输出电压VP。之后在时刻t3，驱动信号切换为断开指令，栅极电压Vgs开始下降，在时刻t4，栅极电压Vgs为0。之后，例如，对置臂侧的开关切换为接通状态，伴随于此，尽管是断开指令，栅极电压Vgs也会上升。第一开关SW1的阈值电压Vth1比第二开关SW2的阈值电压Vth2低。因此，由于栅极电压Vgs的上升，导致栅极电压Vgs达到阈值电压Vth1以上。其结果是，发生第一开关SW1的自动导通。
使用图10来说明用于应对上述问题的结构。图10是从第一面观察控制基板41时的图。另外，图10省略了第一充电开关51A等的图示。
在控制基板41的第一面上设有驱动控制部56。在控制基板41上，在远离驱动控制部56的位置，第一模块101的各端子K1、A1、G1、SE1和KE1排成一列地连接。在控制基板41上，在远离驱动控制部56的位置，第二模块102的各端子K2、A2、G2、SE2和KE2排成一列地连接。第一模块101的各端子K1、A1、G1、SE1、KE1和第二模块102的各端子K2、A2、G2、SE2、KE2并联。
在控制基板41的第一面上，在第一模块101的各端子K1、A1、G1、SE1、KE1与第二模块102的各端子K2、A2、G2、SE2、KE2之间设置有第一断开保持开关55A、第二断开保持开关55B。第一断开保持开关55A在第一模块101的栅极端子G1和第二模块102的栅极端子G2的相对方向即第一方向上设于第一模块101的栅极端子G1侧。第二断开保持开关55B在第一方向上设于第二模块102的栅极端子G2侧。在各栅极端子G1、G2与驱动控制部56的相对方向即第二方向上，第二断开保持开关55B设于比第一断开保持开关55A和栅极端子G1、G2靠近驱动控制部56侧的位置。另外，在本实施方式中，各断开保持开关55A、55B是外装的分立部件。
在控制基板41的第一面上，设有构成第一断开保持路径Loff1的第一A路径61A和第一B路径61B。在本实施方式中，第一A路径61A和第一B路径61B是配线图案。第一A路径61A将第一开关SW1的栅极端子G1和第一断开保持开关55A的漏极连接。第一B路径61B将第一断开保持开关55A的源极和被第一开关SW1的源极短路的源极端子KE1连接。
在控制基板41的第一面上，设置有将第一断开保持开关55A的栅极和驱动控制部56连接的第一信号路径62。驱动控制部56经由第一信号路径62使第一断开保持开关55A接通断开。
在控制基板41的第一面上，设有构成第二断开保持路径Loff2的第二A路径63A和第二B路径63B。在本实施方式中，第二A路径63A和第二B路径63B是配线图案。第二A路径63A将第二开关SW2的栅极端子G2和第二断开保持开关55B的漏极连接。第二B路径63B将第二断开保持开关55B的源极和被第二开关SW2的发射极短路的发射极端子KE2连接。
在控制基板41的第一面上，设置有将第二断开保持开关55B的栅极和驱动控制部56连接的第二信号路径64。驱动控制部56经由第二信号路径64使第二断开保持开关55B接通断开。另外，在正面观察控制基板41的第一面时，第二信号路径64中的与第二A路径63A交叉的部分经由控制基板41的内层和过孔跨过第二A路径63A。
在本实施方式中，根据以下(A1)～(A3)的结构，第一断开保持开关55A处于接通状态时的第一断开保持路径Loff1的阻抗比第二断开保持开关55B处于接通状态时的第二断开保持路径Loff2的阻抗低。
(A1)第一开关SW1的栅极端子G1和第一断开保持开关55A的距离比第二开关SW2的栅极端子G2和第二断开保持开关55B的距离短的结构。
(A2)构成第一断开保持路径Loff1的第一A路径61A和第一B路径61B的宽度比构成第二断开保持路径Loff2的第二A路径63A和第二B路径63B的宽度大的结构。
(A3)构成第一断开保持路径Loff1的第一A路径61A和第一B路径61B的各自的长度比构成第二断开保持路径Loff2的第二A路径63A和第二B路径63B的各自的长度短的结构。
这样，在本实施方式中，阈值电压相对较低的第一开关SW1的第一断开保持路径Loff1的阻抗比阈值电压相对较高的第二开关SW2的第二断开保持路径Loff2的阻抗低。断开保持路径的阻抗越小，即使在断开保持处理期间电荷流入开关的栅极，也会抑制栅极电压的上升程度。因此，根据本实施方式，对于第一开关SW1和第二开关SW2，即使例如电荷经由开关的寄生电容流入栅极，也可以在断开保持处理期间使因该电荷而上升的栅极电压的峰值低于阈值电压。由此，能够抑制发生第一开关SW1、第二开关SW2的自动导通。
＜第一实施方式的变形例1＞
代替图6的结构，也可以如图11所示，驱动电路Dr包括负电压源57。在图11中，为了方便，对于与上述图6所示的结构相同的结构，标注相同的符号。
负电压源57输出比第一开关SW1的源极电位和第二开关SW2的发射极电位低的负电压Vn(＜0)。第一放电开关54A和第一断开保持开关55A各自的源极不与第一开关SW1的源极连接而与负电压源57连接。第二放电开关54B和第二断开保持开关55B各自的源极不与第二开关SW2的发射极连接而与负电压源57连接。
另外，以第一开关SW1为例，对本实施方式的断开保持路径进行说明。第一断开保持路径Loff1是从第一开关SW1的栅极到第一断开保持开关55A的漏极的电气路径、第一断开保持开关55A的漏极与源极之间、从第一断开保持开关55A的源极到负电压源57的电气路径。
＜第一实施方式的变形例2＞
作为断开保持路径的配线图案，如图12所示，不限于设于控制基板41的外层的第一面42a上的配线图案PT。例如，断开保持路径的配线图案也可以构成为设于外层的配线图案和设于控制基板41的至少一个内层的配线图案的并联连接体。图13示出了分别设于外层的第一面42a和第二面42b上的配线图案PTa和设于内层的配线图案PTb经由过孔43并联连接的例子。根据图13所示的结构，与图12所示的结构相比，可以使阻抗降低到1/4。另外，在图12和图13中，结合栅极端子G1和第一断开保持开关55A示出。此外，图12的配线图案PT相当于图10的第一A路径61A。
＜第二实施方式＞
以下，参照附图，以与第一实施方式的不同点为中心，对第二实施方式进行说明。在本实施方式中，如图14所示，第二断开保持开关55B内置于驱动控制部56。另外，在图14中，为了方便，对于与上述图10所示的结构相同的结构，标注相同的符号。
在控制基板41上，第一断开保持开关55A与第一实施方式同样地设于驱动控制部56的外部。
在控制基板41的第一面上，设有构成第二断开保持路径Loff2的第二A路径65A和第二B路径65B。第二A路径65A将第二开关SW2的栅极端子G2和第二断开保持开关55B的漏极连接。第二B路径65B将第二断开保持开关55B的源极和被第二开关SW2的发射极短路的发射极端子KE2连接。第一A路径61A和第一B路径61B各自的长度比第二A路径65A和第二B路径65B各自的长度短。此外，第一A路径61A和第一B路径61B的宽度比第二A路径65A和第二B路径65B的宽度大。
根据本实施方式，第一断开保持开关55A可以配置于栅极端子G1附近。因此，可以使第一断开保持路径Loff1比第二断开保持路径Loff2短，并且可以使第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2的阻抗小。
此外，根据本实施方式，第二断开保持开关55B内置于驱动控制部56。因此，由于不需要在控制基板41的第一面上设置第二断开保持开关55B，因此能简化驱动电路Dr的结构。
＜第三实施方式＞
以下，参照附图，以与第二实施方式的不同点为中心，对第三实施方式进行说明。在本实施方式中，如图15所示，第一断开保持开关55A也内置于驱动控制部56。另外，在图15中，为了方便，对于与上述图14所示的结构相同的结构，标注相同的符号。
在控制基板41的第一面上，设有构成第一断开保持路径Loff1的第一A路径66A和第一B路径66B。第一A路径66A将第一开关SW1的栅极端子G1和第一断开保持开关55A的漏极连接。第一B路径66B将第一断开保持开关55A的源极和被第一开关SW1的源极短路的源极端子KE1连接。
在控制基板41的第一面上，设有构成第二断开保持路径Loff2的第二A路径67A和第二B路径67B。第二A路径67A将第二开关SW2的栅极端子G2和第二断开保持开关55B的漏极连接。第二B路径67B将第二断开保持开关55B的源极和被第二开关SW2的发射极短路的发射极端子KE2连接。第一A路径66A和第一B路径66B各自的长度比第二A路径67A和第二B路径67B各自的长度短。此外，第一A路径66A和第一B路径66B的宽度比第二A路径67A和第二B路径67B的宽度大。
在控制基板41上，驱动控制部56设于靠近各栅极端子G1、G2中的栅极端子G1的位置。因此，第一开关SW1的栅极端子G1和驱动控制部56的距离比第二开关SW2的栅极端子G2与驱动控制部56的距离短。
根据以上说明的本实施方式，由于各断开保持开关55A、55B内置于驱动控制部56，因此能进一步简化驱动电路Dr。
＜第四实施方式＞
以下，参照附图，以与第一实施方式的不同点为中心，对第四实施方式进行说明。在本实施方式中，如图16所示，第一模块101的各端子K1、A1、G1、SE1、KE1和第二模块102的各端子K2、A2、G2、SE2、KE2的配置间隔变窄。因此，在控制基板41的第一面上，无法在第一模块101的各端子K1、A1、G1、SE1、KE1与第二模块102的各端子K2、A2、G2、SE2、KE2之间的区域设置断开保持开关。因此，在本实施方式中，改变控制基板41上的断开保持开关等的配置方法。另外，在图16中，为了方便，对于与上述图10所示的结构相同的结构，标注相同的符号。
在控制基板41的第一面中的在第二方向上夹着第一模块101的栅极端子G1与第二模块102的栅极端子G2相反的一侧设有驱动控制部56。驱动控制部56在第一方向上设于与各阴极端子K1、K2分开的位置。在驱动控制部56中内置有第一断开保持开关55A。
在控制基板41的第一面中的在第一方向上与各阴极端子K1、K2分开的位置设有第二断开保持开关55B。在控制基板41的第一面上，设置有将第二断开保持开关55B的栅极和驱动控制部56连接的信号路径72。
在控制基板41的第一面上，设有构成第一断开保持路径Loff1的第一A路径68A和第一B路径68B。第一A路径68A将第一开关SW1的栅极端子G1和第一断开保持开关55A的漏极连接。第一B路径68B将第一断开保持开关55A的源极和被第一开关SW1的源极短路的源极端子KE1连接。第一A路径68A设于控制基板41中的、在第二方向上比第一开关SW1的栅极端子G1靠近驱动控制部56侧的位置。第一B路径68B设于控制基板41中的、在第二方向上夹着第一A路径68A与栅极端子G1相反的一侧。
在控制基板41的第一面上，设有构成第二断开保持路径Loff2的第二A路径69A和第二B路径69B。第二A路径69A将第二开关SW2的栅极端子G2和第二断开保持开关55B的漏极连接。第二B路径69B将第二断开保持开关55B的源极和第二开关SW2的发射极端子KE2连接。第二A路径69A设于控制基板41中的、在第二方向上夹着第二开关SW2的栅极端子G2与第一开关SW1的栅极端子G1相反的一侧。第二B路径69B设于控制基板41中的、第二方向上的第一模块101的各端子K1、A1、G1、SE1、KE1与第二模块102的各端子K2、A2、G2、SE2、KE2之间的区域。
在控制基板41的第一面上，设有第一充电路径Lch1、第二充电路径Lch2、第一放电路径Ldis1、以及第二放电路径Ldis2。另外，在图16中，省略了各路径Lch1、Lch2、Ldis1、Ldis2上的开关等的图示。
第一放电路径Ldis1设于控制基板41中的、夹着第一B路径68B与第一A路径68A相反的一侧。第一充电路径Lch1设于控制基板41中的、夹着第一放电路径Ldis1与第一B路径68B相反的一侧。
第二充电路径Lch2和第二放电路径Ldis2设于控制基板41中的在第一方向上夹着第二断开保持开关55B与各栅极端子G1、G2相反一侧的区域、在第一方向上夹着第二断开保持开关55B与驱动控制部56相反一侧的区域。
另外，在正面观察控制基板41的第一面时，信号路径72中的与第二充电路径Lch2、第二放电路径Ldis2以及第二A路径69A交叉的部分经由控制基板41的内层和过孔跨过各路径Lch2、Ldis2以及69A。此外，在正面观察控制基板41的第一面时，第一充电路径Lch1和第一放电路径Ldis1中的与第一B路径68B交叉的部分经由控制基板41的内层和过孔跨过第一B路径68B。
第一A路径68A和第一B路径68B的宽度比第二A路径69A和第二B路径69B的宽度大。由此，第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2的阻抗低。
第一充电路径Lch1的长度比第二充电路径Lch2的长度短。此外，构成第一充电路径Lch1的配线图案的宽度大于构成第二充电路径Lch2的配线图案的宽度。由此，第一充电开关51A处于接通状态时的第一充电路径Lch1的阻抗比第二充电开关51B处于接通状态时的第二充电路径Lch2的阻抗低。由此，能使第一开关SW1的栅极的充电速度比第二开关SW2的栅极的充电速度快，能提高将第一开关SW1切换为接通状态时的开关速度。其结果是，能减少开关损耗。
第一放电路径Ldis1的长度比第二放电路径Ldis2的长度短。此外，构成第一放电路径Ldis1的配线图案的宽度大于构成第二放电路径Ldis2的配线图案的宽度。由此，第一放电开关54A处于接通状态时的第一放电路径Ldis1的阻抗比第二放电开关54B处于接通状态时的第二放电路径Ldis2的阻抗低。由此，能使第一开关SW1的栅极的放电速度比第二开关SW2的栅极的放电速度快，能提高将第一开关SW1切换为断开状态时的开关速度。其结果是，能减少开关损耗。
＜第五实施方式＞
以下，参照附图，以与第一实施方式的不同点为中心，对第五实施方式进行说明。在本实施方式中，如图17所示，第一断开保持开关55A的接通电阻RonA小于第二断开保持开关55B的接通电阻RonB。由此，能使第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2的阻抗低。另外，在图17中，为了方便，对于与上述图10所示的结构相同的结构，标注相同的符号。此外，在图17所示的例子中，第一断开保持开关55A比第二断开保持开关55B大。这通常是因为芯片尺寸越大的元件，其接通电阻越小。
＜第六实施方式＞
以下，参照附图，以与第一实施方式的不同点为中心，对第六实施方式进行说明。在本实施方式中，如图18所示，用于设为接通状态的第一断开保持开关55A的栅极电压VGA比用于设为接通状态的第二断开保持开关55B的栅极电压VGB高。第一断开保持开关55A的栅极电压VGA在其阈值电压以上，第二断开保持开关55B的栅极电压VGB在其阈值电压以上。另外，第一断开保持开关55A相当于低侧开关，第二断开保持开关55B相当于高侧开关。此外，在图18中，为了方便，对于与上述图6所示的结构相同的结构，标注相同的符号。
根据本实施方式，第一断开保持开关55A的接通电阻比第二断开保持开关55B的接通电阻低。因此，能使第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2的阻抗低。
另外，若能使第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2的阻抗低，那么并不是一定要使第一断开保持路径Loff1的配线图案的长度比第二断开保持路径Loff2的配线图案的长度短，或者使第一断开保持路径Loff1的配线图案的宽度比第二断开保持路径Loff2的配线图案的宽度大。
＜第七实施方式＞
以下，参照附图，以与第一实施方式的不同点为中心，对第七实施方式进行说明。在本实施方式中，驱动控制部56在最初将第二开关SW2切换为接通状态后，将第一开关SW1切换为接通状态。之后，驱动控制部56在最初将第一开关SW1切换为断开状态后，将第二开关SW2切换为断开状态。这是为了在发生了逆变器20的上下臂开关同时处于接通状态的状态臂短路的情况下，极力抑制第一开关SW1的可靠性降低。即，能流通于第二开关SW2的集电极电流Ice的最大值比能流通于第一开关SW1的漏极电流Ids的最大值大。若能在将第二开关SW2切换到接通状态后，在将第一开关SW1切换到接通状态之前检测到短路，则能够禁止第二开关SW2向接通状态的切换。此时，由于能流通于第二开关SW2的集电极电流Ice的最大值相对较大，因此能够确保用于短路检测的时间。
使用图19来说明本实施方式的效果。图19的(a)示出了第一开关SW1的驱动状态的推移，图19的(b)示出了第二开关SW2的驱动状态的推移，图19的(c)示出了第一断开保持开关55A的驱动状态的推移，图19的(d)示出了第二断开保持开关55B的驱动状态的推移。
在时刻t1，第二充电开关51B处于接通状态，第二放电开关54B和第二断开保持开关55B处于断开状态。由此，第二开关SW2被切换为接通状态。伴随第二开关SW2向接通状态的切换，电荷流入第一开关SW1的栅极，有可能导致阈值电压相对较低的第一开关SW1的自动导通。此处，在本实施方式中，第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2的阻抗低。因此，能够抑制伴随第二开关SW2向接通状态的切换带来的栅极电压Vgs的上升，从而抑制发生自动导通。
之后，在时刻t2，第一充电开关51A处于接通状态，第一放电开关54A和第一断开保持开关55A处于断开状态。由此，将第一开关SW1切换为接通状态。
之后，在时刻t3，第一充电开关51A处于断开状态，第一放电开关54A处于接通状态。由此，第一开关SW1的栅极电压Vgs低于阈值电压Vth1，第一开关SW1被切换为断开状态。此外，第一开关SW1的栅极电压Vgs在第一规定电压以下，第一断开保持开关55A变为接通状态。
之后，在时刻t4，第二充电开关51B变为断开状态，第二放电开关54B变为接通状态。由此，第二开关SW2的栅极电压Vge低于阈值电压Vth2，第二开关SW2被切换为断开状态。此外，第二开关SW2的栅极电压Vge在第二规定电压以下，使第二断开保持开关55B成为接通状态。伴随第二开关SW2向断开状态的切换，电荷流入第一开关SW1的栅极，有可能导致阈值电压相对较低的第一开关SW1的自动导通。此处，在本实施方式中，使第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2的阻抗低。因此，能够抑制伴随第二开关SW2向断开状态的切换带来的栅极电压Vgs的上升，从而抑制发生自动导通。
＜第八实施方式＞
以下，参照附图，以与第一实施方式的不同点为中心，对第八实施方式进行说明。在本实施方式中，如图20所示，逆变器20的上臂开关部20H、下臂开关部20L包括第一开关SW1～第三开关SW3的并联连接体。另外，在图20中，为了方便，对于与上述图6所示的结构相同的结构，标注相同的符号。
第三开关SW3是与第二开关SW2相同的IGBT。第三开关SW3的阈值电压Vth3与第二开关SW2的阈值电压Vth2相同。驱动电路Dr包括：第三充电开关51C、第一充电电阻52C、第三放电电阻53C、第三放电开关54C、以及第三断开保持开关55C。
在本实施方式中，从第三开关SW3的栅极到第三断开保持开关55C的漏极的电气路径、第三断开保持开关55C的漏极与源极之间、从第三断开保持开关55C的源极到第三开关SW3的源极的电气路径是与第三开关SW3对应的第三断开保持路径Loff3。
在本实施方式中，第二断开保持路径Loff2的阻抗与第三断开保持路径Loff3的阻抗相同。此外，第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2、第三断开保持路径Loff3的阻抗低。
根据以上说明的本实施方式，可以得到与第一实施方式相同的效果。
＜第八实施方式的变形例1＞
以第一断开保持路径Loff1的阻抗低于第二断开保持路径Loff2的阻抗和第三断开保持路径Loff3的阻抗为条件，第二断开保持路径Loff2的阻抗与第三断开保持路径Loff3的阻抗也可以不同。
＜第八实施方式的变形例2＞
第一开关SW1～第三开关SW3的阈值电压Vth1～Vth3也可以彼此不同。以下，以第一开关SW1的阈值电压Vth1比第二开关SW2的阈值电压Vth2低、且第二开关SW2的阈值电压Vth2比第三开关SW3的阈值电压Vth3低的情况为例进行说明。
也可以是，第一断开保持路径Loff1的阻抗比第二断开保持路径Loff2的阻抗低，且第二断开保持路径Loff2的阻抗比第三断开保持路径Loff3的阻抗低。
此外，以第一断开保持路径Loff1的阻抗低于第二断开保持路径Loff2的阻抗和第三断开保持路径Loff3的阻抗为条件，第二断开保持路径Loff2的阻抗既可以与第三断开保持路径Loff3的阻抗相同，也可以与第三断开保持路径Loff3的阻抗不同。
＜第九实施方式＞
以下，参照附图，以与第一实施方式的不同点为中心，对第九实施方式进行说明。在本实施方式中，如图21所示，与阈值电压相对较高的第二开关SW2对应的第二断开保持路径Loff2没有设于驱动电路Dr。另外，在图21中，为了方便，对于与上述图6所示的结构相同的结构，标注相同的符号。
根据本实施方式，能使与阈值电压相对较低的第一开关SW1对应的第一断开保持路径Loff1的阻抗比与阈值电压相对较高的第二开关SW2对应的第二放电路径Ldis2的阻抗低。具体地，能使第一开关SW1的驱动指令为断开指令并且第一断开保持开关55A变为接通状态时的第一断开保持路径Loff1的阻抗比第二开关SW2的驱动指令为断开指令并且第二放电开关54B变为接通状态时的第二放电路径Ldis2的阻抗低。
＜其它实施方式＞
另外，上述各实施方式也可进行以下变更。
·如图22所示，第一模块101的各端子K1、A1、G1、SE1、KE1和第二模块102的各端子K2、A2、G2、SE2、KE2也可以在第一方向上排列。
·第一模块101的各端子K1、A1、G1、SE1、KE1的排列顺序和第二模块102的各端子K2、A2、G2、SE2、KE2的排列顺序不限于图10及图22等所示的顺序。
·也可以分别对第一开关SW1、第二开关SW2单独设置驱动控制部。
·断开保持开关和驱动控制部也可以不设于控制基板41而内置于第一模块101和第二模块102中的至少一方。在这种情况下，由于断开保持开关和驱动控制部接近第一开关SW1、第二开关SW2，因此能进一步降低断开保持路径的阻抗。
此外，如图23所示，也可以是仅将断开保持开关和驱动控制部中的断开保持开关内置于模块。当至少断开保持开关内置于模块时，被第一断开保持开关55A和第二断开保持开关55B的栅极短路的第一断开保持端子OFF1和第二断开保持端子OFF2从第一模块101和第二模块102穿过主体部突出。各断开保持端子OFF1、OFF2与控制基板41电连接及机械连接。在这种情况下，由于第一断开保持开关55A和第二断开保持开关55B接近第一开关SW1和第二开关SW2，因此能进一步降低断开保持路径的阻抗。
另外，也可以是仅与第一开关SW1、第二开关SW2中的任意一方对应的断开保持开关内置于模块。
·作为模块，不限于内置有一个开关，也可以内置有相互并联连接的多个开关。图24示出了第一开关SW1和第二开关SW2内置于一个模块200的例子。另外，第一功率端子T1和第二功率端子T2从模块200的主体部200a突出。
·作为内置于模块的开关组，不限于相互并联连接的第一开关SW1、第二开关SW2。例如，也可以是同相的上臂开关部20H、下臂开关部20L各自的第一开关SW1的组内置于一个模块，或者同相的上臂开关部20H、下臂开关部20L各自的第二开关SW2的组内置于一个模块。
·图11所示的包括负电压源57的结构也可以应用于第一实施方式以外的实施方式。
·作为开关的并联连接数量，也可以是4个以上。
·作为并联连接的开关的组合，不限于N通道MOSFET和IGBT的组合。此外，作为包括开关的电力转换器，不限于三相的结构。
虽然基于实施例对本发明进行了记述，但是应当理解为本发明并不限定于上述实施例、结构。本发明也包含各种各样的变形例、同等范围内的变形。除此之外，各种各样的组合、方式、进一步包含有仅一个要素、一个以上或一个以下的其它组合、方式也属于本发明的范畴、思想范围。