阅读说明：本技术 基于复合介质栅双晶体管光敏探测器的钳位电路 (Clamping circuit based on composite dielectric gate double-transistor photosensitive detector ) 是由 马浩文 王凯 沈凡翔 王子豪 李张南 顾郅扬 胡心怡 柴智 陈辉 常峻淞 李龙飞 于 2020-12-31 设计创作，主要内容包括：本发明公开了一种基于复合介质栅双晶体管光敏探测器的钳位电路,该钳位电路包括运算放大器和源跟随晶体管,所述运算放大器的同相端与参考电位相连,所述运算放大器的反相端与所述源跟随晶体管的漏端和所述复合介质栅双晶体管光敏探测器的漏端相连,所述运算放大器的输出端与所述源跟随晶体管的栅端相连,所述源跟随晶体管的源端与读出电路相连。本发明的钳位电路,利用运算放大器的虚短特性,能够以更低的功耗、更小的面积,实现更加稳定的钳位功能。(The invention discloses a clamping circuit based on a composite dielectric gate double-transistor photosensitive detector, which comprises an operational amplifier and a source following transistor, wherein the in-phase end of the operational amplifier is connected with a reference potential, the inverting end of the operational amplifier is connected with the drain end of the source following transistor and the drain end of the composite dielectric gate double-transistor photosensitive detector, the output end of the operational amplifier is connected with the gate end of the source following transistor, and the source end of the source following transistor is connected with a reading circuit. The clamping circuit of the invention utilizes the virtual short characteristic of the operational amplifier, and can realize more stable clamping function with lower power consumption and smaller area.)

基于复合介质栅双晶体管光敏探测器的钳位电路

技术领域

本发明属于集成电路领域，涉及一种基于复合介质栅双晶体管光敏探测器的钳位电路。

背景技术

CCD和CMOS-APS作为当前最常见的两种成像器件，都具有各自的局限。CCD因其复杂的控制时序和电压要求，导致工作速度较慢，且不易集成；CMOS-APS因其采用感光二极管，且结构复杂，导致填充系数低，满阱电荷小。

在中国专利CN201210442007中提出了一种双晶体管光敏探测器，该探测器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能，构成一个完整的像素，可以极大地提高像素的填充因子。这种复合介质栅双晶体管光敏探测器作为新一代的成像器件，其更快的工作速度、更大的填充系数、更多的满阱电荷且能和CMOS工艺集成，使其与CCD和CMOS-APS相比具有先天优势。但目前还没有基于复合介质栅双晶体管光敏探测器的钳位电路。

因此，需要一种基于复合介质栅双晶体管光敏探测器的钳位电路以解决上述技术问题。

发明内容

针对现有技术的不足，本发明提供了一种基于复合介质栅双晶体管光敏探测器的钳位电路以解决现有技术中存在的问题。

为实现上述发明目的，本发明提供如下技术方案：

一种基于复合介质栅双晶体管光敏探测器的钳位电路，复合介质栅双晶体管光敏探测器包括源端和漏端，包括运算放大器和源跟随晶体管，所述运算放大器包括同相端、反相端和输出端，所述源跟随晶体管包括栅端和漏端，所述运算放大器的同相端与参考电位相连，所述运算放大器的反相端与所述源跟随晶体管的漏端和所述复合介质栅双晶体管光敏探测器的漏端相连，所述运算放大器的输出端与所述源跟随晶体管的栅端相连，所述源跟随晶体管的源端与读出电路相连。

优选的，所述基于复合介质栅双晶体管光敏探测器包括MOS-C部分和MOSFET部分，所述MOSFET部分设置在所述MOS-C部分的一侧，

所述MOS-C部分包括在第一P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第二顶层介质层和第一控制栅极；

所述MOSFET部分包括在第二P型半导体衬底上方依次叠设的第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极；

所述第二底层介质层和第一底层介质层连接，所述第二电荷耦合层和第一电荷耦合层连接，所述第二顶层介质层和第一顶层介质层连接，所述第二控制栅极与第一控制栅板连接。

优选的，所述第二P型半导体衬底靠近所述第二底层介质层的一侧设置有N型源极区和N型漏极区。

优选的，所述第二P型半导体衬底靠近所述第二底层介质层的一侧设置有阈值调节注入区。

优选的，所述第一底层介质层、第一电荷耦合层、第二顶层介质层和第一控制栅极的宽度均为a，所述第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极的宽度均为b，其中，b为a/3-2a/3。

有益效果：本发明的基于复合介质栅双晶体管光敏探测器的钳位电路，利用运算放大器的虚短特性，能够以更低的功耗、更小的面积，实现更加稳定的钳位功能。

本发明还公开了一种基于复合介质栅双晶体管光敏探测器的模数转换电路，多个复合介质栅双晶体管光敏探测器组成阵列，其中，每行所述复合介质栅双晶体管光敏探测器的漏端相连构成位线，每条所述位线均连接如权利要求1-5任一项所述的钳位电路。

更进一步的，每行所述复合介质栅双晶体管光敏探测器的栅端相连构成字线，源端相连构成源线。

更进一步的，多个所述复合介质栅双晶体管光敏探测器的衬底相连构成P衬底端，所述P衬底端放置在深N型阱内。

有益效果：本发明的基于复合介质栅双晶体管光敏探测器的模数转换电路，采用了钳位电路，该钳位电路利用运算放大器的虚短特性，能够以更低的功耗、更小的面积，实现更加稳定的钳位功能。

附图说明

图1是复合介质栅双晶体管光敏探测器的结构示意图；

图2是本发明钳位电路的电路图；

图3是本发明实施例1的钳位电路框图；

图4是本发明实施例2的钳位电路框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1所示，本发明采用的复合介质栅双晶体管光敏探测器，包括MOS-C部分和MOSFET部分。MOS-C部分包括在第一P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第一顶层介质层和第一控制栅极。MOSFET部分包括在第二P型半导体衬底上方依次叠设的第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极，其中，在第二P型半导体衬底中且靠近第二底层介质层的一侧设有N型源极区和N型漏极区，在第二P型半导体衬底中且第二底层介质层的下方设有阈值调节注入区。

实施例1

请参阅图2和图3所示，本实施例中，将钳位电路用于复合介质栅双晶体管光敏探测器像素。C1、C2和M0构成了复合介质栅双晶体管光敏探测器，钳位电路用于稳定所述复合介质栅双晶体管光敏探测器漏端电压，使其能够对后续读出电路输出稳定的电流。

实施例2

请参阅图4所示，本实施例中，将钳位电路用于复合介质栅双晶体管光敏探测器构成的阵列，复合介质栅双晶体管光敏探测器阵列共有2行2列。每行复合介质栅双晶体管光敏探测器栅端相连构成字线，漏端相连构成位线，源端相连构成源线；所有复合介质栅双晶体管光敏探测器衬底相连构成衬底，并将其放置在深N阱（图中灰色区域）内。所述钳位电路#1和#2的反相端分别连到所述复合介质栅双晶体管光敏探测器阵列的位线，为其提供稳定电压。