阅读说明：本技术 Nmos输出功率管的低压差稳压器 (Low dropout regulator of NMOS output power tube ) 是由 罗可欣 于 2020-06-23 设计创作，主要内容包括：本发明提供了一种NMOS输出功率管的低压差稳压器,包括低压差稳压单元和电流检测单元,电流检测单元包括第二NMOS管、第一PMOS管和第二PMOS管,所述第二NMOS管的栅极与所述第一NMOS管的栅极连接,所述第二NMOS管的源极与所述第一NMOS管的源极连接,所述第二NMOS管的漏极与所述第二PMOS管的漏极连接,所述第二PMOS管的源极接输入电压,所述第二PMOS管的栅极与所述第一PMOS管的栅极连接,所述第一PMOS管的源极接输入电压。所述NMOS输出功率管的低压差稳压器,能够检测出所述低压差稳压单元的输出电流大小,从而根据输出电流的大小,改善所述低压差稳压单元的负载调整率。(The invention provides a low dropout regulator of an NMOS (N-channel metal oxide semiconductor) output power tube, which comprises a low dropout regulator unit and a current detection unit, wherein the current detection unit comprises a second NMOS tube, a first PMOS tube and a second PMOS tube, the grid electrode of the second NMOS tube is connected with the grid electrode of the first NMOS tube, the source electrode of the second NMOS tube is connected with the source electrode of the first NMOS tube, the drain electrode of the second NMOS tube is connected with the drain electrode of the second PMOS tube, the source electrode of the second PMOS tube is connected with an input voltage, the grid electrode of the second PMOS tube is connected with the grid electrode of the first PMOS tube, and the source electrode of the first PMOS tube is connected with the input voltage. The low dropout regulator of the NMOS output power tube can detect the output current of the low dropout regulator unit, thereby improving the load regulation rate of the low dropout regulator unit according to the output current.)

NMOS输出功率管的低压差稳压器

技术领域

本发明涉及低压差稳压器技术领域，尤其涉及一种NMOS输出功率管的低压差稳压器。

背景技术

低压差稳压器包括输出功率期间、反馈网络和误差放大器，其输出电流随着负载情况轻重导致变化范围很大，从而影响到电路的稳定性、工作温度、输出电压的稳定性等。

其中，输出电流的变化而引起电源输出变化，可以用负载调整率(LoadRegulation)指标描述，用公式可以表述为：Load Regulation＝|Vfl-Vml|/Vhl x100％，Vfl和Vml分别是低压差稳压器满载时和最小负载时的输出电压，Vhl是半载时的输出电压。负载增加，输出电压降低，相反负载减少，输出电压升高，因此，负载调整率越小说明低压差稳压器抑制负载干扰的能力越强。但现有技术中，缺乏针对NMOS输出功率管的低压差稳压器的电流检测电路以及负载调整电路。

因此，有必要提供一种新型的NMOS输出功率管的低压差稳压器以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种NMOS输出功率管的低压差稳压器，检测输出电流的大小，从而改善低压差稳压器的负载调整率。

为实现上述目的，本发明的所述NMOS输出功率管的低压差稳压器，包括：

低压差稳压单元，包括误差放大电路、第一NMOS管和反馈网络，所述误差放大电路的输出端与所述第一NMOS管的栅极连接，所述误差放大电路的输入端与所述反馈网络的输出端连接，所述第一NMOS管的漏极接输入电压，所述第一NMOS管的源极与所述反馈网络的输入端连接，所述反馈网络的接地端接地；

电流检测单元，包括第二NMOS管、第一PMOS管和第二PMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二PMOS管的源极接输入电压，所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第一PMOS管的源极接输入电压；

其中，所述误差放大电路包括误差放大器或误差放大调整电路中的一种，

当所述误差放大电路为所述误差放大器时，所述第一PMOS管的漏极与所述反馈网络的输出端连接；

当所述误差放大电路为所述误差放大器时，所述NMOS输出功率管的低压差稳压器还包括参考电压调整电路，所述参考电压调整电路的输出端与所述误差放大器的输入端连接，所述参考电压调整电路的输入端与所述第一PMOS管的漏极连接；

当所述误差放大电路为误差放大调整电路时，所述第一PMOS管的漏极与所述误差放大调整电路的输入端连接。

本发明的有益效果在于：电流检测单元包括第二NMOS管、第一PMOS管和第二PMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二PMOS管的源极接输入电压，所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第一PMOS管的源极接输入电压，从而能够检测出所述低压差稳压单元的输出电流大小，从而根据输出电流的大小，改善所述低压差稳压单元的负载调整率。

优选地，所述电流检测单元还包括第三PMOS管和第三NMOS管，所述第三PMOS管的源极与所述第一PMOS管的栅极和所述第二PMOS管的栅极连接后接入输入电压，所述第三PMOS管的漏极接地，所述第三PMOS管的栅极与所述第三NMOS管的源极连接后接地，所述第三NMOS管的漏极接输入电压，所述第三NMOS管的栅极与所述第二PMOS管的漏极连接。

进一步优选地，所述参考电压调整电路包括第三电阻和第四电阻，所述第三电阻的一端与输入电压和所述误差放大器的输入端连接，所述第三电阻的另一端与所述第四电阻的一端和所述电流检测单元的输出端连接，所述第四电阻的另一端接地。其有益效果在于：所述参考电压调整电路能够根据所述电流检测单元检测到的输出电流的大小调整所述误差放大器的参考电压，从而改善所述低压差稳压单元的负载调整率。

进一步优选地，所述误差放大调整电路包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管和第五NMOS管，所述第四PMOS管的源极和所述第五PMOS管的源极连接，所述第四PMOS管的栅极接参考电压，所述第四PMOS管的漏极通过第一线与所述电流检测单元的输出端连接，所述第五PMOS管的源极接输入电压，所述第五PMOS管的栅极与所述反馈网络的输出端连接，所述第五PMOS管的漏极与所述第五NMOS管的源极连接，所述第五NMOS管的源极接地，所述第五NMOS管的栅极与所述第四NMOS管的栅极连接，所述第四NMOS管的源极与所述第一线连接后接地，所述第五NMOS管的漏极与第七PMOS管的漏极和第一NMOS管的栅极连接，所述第七PMOS管的源极接输入电压，所述第七PMOS管的栅极与所述第六PMOS管的栅极连接，所述第六PMOS管的源极接输入电压，所述第六PMOS管的漏极接所述第四NMOS管的漏极，所述第六PMOS管的栅极和漏极短接。其有益效果在于：所述误差放大调整电路能够根据所述电流检测单元检测到的输出电流的大小进行调整，代替了现有技术中的误差放大器，从而能够改善所述低压差稳压单元的负载调整率。

进一步优选地，所述误差放大调整电路包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管，所述第四PMOS管的源极和所述第五PMOS管的源极连接，所述第五PMOS管的栅极接参考电压，所述第四PMOS管的漏极与所述第七NMOS管的漏极连接，所述第七NMOS管的漏极与栅极短接，所述第七NMOS管的栅极与所述第八NMOS管的栅极连接，所述第八NMOS管的漏极与所述第四NMOS管的源极连接，所述第四NMOS管的栅极与所述第五NMOS管的栅极连接，所述第四NMOS管的漏极与所述第六PMOS管的漏极连接，所述第六PMOS管的源极接输入电压，所述第六PMOS管的漏极和栅极短接，所述第六PMOS管的栅极与所述第七PMOS管的栅极连接，所述第七PMOS管的源极接输入电压，所述第七PMOS管的漏极与第一NMOS管的栅极和所述第五NMOS管的漏极连接，所述第五NMOS管的源极与所述电流检测单元的输出端和所述第九NMOS管的漏极连接，所述第九NMOS管的栅极与所述第六NMOS管的栅极连接，所述第六NMOS管的漏极和栅极短接，所述第六NMOS管的漏极与所述第五PMOS管的漏极连接，所述第五PMOS管的栅极与所述反馈网络的输出端连接，所述第六NMOS管、所述第七NMOS管、所述第八NMOS管和所述第九NMOS管的源极均接地。其有益效果在于：所述误差放大调整电路能够根据所述电流检测单元检测到的输出电流的大小进行调整，代替了现有技术中的误差放大器，从而能够改善所述低压差稳压单元的负载调整率。

附图说明

图1为本发明低压差稳压单元的电路示意图；

图2为本发明一些实施例中NMOS输出功率管的低压差稳压器；

图3为本发明一些实施例中NMOS输出功率管的低压差稳压器；

图4为本发明一些优选实施例中NMOS输出功率管的低压差稳压器；

图5为本发明一些优选实施例中NMOS输出功率管的低压差稳压器；

图6为本发明一些实施例中NMOS输出功率管的低压差稳压器；

图7为本发明一些优选实施例中NMOS输出功率管的低压差稳压器；

图8为本发明一些实施例中NMOS输出功率管的低压差稳压器；

图9为本发明一些优选实施例中NMOS输出功率管的低压差稳压器。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

针对现有技术存在的问题，本发明的实施例提供了一种NMOS输出功率管的低压差稳压器，参照图1至图9，所述NMOS输出功率管的低压差稳压器包括低压差稳压单元10和电流检测单元20，所述低压差稳压单元10包括误差放大电路、11第一NMOS管12和反馈网络13，所述误差放大电路11的输出端与所述第一NMOS管12的栅极连接，所述误差放大电路11的输入端与所述反馈网络13的输出端连接，所述第一NMOS管12的漏极接输入电压，所述第一NMOS管11的源极与所述反馈网络13的输入端连接，所述反馈网络13的接地端接地。具体地，所述反馈网络13包括第一电阻131和第二电阻132，所述第一电阻131的一端与所述第一NMOS管12的源极连接，所述第一电阻131的另一端与所述第二电阻132连接，所述第二电阻132的另一端接地。

一些实施例中，参照图2和图4，所述误差放大电路为误差放大器14，所述电流检测单元20的输出端与所述反馈网络13的输出端连接。具体地，所述误差放大器14的输出端与所述第一NMOS管12的栅极连接，所述误差放大器14的正相接参考电压，所述误差放大器14的负相输入端与所述第一电阻131和所述第二电阻132的一端连接。

一些实施例中，参照图2、图3、图6和图8，所述电流检测单元20包括第二NMOS管21、第一PMOS管22和第二PMOS管23，所述第二NMOS管21的栅极与所述第一NMOS管12的栅极连接，所述第二NMOS管21的源极与所述第一NMOS管12的源极连接，所述第二NMOS管21的漏极与所述第二PMOS管23的漏极连接，所述第二PMOS管23的源极接输入电压，所述第二PMOS管23的栅极与所述第一PMOS管22的栅极连接，所述第一PMOS管22的源极接输入电压，所述第二PMOS管21栅极和漏极短接。

一些优选实施例中，参照图4和图5，所述电流检测单元20还包括第三PMOS管24和第三NMOS管25，所述第三PMOS管24的源极与所述第一PMOS管22的栅极和所述第二PMOS管22的栅极连接后接入输入电压，所述第三PMOS管24的漏极接地，所述第三PMOS管24的栅极与所述第三NMOS管25的源极连接后接地，所述第三NMOS管25的漏极接输入电压，所述第三NMOS管25的栅极与所述第二PMOS管23的漏极连接。

具体地，参照图2和图4，所述第一PMOS管22的漏极与所述第一电阻131和所述第二电阻132的一端连接。

一些实施例中，所述误差放大电路为误差放大器，所述NMOS输出功率管的低压差稳压器还包括参考电压调整电路，所述参考电压调整电路的输出端与所述误差放大器的输入端连接，所述参考电压调整电路的输入端与所述第一PMOS管的漏极连接。

一些实施例中，参照图3和图5，所述参考电压调整电路30包括第三电阻31和第四电阻32，所述第三电阻31的一端与输入电压和所述误差放大器14的正相输入端连接，所述第三电阻31的另一端与所述第四电阻32的一端和所述电流检测单元20的输出端连接，所述第四电阻32的另一端接地。

具体地，参照图3和图5，所述第一PMOS管22的漏极与所述第三电阻31和所述第四电阻32的一端连接。

一些实施例中，所述误差放大电路为误差放大调整电路，所述第一PMOS管的漏极与所述误差放大调整电路的输入端连接。

一些实施例中，参照图6和图7，所述误差放大调整电路15包括第四PMOS管151、第五PMOS管152、第六PMOS管153、第七PMOS管154、第四NMOS管155和第五NMOS管156，所述第四PMOS管151的源极和所述第五PMOS管152的源极连接，所述第四PMOS管151的栅极接参考电压，所述第四PMOS管151的漏极通过所述第一线1511与所述电流检测单元20的输出端连接，所述第五PMOS管152的源极接输入电压，所述第五PMOS管152的栅极与所述反馈网络13的输出端连接，所述第五PMOS管152的漏极与所述第五NMOS管156的源极连接，所述第五NMOS管156的源极接地，所述第五NMOS管156的栅极与所述第四NMOS管155的栅极连接，所述第四NMOS管155的源极与所述第一线1511连接后接地，所述第五NMOS管156的漏极与第七PMOS管154的漏极和第一NMOS管12的栅极连接，所述第七PMOS管154的源极接输入电压，所述第七PMOS管154的栅极与所述第六PMOS管153的栅极连接，所述第六PMOS管153的源极接输入电压，所述第六PMOS管153的漏极接所述第四NMOS管155的漏极，所述第六PMOS管153的栅极和漏极短接。

具体地，参照图6和图7，所述第四PMOS管151的漏极通过所述第一线1511与所述第一PMOS管22的漏极连接，所述第五PMOS管152的栅极与所述第一电阻131和所述第二电阻132的一端连接。

一些实施例中，参照图8和图9，所述误差放大调整电路包括第四PMOS管151、第五PMOS管152、第六PMOS管153、第七PMOS管154、第四NMOS管155、第五NMOS管156、第六NMOS管157、第七NMOS管158、第八NMOS管159和第九NMOS管160，所述第四PMOS管151的源极和所述第五PMOS管152的源极连接，所述第五PMOS管152的栅极接参考电压，所述第四PMOS管151的漏极与所述第七NMOS管158的漏极连接，所述第七NMOS管158的漏极与栅极短接，所述第七NMOS管158的栅极与所述第八NMOS管159的栅极连接，所述第八NMOS管159的漏极与所述第四NMOS管155的源极连接，所述第四NMOS管155的栅极与所述第五NMOS管156的栅极连接，所述第四NMOS管155的漏极与所述第六PMOS管153的漏极连接，所述第六PMOS管153的源极接输入电压，所述第六PMOS管153的漏极和栅极短接，所述第六PMOS管153的栅极与所述第七PMOS管154的栅极连接，所述第七PMOS管154的源极接输入电压，所述第七PMOS管154的漏极与第一NMOS管12的栅极和所述第五NMOS管156的漏极连接，所述第五NMOS管156的源极与所述电流检测单元的输出端和所述第九NMOS管160的漏极连接，所述第九NMOS管160的栅极与所述第六NMOS管157的栅极连接，所述第六NMOS管157的漏极和栅极短接，所述第六NMOS管157的漏极与所述第五PMOS管152的漏极连接，所述第五PMOS管152的栅极与所述反馈网络的输出端连接，所述第六NMOS管157、所述第七NMOS管158、所述第八NMOS管159和所述第九NMOS管160的源极均接地。

具体地，参照图8和图9，所述第五NMOS管156的源极与所述第一PMOS管的漏极连接，所述第五PMOS管152的栅极与所述第一电阻131和所述第二电阻132的一端连接。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。