阅读说明：本技术 通信装置及调制解调器 (Communication device and modem ) 是由 苏加军 于 2020-04-27 设计创作，主要内容包括：一种通信装置及调制解调器,所述通信装置包括：处理器件；第一存储模块,分别与所述处理器件以及所述调制解调器耦接；所述处理器件与所述调制解调器共享所述第一存储模块；第二存储模块,与所述调制解调器耦接；所述第二存储模块为所述调制解调器专属存储模块；调制解调器,包括存储控制模块；所述存储控制模块,适于在接收到数据处理请求时,根据所述数据处理请求对应的地址,确定访问第一存储模块还是访问第二存储模块。上述方案,能够在降低通信装置成本的同时,提高调制解调器的实时性。(A communication device and modem, the communication device comprising: a processing device; a first memory module coupled to the processing device and the modem, respectively; the processing device shares the first memory module with the modem; a second storage module coupled with the modem; the second storage module is a dedicated storage module of the modem; a modem including a storage control module; and the storage control module is suitable for determining whether to access the first storage module or the second storage module according to the address corresponding to the data processing request when the data processing request is received. The scheme can reduce the cost of the communication device and improve the real-time performance of the modem.)

通信装置及调制解调器

技术领域

本发明涉及通信技术领域，尤其涉及一种通信装置及调制解调器。

背景技术

现有的调制解调器对双倍速率同步动态随机存储器(Double Data RateSynchronous Dynamic Random Access Memory，简称DDR SDRAM，可简称DDR)的访问是不可或缺的。调制解调器中的MCU和各个硬件(Hardware，简称HW)加速器都需要DDR承担大数据量缓存。

已有技术方案中，有的方案为调制解调器配置专用DDR，这虽然能够满足调制解调器的数据缓存需求，但实现成本高昂。有的方案为调制解调器配置共享DDR，以在降低产品成本的同时满足数据缓存需求。但是，外部存储器访问通常伴随访问延迟过大的问题，无法应用在一些对实时性要求较高的应用场景。

发明内容

本发明实施例解决的技术问题是无法实现通信装置的成本与调制解调器实时性的折中。

为解决上述技术问题，本发明实施例提供一种通信装置，包括：处理器件；第一存储模块，分别与所述处理器件以及所述调制解调器耦接；所述处理器件与所述调制解调器共享所述第一存储模块；第二存储模块，与所述调制解调器耦接；所述第二存储模块为所述调制解调器专属存储模块；调制解调器，包括存储控制模块；所述存储控制模块，适于在接收到数据处理请求时，根据所述数据处理请求对应的地址，确定访问第一存储模块还是访问第二存储模块。

可选的，所述调制解调器还包括：缓存模块，用于缓存所述存储控制模块访问过的历史数据；所述存储控制模块，还适于在接收到所述数据处理请求时，先读取所述缓存模块，如果命中就返回读取结果；如果未命中就根据所述数据处理请求对应的地址确定对应的存储模块。

可选的，所述缓存模块缓存的是所述存储控制模块历史上高频访问的数据。

可选的，所述调制解调器包括接口单元，所述接口单元用于与所述处理器件基于串行总线进行通信。

可选的，所述第一存储模块的存储容量大于所述第二存储模块的存储容量。

可选的，所述处理器件为应用处理器。

为解决上述技术问题，本发明实施例还提供了一种调制解调器，包括：存储控制模块，适于在接收到数据处理请求时，根据所述数据处理请求对应的地址，确定对应的存储模块，所述存储模块包括第一存储模块与第二存储模块，所述第一存储模块与外部处理器件以及所述调制解调器均耦接，所述第二存储模块与所述调制解调器耦接；所述外部处理器件与所述调制解调器共享所述第一存储模块；所述第二存储模块为所述调制解调器专属存储模块。

可选的，所述调制解调器还包括：缓存模块，用于缓存所述存储控制模块访问过的历史数据；所述存储控制模块，还适于在接收到所述数据处理请求时，先读取所述缓存模块，如果命中就返回读取结果；如果未命中就根据所述数据处理请求对应的地址确定对应的存储模块。

可选的，所述缓存模块缓存的是所述存储控制器历史上高频访问的数据。

可选的，所述调制解调器包括：接口单元；用于与所述外部处理器件基于串行总线进行通信。

可选的，所述第一存储模块的存储容量大于所述第二存储模块的存储容量。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

调制解调器与处理器件共享第一存储模块，专用第二存储模块。第二存储模块中存储对实时性要求较高的数据，第一存储模块中存储对实时性要求较低的数据。调制解调器与处理器件共享的第一存储模块，可以减少第二存储模块的存储容量以降低调制解调器的成本，进而降低通信装置的成本；为调制解调器设置第二存储模块，能够提高调制解调器的实时性。

进一步，调制解调器在接收到数据处理请求后，先读取缓存模块，若命中则直接返回读取结果，由于从缓存模块中读取数据的速度更快，因此能够更进一步地提高解调器的实时性。

附图说明

图1是本发明实施例中的一种通信装置的结构示意图；

图2是本发明实施例中的一种调制解调器的结构示意图。

具体实施方式

如上所述，已有技术方案中，有的方案为调制解调器配置专用DDR，这虽然能够满足调制解调器的数据缓存需求，但实现成本高昂。有的方案为调制解调器配置共享DDR，以在降低产品成本的同时满足数据缓存需求。但是，外部存储器访问通常伴随访问延迟过大的问题，无法应用在一些对实时性要求较高的应用场景。

在本发明实施例中，调制解调器与处理器件共享的第一存储模块，可以减少第二存储模块的存储容量以降低调制解调器的成本；为调制解调器设置第二存储模块，能够提高调制解调器的实时性。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参照图1，给出了本发明实施例中的一种通信装置。在本发明实施例中，通信装置可以包括处理器件11、第一存储模块12、第二存储模块13以及调制解调器14。

在具体实施中，处理器件11可以为应用处理器(Application Processor，AP)，也可以为其他独立于调制解调器14且能够实现数据处理能够的电子元件。

在具体实施中，第一存储模块12可以分别于调制解调器14以及处理器件11耦接。第一存储模块12中可以存储处理器件11工作时所需的数据以及调制解调器14工作时所需的数据，也即处理器件11与调制解调器14可以共享第一存储模块12。在通信装置工作时，处理器件11与调制解调器14均可以对第一存储模块12进行数据读取、写入、擦除等操作。

在具体实施中，可以预先将第一存储模块12划分为至少两个存储区域，其中一个存储区域可以用于存储处理器件11工作时所需的数据，另一个存储区域可以用于存储调制解调器14工作时所需的数据。在将第一存储模块12划分为至少两个存储区域时，可以采用地址区间划分的方式来实现，且不同的存储区域对应的地址空间不存在交集。

例如，第一存储模块12被划分为区域A、区域B以及区域C，区域A的地址区间、区域B的地址区间以及区域C的地址区间相互独立且不存在交集。

换而言之，在本发明实施例中，可以将第一存储模块12划分为多个独立的存储区域，以避免不同的处理器件11之间、处理器件11与调制解调器14之间的数据相互交叉。

可以理解的是，第一存储模块12的某一个或多个区域也可以被不同处理器件11共享，或者被处理器件11与调制解调器14共享。

在具体实施中，第二存储模块13可以仅与调制解调器14耦接。在本发明实施例中，第二存储模块13可以为调制解调器14的专属存储模块，其中所存储的数据为调制解调器14工作过程中所需用到的数据。

参照图2，给出了本发明实施例中的一种调制解调器14的结构示意图。

在具体实施中，结合图1及图2，调制解调器14可以包括存储控制模块141，存储控制模块141可以与第二存储模块13耦接。当接收到数据处理请求时，存储控制模块141可以根据数据处理请求对应的地址，确定是访问第一存储模块12还是访问第二存储模块13。

在实际应用中可知，调制解调器14、处理器件11等均属于物理层，应用层可以视作物理层的上层。当上层需要进行数据处理操作时，会生成数据处理请求并下发至物理层，由物理层执行相应的数据处理操作并将得到的处理结果反馈至上层。上层下发的数据处理请求通常可以包括数据处理对应的类型以及地址。例如，数据处理请求为读取数据A，对应的地址为数据A存储的地址。

调制解调器14的存储控制模块141在接收到数据处理请求之后，可以从中获取数据处理请求对应的地址，进而确定该地址对应的地址空间处于第一存储模块12还是第二存储模块13。若该地址对应的地址空间处于第一存储模块12，则存储控制模块141访问第一存储模块12；若该地址对应的地址空间处于第二存储模块13，则存储控制模块141访问第二存储模块13。

在具体实施中，由于处理器件11以及调制解调器14共享第一存储模块12，因此可以设置较大容量的第一存储模块12。而第二存储模块13为调制解调器14专属存储模块，因此可以设置较小容量的第二存储模块13。在本发明实施例中，可以设置第一存储模块12的存储容量大于第二存储模块13的存储容量。

例如，可以设置第一存储模块12的存储容量为512M，设置第二存储模块13的存储容量为128M。

在具体实施中，存储控制模块141可以通过数据总线(BUS)与第一存储模块12进行通信，以根据数据处理请求对第一存储模块12进行相应的操作。

在实际应用中，存在一些对实时性要求较高的应用场景，例如语音通话场景。在本发明实施例中，可以将执行实时性要求较高的应用场景的数据存储至第二存储模块13，将执行实时性要求较低的应用场景的数据存储至第一存储模块12。

在具体实施中，第一存储模块12可以为处理器件11所对应的存储模块。通常情况下，第一存储模块12的存储容量较大，且第一存储模块12可以存在一定的未被处理器件11所使用的存储空间。因此，在本发明实施例中，可以将上述第一存储模块12中未被使用的存储空间充分利用，将其用于存储调制解调器14对应的对实时性要求较低的数据。

由此可见，调制解调器与处理器件共享第一存储模块，可以减少第二存储模块的存储容量，故而能够降低调制解调器的成本。为调制解调器设置专属的第二存储模块，第二存储模块存储对实时性要求较高的数据，可以提高调制解调器的实时性。

在具体实施中，调制解调器14中还可以设置有缓存模块143，缓存模块143可以与存储控制模块141耦接，适于缓存存储控制模块141最近访问的历史数据。缓存模块143可以为一级cache、二级cache等。

存储控制模块141在接收到数据处理请求时，可以先读取缓存模块143。若能够从缓存模块143中命中，则直接返回读取结果；若未能够从缓存模块143中命中，则存储控制模块141根据数据处理请求对应的地址确定对应的存储模块。

由于缓存模块143中存储有存储控制模块141访问过的历史数据，因此，若历史数据中存在当前数据处理请求对应的数据，则可以直接从缓存模块143中读取该数据并返回。由于无需从存储模块中查找数据，因此，从缓存模块143中读取数据的速度要快于从存储模块读取数据的速度。

在实际应用中，为节省成本，缓存模块143的存储容量通常较小，因此其中能够存储的数据也较为有限。因此，缓存模块143缓存的历史数据可以是存储控制模块141历史上访问频率最高的数据。

缓存模块143缓存的数据也可以进行更新，当其中存储的数据达到缓存模块143的上限时，可以从中删除一些数据，并添加新的数据。

在具体实施中，调制解调器14还可以包括接口单元144，调制解调器14可以通过接口单元144与处理器件11基于串行总线进行通信。在本发明实施例中，调制解调器14可以通过高速串行计算机扩展总线标准(Peripheral Component Interconnect Express，简称PCI Express，亦即PCIE)与处理器件11进行通信。

在具体实施中，调制解调器14还可以包括功能模块142，功能模块142可以为调制解调器14的微处理器(Micro Controller Unit，MCU)，也可以为调制解调器14的硬件加速器等。

在本发明实施例中，第一存储模块12可以为DDR，第二存储模块13也可以为DDR。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。