阅读说明：本技术 硅层的评价方法和硅外延晶片的制造方法 (Method for evaluating silicon layer and method for manufacturing silicon epitaxial wafer ) 是由 牧濑佐也加 佐俣秀一 三次伯知 宫崎澄夫 于 2019-01-18 设计创作，主要内容包括：本发明提供一种硅层的评价方法,其包括：在硅层的表面上形成氧化膜；进行使上述形成的氧化膜的表面带有负电荷的带电处理；以及通过范德堡(van der Pauw)法测定上述带电处理后的硅层的电阻率。(The invention provides an evaluation method of a silicon layer, which comprises the following steps: forming an oxide film on a surface of the silicon layer; performing a charging process for negatively charging the surface of the oxide film; and measuring the resistivity of the charged silicon layer by van der Pauw method.)

硅层的评价方法和硅外延晶片的制造方法

相关专利申请的相互参照

本申请要求2018年1月24日申请的日本专利申请2018-009752号的优先权，特在此引用其全部记载。

技术领域

本发明涉及硅层的评价方法和硅外延晶片的制造方法。

背景技术

作为针对半导体晶片而测定电阻率的方法，已知各种方法(例如日本特开2005-223098号公报(其全部记载在此特别以公开的方式加以援引)中记载的扩展电阻法等)。

发明内容

作为半导体晶片的一种的硅外延晶片在单晶硅基板上具有硅外延层。针对硅外延晶片，硅外延层的电阻率对晶片的性能造成影响。因此，有时例如在监控晶片上形成硅外延层，将通过测定该硅外延层的电阻率而得到的评价结果用于产品晶片的品质保障、外延生长步骤的步骤管理。为了以高可靠性进行这样的品质保障、步骤管理，期望测定精度高。针对测定精度，所测定的值的偏差(测定偏差)越小，则能够称为越高精度。关于测定偏差，作为针对硅外延晶片测定电阻率的方法而已知的各种方法中，可以说扩展电阻法的测定偏差较小。但是，针对扩展电阻法，本发明人等推测测定对象的电阻率越高，则探针与样品的接触电阻的偏差越大，测定偏差越大。因此，本发明人等认为，应当提供在各种各样的电阻率的硅外延层的电阻率测定中的测定偏差小的新评价方法。此外，以上的方面针对各种硅层的电阻率测定也可以说同样如此。

本发明的一个方式提供能够减少硅层的电阻率测定中的测定偏差的新评价方法。

本发明的一个方式涉及一种硅层的评价方法，其包括：

在硅层的表面上形成氧化膜；

进行使上述形成的氧化膜的表面带有负电荷的带电处理；和

通过范德堡(van der Pauw)法测定上述带电处理后的硅层的电阻率。

一个方式中，可以通过电晕放电处理来进行上述带电处理。

一个方式中，可以通过电压施加处理来进行上述带电处理。

一个方式中，上述硅层可以是具有pn结构的评价用试样中包含的硅外延层。

一个方式中，上述硅层可以是利用扩展电阻法得到的电阻率测定值为200Ωcm以上的高电阻硅外延层。

一个方式中，上述硅层可以是SOI(Silicon-On-Insulator，绝缘体上硅)晶片中包含的活性层。

本发明的另一个方式涉及一种硅外延晶片的制造方法，其包括：

制作作为产品而出厂的候选的硅外延晶片；

进一步包括：

通过上述评价方法评价在与上述作为产品而出厂的候选的硅外延晶片中包含的硅外延层相同或近似相同的外延生长步骤中形成的评价用硅外延层；和

在针对上述评价用硅外延层求出的电阻率为良品所允许的范围内的情况下，对上述作为产品而出厂的候选的硅外延晶片实施用于作为产品而出厂的准备。

本发明的另一个方式涉及一种硅外延晶片的制造方法，其包括：

在测试外延生长条件下形成评价用硅外延层；

通过上述评价方法评价上述评价用硅外延层；

基于针对上述评价用硅外延层求出的电阻率，将对上述测试外延生长条件施加变更的外延生长条件确定为在产品制造步骤中使用的外延生长条件，或将上述测试外延生长条件确定为在产品制造步骤中使用的外延生长条件；和

通过包括在上述确定的外延生长条件下进行的外延生长步骤在内的产品制造步骤制造产品出厂用硅外延晶片。

根据本发明的一个方式，可以提供一种硅层的评价方法，其能够减少硅层的电阻率测定中的测定偏差。

具体实施方式

[硅层的评价方法]

本发明的一个方式涉及一种硅层的评价方法(以下也简单记载为“评价方法”)，其包括：在硅层的表面上形成氧化膜；进行使上述形成的氧化膜的表面带有负电荷的带电处理；以及通过范德堡(van der Pauw)法测定上述带电处理后的硅层的电阻率。

范德堡(van der Pauw)法是作为用于评价半导体试样的电阻率、霍尔系数等物性的方法而公知的方法。范德堡(van der Pauw)法是在试样表面的4个部位设置电极，在多个部位进行电压测定等测定，将以该方式得到的值平均化从而得到测定结果的方法。因此本发明人等认为，与仅在一个部位进行测定的方法(例如作为半导体试样的电阻率等测定方法而公知的四探针法)相比，预期测定精度提高。此外，范德堡(van der Pauw)法以膜状的试样作为模型，因此本发明人等认为例如能够对硅外延晶片的硅外延层那样的薄膜的测定进行精度良好的测定。

根据以上的理由，本发明人等为了测定硅层的电阻率，采用范德堡(van derPauw)法。进一步，本发明人等反复进行研究的结果又新发现，作为利用范德堡(van derPauw)法的电阻率测定的前处理，通过进行氧化膜的形成和使氧化膜表面带负电荷的带电处理，能够减少硅层的电阻率测定中的测定偏差，完成上述的评价方法。

以下，针对上述评价方法，进一步进行详细说明。

<评价对象>

利用上述评价方法的评价的对象是硅层。上述硅层可以是单晶硅层，一个方式中，可以是硅外延层。硅外延层可以通过使p型或n型的单晶硅的膜外延生长而制作。针对利用外延生长的硅外延层的形成，可以应用公知技术。硅外延层的导电型可以通过掺杂剂的种类而控制，硅外延层的电阻率可以通过掺杂剂浓度而控制。

在硅外延层的评价中，为了抑制电阻率测定时电流向位于硅外延层的下层的部分的泄露，优选通过范德堡(van der Pauw)法测定具有pn结构的评价用试样中包含的硅外延层的电阻率。

关于pn结构，可以通过在p型半导体基板上形成n型硅外延层，从而制作具有pn结构的评价用试样。此外，可以通过在n型半导体基板上形成p型硅外延层，从而制作具有pn结构的评价用试样。pn结构中，通过pn结的耗尽层，能够将硅外延层与位于下层的部分(基板)进行电分离。应予说明，如果硅外延层的电阻率变高，则固有电势变小，耗尽层的宽度变宽，因此有时电势的梯度变小。在这样的情况下，通过向基板侧施加pn结的反电压而增大固有电势，能够进一步抑制电流向位于硅外延层的下层的部分(基板)的泄露。针对反电压的施加，可以应用公知技术。

评价对象的硅外延层可以优选为利用扩展电阻法得到的电阻率测定值为200Ωcm以上的高电阻硅外延层。本发明和本说明书中的利用扩展电阻法得到的测定值是通过公知的利用扩展电阻法的测定而得到的值。针对硅外延层，根据扩展电阻法，可以测定200Ωcm以上的电阻率，与其他电阻率测定方法相比，能够使测定偏差较小。但是，如前述记载那样，扩展电阻法中，本发明人等推测评价对象的电阻率越高，则探针与样品的接触偏差越大，其结果是测定偏差越大。对此，根据上述评价方法，能够减少电阻率测定时的测定偏差来评价利用扩展电阻法得到的电阻率测定值为200Ωcm以上的高电阻硅外延层。评价对象的硅外延层的利用扩展电阻法得到的电阻率测定值还能够为300Ωcm以上、还能够为400Ωcm以上、还能够为500Ωcm以上。此外，评价对象的硅外延层例如利用扩展电阻法得到的电阻率测定值能够为1000Ωcm以下，但即使是示出超过该值的电阻率测定值的硅外延层，根据上述评价方法，也能够减少电阻率测定时的测定偏差。

此外，一个方式中，利用上述评价方法的评价的对象的硅层能够为按顺序具有单晶硅基板、绝缘膜(例如氧化膜)和硅层(被称为活性层)的SOI晶片的活性层。SOI晶片中存在绝缘膜，因此在电阻率测定时，能够抑制电流向位于硅层的下层的部分的泄露。

评价对象的活性层可以优选为利用扩展电阻法得到的电阻率测定值为200Ωcm以上的高电阻硅层。如前述记载那样，扩展电阻法中，本发明人等推测评价对象的电阻率越高，则探针与样品的接触偏差越大，其结果是测定偏差越大。对此，根据上述评价方法，能够减少电阻率测定时的测定偏差来评价利用扩展电阻法得到的电阻率测定值为200Ωcm以上的高电阻硅层。评价对象的硅层的利用扩展电阻法得到的电阻率测定值还可以为300Ωcm以上，还可以为400Ωcm以上，还可以为500Ωcm以上。此外，评价对象的硅层例如利用扩展电阻法得到的电阻率测定值能够为1000Ωcm以下，但即使是示出超过该值的电阻率测定值的硅层，根据上述评价方法，也能够减少电阻率测定时的测定偏差。

针对SOI晶片的制作，可以应用公知技术。活性层的导电型可以通过掺杂剂的种类而控制，活性层的电阻率可以通过掺杂剂浓度而控制。

<电阻率测定的前处理>

上述评价方法中，作为通过范德堡(van der Pauw)法进行电阻率测定前的前处理，进行氧化膜的形成和带电处理。针对这些前处理，以下进一步详细说明。

(氧化膜形成)

作为电阻率测定的前处理，首先在评价对象的硅层的表面上形成氧化膜。本发明和本说明书中的“氧化膜”是硅氧化物膜(例如SiO₂膜)。会有在硅层的表面上形成有自然氧化膜的情况，但一般认为自然氧化膜利用后述带电处理的负电荷的保持量少，难以充分减少测定偏差。因此，上述评价方法中，在带电处理前形成氧化膜。硅层的表面上的氧化膜的厚度优选大于自然氧化膜的厚度，从该观点出发，优选为1nm以上。该氧化膜的厚度在不对存在自然氧化膜的硅外延层进行自然氧化膜去除处理而进行氧化膜形成的情况下，是指自然氧化膜与通过氧化膜形成而形成的氧化膜的总厚度。此外，硅层的表面上的氧化膜的厚度可以是例如20nm以下。

氧化膜形成可以通过使用处理液而进行的氧化处理、即湿式氧化来进行，也可以通过不使用处理液而进行的氧化处理、即干式氧化来进行，从氧化处理的简便性等观点出发，优选为干式氧化。干式氧化可以通过热氧化、等离子体处理等公知的方法来进行，优选为热氧化。热氧化可以通过在被加热的氧化性氛围中配置包含评价对象的硅层的评价用试样来进行。氧化性氛围是指至少包含氧化性的气体的氛围，可以是例如包含10体积％～100体积％的氧气的氛围。氧化性氛围的氛围温度可以设为例如700～1300℃，加热时间可以设为例如1分钟～1000分钟。但是，上述的热氧化条件为例示，不限于此。

(带电处理)

上述评价方法中，进行使所形成的氧化膜的表面带负电荷的带电处理。一般而言，范德堡(van derPauw)法中，在形成了电极的表面的形状为正方形的试样表面的四角设置电极，对相邻的2个电极间施加电压，通过剩余的2个电极测定所施加的电压。带电处理前，优选将试样形状调整为适合于利用范德堡(van der Pauw)法的测定的形状。此外，带电处理前，优选设置用于范德堡(van der Pauw)法的测定的电极(以下记载为“测定用电极”)。测定用电极可以通过公知的方法形成。作为测定用电极，优选为相对于评价对象的硅层而言欧姆性良好的金属的电极。从该观点出发，作为测定用电极，在评价对象的硅层为n型的情况下，优选为功函数为3.7eV以下的金属(例如Mg)的电极，在评价对象的硅层为p型的情况下，优选为功函数大于3.7eV的金属(例如Au)的电极。

上述评价方法中的带电处理是使硅层表面上的氧化膜的表面带负电荷的处理。氧化膜带正电荷，因此在不使其带负电荷的情况下，可以认为在硅层的氧化膜测的区域形成蓄积层(硅层为n型的情况)或反转层(硅层为p型的情况)，如果形成高电阻，则其影响变大，推测成为测定偏差的原因。与此相对地，通过使氧化膜的表面带负电荷，在n型的情况下可以认为能够抑制蓄积层的形成，在p型的情况下可以认为能够抑制反转层的形成。由此，本发明人等推测能够减少利用范德堡(van der Pauw)法的电阻率测定中的测定偏差。

作为带电处理的一个方式，可以举出在氧化膜的表面上堆积负电荷的处理。作为这样的处理，可以举出电晕放电处理。通过利用电晕放电而产生负离子，能够使氧化膜的表面带负电荷。

电晕放电处理的次数越多，则能够在氧化膜的表面上堆积越多的负电荷。从进一步减少测定偏差的观点出发，堆积更多的负电荷是优选的。另一方面，存在在氧化膜的表面上堆积的负电荷量越多，则通过测定得到的电阻率的值越大的倾向。其理由可以认为在于，在氧化膜的表面上堆积的负电荷量越多，则在硅层的氧化膜侧的区域中形成反转层(硅层为n型的情况)或蓄积层(硅层为p型的情况)。在这样的情况下，可以例如进行预备实验而预先确定补正式，采用通过则定得到的电阻率的值利用补正式进行补正得到的值作为硅层的评价中使用的电阻率。但是，例如预先设定在某带电处理条件下得到的电阻率的允许范围，能够通过在该带电处理条件下得到的电阻率是否在允许范围内来进行硅层的评价，因此无论存在通过测定而得到的电阻率的值变大的倾向或变小的倾向，均能够充分进行硅层的评价。

从测定偏差减少的观点出发，电晕放电处理的次数优选为1次以上，从防止发生氧化膜的介电击穿的观点出发，优选为5次以下，更优选为4次以下，进一步优选为3次以下。此外，如上述那样，从测定偏差减少的观点出发，可以认为优选能够抑制蓄积层(硅层为n型的情况)或反转层(硅层为p型的情况)的形成，从抑制通过测定而得到的电阻率的值变大的观点出发，优选能够抑制反转层(硅层为n型的情况)或蓄积层(硅层为p型的情况)的形成。即，为了能够在抑制电阻率的测定值变大的同时减少测定偏差，优选将硅层设为平带状态或接近平带状态的状态，更优选设为平带状态。从该观点出发，电晕放电处理的次数优选为1次～3次的范围，更优选为1次或2次，最优选为1次。此外，从上述观点出发，利用电晕放电处理得到的单位面积的总带电量优选为-1.0×10¹²charges/cm²以下，更优选为-3.0×10¹¹～-8.5×10¹¹charges/cm²的范围。

此外，作为带电处理的另一个方式，可以举出电压施加处理。电压施加处理可以通过例如在氧化膜表面上设置电极，对该电极与晶片背面(例如pn结构中的基板侧)之间施加电压来进行。通过以对氧化膜施加负电压的方式施加电压，能够使氧化膜表面带负电荷。所施加的电压的绝对值从抑制蓄积层(硅层为n型的情况)或反转层(硅层为p型的情况)的形成、减少测定偏差的观点出发，优选为硅层的平带电压的十分之一以上。此外，从防止发生氧化膜的介电击穿的观点出发，所施加的电压的绝对值优选为低于氧化膜的介电击穿电压的值。此外，如先前关于电晕放电处理所记载那样，优选设为硅层的平带状态或接近平带状态的状态，更优选设为平带状态。硅层的平带电压可以通过CV(电容-电压)测定而求出。因此，可以例如针对评价对象的硅层进行CV测定，或针对在与评价对象的硅层相同条件下形成的硅层进行CV测定，基于求出的平带电压，确定电压施加条件。

<利用范德堡(van der Pauw)法的电阻率测定>

上述评价方法中，在以上的带电处理后，通过范德堡(van der Pauw)法进行硅层的电阻率测定。利用范德堡(van der Pauw)法的电阻率测定方法是公知的，上述评价方法中，可以通过公知的方法，利用范德堡(van der Pauw)法进行电阻率测定。例如，在针对相同硅层多次进行利用范德堡(van der Pauw)法的测定的情况下，通过作为前处理而进行氧化膜形成和带电处理，与未进行氧化膜形成和/或带电处理的测定相比，能够减少测定偏差。此外，测定偏差小是指测定精度高，所得测定结果的可靠性高。因此，根据能够减少测定偏差的方法，即使是在1次测定中得到的测定值，也能够得到可靠性高的测定值。

上述评价方法中，作为评价对象的硅层的评价的指标，可以使用通过1次电阻率测定得到的值，也可以使用通过多次测定得到的测定值的代表值(例如算术平均、最小值、最大值等)。

[硅外延晶片的制造方法]

本发明的一个方式所涉及的硅外延晶片的制造方法(以下记作“第一制造方法”)包括：

制作作为产品而出厂的候选的硅外延晶片；

进一步包括：

通过上述评价方法评价在与上述作为产品而出厂的候选的硅外延晶片中包含的硅外延层相同或近以相同的外延生长步骤中形成的评价用硅外延层；和

在针对上述评价用硅外延层求出的电阻率为良品所允许的范围内的情况下，对上述作为产品而出厂的候选的硅外延晶片实施用于作为产品而出厂的准备。

本发明的另一个方式所涉及的硅外延晶片的制造方法(以下记作“第二制造方法”)包括：

在测试外延生长条件下形成评价用硅外延层；

通过上述评价方法评价上述评价用硅外延层；

基于针对上述评价用硅外延层求出的电阻率，将对上述测试外延生长条件施加变更的外延生长条件确定为在产品制造步骤中使用的外延生长条件，或将上述测试外延生长条件确定为在产品制造步骤中使用的外延生长条件；和

通过包括在上述确定的外延生长条件下进行的外延生长步骤在内的产品制造步骤制造产品出厂用硅外延晶片。

第一制造方法可以称为为了保障作为产品而出厂的硅外延晶片的品质而使用利用上述评价方法的评价的结果的方法。此外，第二制造方法可以称为为了所谓步骤管理而使用利用上述评价方法的评价的结果的方法。两种方法中，均进行先前说明的利用本发明的一个方式所涉及的评价方法的评价。

以下，针对第一制造方法、第二制造方法，进一步详细说明。

<第一制造方法>

(作为产品而出厂的候选的硅外延晶片的制作)

第一制造方法中作为产品而出厂的候选的硅外延晶片的制作可以通过公知的硅外延晶片的制造步骤进行。一般而言，硅外延晶片通过将抛光晶片等单晶硅晶片配置在外延生长炉内，在抛光晶片表面上外延生长(气相生长)单晶硅的膜，形成硅外延层来制作。硅外延层的导电型可以通过掺杂剂的种类而控制，可以通过掺杂剂的浓度而控制电阻率。通过在气相生长用的气体中混合掺杂剂的原料气体，能够形成包含掺杂剂的硅外延层。第一制造方法中，基于通过上述评价方法对评价用硅外延层的电阻率进行评价的结果，判定作为产品而出厂的候选的硅外延晶片中包含的硅外延层是否具有良品水平的电阻率。

(评价用硅外延层的形成和评价)

评价用硅外延层是通过与作为产品而出厂的候选的硅外延晶片中包含的硅外延层相同或近以相同的外延生长步骤而形成的硅外延层。“相同的外延生长步骤”是指在与作为产品而出厂的候选的硅外延晶片的硅外延层相同的外延生长炉内在相同外延生长条件下进行的外延生长步骤。“近似相同的外延生长步骤”是指在与作为产品而出厂的候选的硅外延晶片的硅外延层相同的外延生长炉内，除了进行外延生长的时间(处理时间)之外，在相同外延生长条件下进行的外延生长步骤。针对“相同的外延生长炉”，可以先进行作为产品而出厂的候选的硅外延晶片的硅外延层的形成和评价用硅外延层的形成中任一者，但它们之间不进行炉的保守管理。此外，作为外延生长条件，可以举出气相生长用气体的种类、流量、混合比、处理时间等。针对“相同的外延生长条件”，允许因装置等而导致通常可能产生的变化。生长评价用硅外延层的单晶硅基板不需要为与作为产品而出厂的候选的硅外延晶片相同的单晶硅晶片。如先前记载那样，优选以能够制作具有pn结构的评价用试样的方式选择基板。通过本发明的一个方式所涉及的评价方法评价以该方式得到的评价用试样。评价的详情如先前记载所述。

(是否良好的判定)

在第一制造方法中，将针对评价用硅外延层而求出的电阻率用于判定作为产品而出厂的候选的硅外延晶片是否具有产品所要求的电阻率(是否良好的判定)。是否良好的判定中使用的电阻率可以是针对1个评价用硅外延层得到的1次测定值，或也可以是针对1个评价用硅外延层得到的多次测定的测定值的代表值(例如算术平均、最小值、最大值等)。此外，还可以针对多个评价用硅外延层通过上述评价方法而测定电阻率，将通过测定得到的值的代表值(例如算术平均、最小值、最大值等)用于是否良好的判定。是否良好的判定基于上述电阻率是否为良品所允许的范围内来进行。良品所允许的范围根据产品晶片所要求的品质来确定即可。在上述电阻率为作为良品而允许的范围内的情况下，对作为产品而出厂的候选的硅外延晶片实施用于作为产品而出厂的准备。作为用于作为产品而出厂的准备，可以举出例如梱包等。像这样根据第一制造方法，能够将具有产品晶片所要求的电阻率的硅外延晶片稳定地向市场供给。另一方面，在上述电阻率偏离良品所允许的范围的情况下，不对作为产品而出厂的候选的硅外延晶片实施作为目标产品而出厂的准备。在该情况下，可以对作为产品而出厂的候选的硅外延晶片实施例如作为另一水准的产品而出厂的准备，或也可以废弃。

<第二制造方法>

第二制造方法中，为了确定在产品制造步骤中采用的外延生长条件，使用利用上述评价方法的评价结果。详情如下说明。

(评价用硅外延层的形成和评价)

“测试外延生长条件”是指产品制造步骤中采用的候选的外延生长条件。在所述外延生长条件下，形成评价用硅外延层。在测试外延生长条件中，可以包括气相生长用气体的种类、流量、混合比、处理时间、所使用的外延生长炉的种类、在外延生长炉内使用的构件的种类等。

与第一制造方法中的评价用硅外延层同样地，评价用硅外延层在单晶硅基板上形成即可，优选以能够制作具有pn结构的评价用试样的方式选择基板。通过本发明的一个方式所涉及的评价方法评价所得到的评价用试样。评价的详情如先前记载所述。

(产品制造步骤中使用的外延生长条件的确定)

在第二制造方法中，使用针对评价用硅外延层求出的电阻率，确定在产品制造步骤中采用的外延生长条件。用于该确定过程的电阻率可以是针对1个评价用硅外延层得到的1次测定值，或也可以是针对1个评价用硅外延层得到的多次测定的测定值的代表值(例如算术平均、最小值、最大值等)。此外，还能够针对多个评价用硅外延层通过上述评价方法而测定电阻率，使用通过测定得到的值的代表值(例如算术平均、最小值、最大值等)。产品制造步骤中使用的外延生长条件的确定可以基于针对评价用硅外延层而求出的电阻率是否为良品所允许的范围内而进行。与第一制造方法同样地，良品所允许的范围根据产品晶片所要求的品质来确定即可。在上述电阻率为作为良品而允许的范围内的情况下，可以将进行评价用硅外延层的形成的测试外延生长条件用作产品制造步骤中使用的外延生长条件。在产品制造步骤中采用像这样确定的外延生长条件，经过在该外延生长条件下形成硅外延层的步骤而将产品硅外延晶片出厂，由此能够将具有产品晶片所要求的电阻率的硅外延晶片稳定地向市场供给。

另一方面，在针对评价用硅外延层而求出的电阻率为良品所允许的范围外的情况下，将对测试外延生长条件施加变更而得到的外延生长条件确定为产品制造步骤中使用的外延生长条件。施加变更的条件优选为考虑了对电阻率造成影响的条件。作为这样的条件，可以举出例如掺杂剂的原料气体的流量等。在产品制造步骤中采用像这样对测试外延生长条件施加变更而得到的外延生长条件，经过在该外延生长条件下形成硅外延层的步骤而将产品硅外延晶片出厂，由此能够将具有产品晶片所要求的电阻率的硅外延晶片稳定地向市场供给。应予说明，可以在对测试外延生长条件施加变更而得到的条件下再次形成评价用硅外延层，通过本发明的一个方式所涉及的评价方法评价该评价用硅外延层，反复实施1次或2次以上的判定在产品制造步骤中采用该条件或进一步施加变更。

针对第一制造方法和第二制造方法的细节，可以应用与硅外延晶片的制造相关的公知技术。

实施例

以下，基于实施例进一步说明本发明。但是，本发明不限于实施例所示的方式。

[实施例1～3、比较例1～4]

1.评价用试样的制作

制作多个具有利用扩展电阻法得到的电阻率测定值为约1000Ωcm或约500Ωm的n型硅外延层(厚度为60～90μm)的评价用试样。所制作的评价用试样是在利用扩展电阻法得到的电阻率测定值为约15Ωcm的单晶p型硅晶片上形成了上述n型硅外延层的pn结构的n/p-多晶硅外延晶片。

2.氧化膜的形成

针对多个评价用试样的一部分，在硅外延层表面上形成氧化膜。氧化膜的形成在热氧化炉(氧气100％氛围、炉内氛围温度900℃、处理时间11分钟10秒、形成约7nm厚的氧化膜)中进行。

3.试样的劈开和测定用电极的设置

为了利用范德堡(van der Pauw)法进行测定，将所有评价用试样各自劈开为5mm×5mm～10mm×10mm的尺寸。

其后，针对上述2中进行了氧化膜的形成的评价用试样，去除设置评价用电极的部位和其周围的氧化膜。

将所有评价用试样在硅外延层侧的表面上设置掩模后，导入高真空蒸镀装置，在装置内进行Mg蒸镀(Mg电极的形成)。像这样在硅外延层侧的表面的四角各自形成1个测定用电极(Mg电极)。

4.带电处理

对上述2中进行了氧化膜的形成的评价用试样中的一部分的试样，在上述3的测定用电极的设置后，通过电晕放电处理(1次或3次)使氧化膜的表面带负电荷。将用电晕丝的扫描1次记作电晕放电处理1次。在此的利用1次或3次的电晕放电处理得到的单位面积的总带电量为-3.0×10¹¹～-8.5×10¹¹charges/cm²的范围。

5.利用范德堡(van der Pauw)法的电阻率测定

针对上述的所有评价用试样，通过范德堡(van der Pauw)法进行硅外延层的电阻率测定。在利用范德堡(van der Pauw)法的测定中，用剩余的2个电极测定在4个测定用电极的中的相邻的2个电极间流通电流而施加的电压。将该电压测定变更电极的组合进行2次，使用所得测定值的算术平均，求出电阻率。

以上的利用范德堡(van der Pauw)法的电阻率测定针对各评价用试样进行表1或表2所示的次数。

通过以上的测定得到的结果示于表1或表2。表1中，示出具有利用扩展电阻法得到的电阻率测定值为约1000Ωcm的硅外延层的评价用试样的评价结果。表2中，示出具有利用扩展电阻法得到的电阻率测定值为约500Ωm的硅外延层的评价用试样的评价结果。

[表1]

[表2]

表1或表2中的“(RANGE/AVE)×100”和“STDEV/AVE”是测定偏差的指标，值越小则是指测定偏差越小。根据表1或表2所示的结果，作为利用范德堡(van der Pauw)法的电阻率测定的前处理而进行了氧化膜形成和带电处理的实施例1和2中与比较例1和2相比，作为前处理而进行了氧化膜形成和带电处理的实施例3与比较例3和4相比，可以确认测定偏差减少。

[实施例4]

上述实施例1～3是通过电晕放电处理而进行了氧化膜形成后的带电处理的例子。

与此相对地，实施例4中，通过电压施加处理进行带电处理。评价用试样的制作在上述3的测定用电极的设置后，在氧化膜表面上通过CVD(chemical vapor deposition，化学气相沉积)法沉积多晶硅膜后，通过光刻法进行图案形成，在氧化膜上形成多晶硅电极，以及在晶片背面整面上形成A1电极，除此之外，与实施例1、2的评价用试样的制作同样地进行。所制作的制作用试样的带电处理通过在所形成的多晶硅电极与A1电极之间，以对氧化膜施加负电压的方式施加电压来进行。针对通过与实施例4的测定用试样所具有的硅外延层相同的硅外延生长步骤形成的硅外延层，进行C-V测定，求出平带电压的结果是-0.48V。此外，上述2的氧化膜形成后的硅外延层的氧化膜的介电击穿电压根据氧化物(硅氧化物)的公知的介电击穿特性和氧化膜厚，可以估计为约10V。考虑平带电压和介电击穿电压，对不同的评价用试样，作为施加电压，施加-0.40V、-0.50V或-0.60V的3个水准的负电压。

针对上述的电压施加后的评价用试样，通过范德堡(van der Pauw)法进行1次硅外延层的电阻率测定。测定结果示于表3。

【表3】

带电处理施加电压	利用范德堡(van der Pauw)法得到的电阻率测定值[Ωcm]
		-0.60V	1750
-0.50V	1000
		-0.40V	800

如果将表1的结果与表3的结果进行对比，则在进行-0.50V或-0.40V的电压施加处理的情况下，得到与实施例2相同的电阻率测定值，因此-0.50V～-0.40V的电压施加可以说能够对氧化膜表面给予与电晕充电1次左右的带电处理相同程度的负电荷。此外，在进行-0.60V的电压施加处理的情况下，得到实施例2中得到的电阻率～实施例1中得到的电阻率的范围的电阻率测定值，因此-0.60V的电压施加可以说能够对氧化物表面给予与电晕充电2次左右的带电处理相同程度的负电荷。

并且，如表1所示那样，在作为前处理而在氧化膜形成后进行电晕充电1次～3次的带电处理的情况下，能够减少测定偏差，即能够以高精度进行测定，因此对氧化膜表面给予与其相同程度的负电荷后，进行测定得到的表3所示的测定结果也可以说是通过以高精度的测定而得到的结果。

通过上述的实施例1～4的评价而得到的电阻率可以如先前详细描述那样用于产品晶片的品质保障、步骤管理。

上述各方式在半导体晶片的技术领域中是有用的。