一种带输出箝位功能的运算放大器
阅读说明：本技术 一种带输出箝位功能的运算放大器 (Operational amplifier with output clamping function ) 是由 周泽坤 金正扬 王佳文 王卓 张波 于 2020-06-15 设计创作，主要内容包括：一种带输出箝位功能的运算放大器,能够应用于Buck变换器中,当Buck变换器工作在正常状态的时候,运算放大模块的输出小于预设的上限箝位电压且大于预设的下限箝位电压,上限箝位模块和下限箝位模块都工作在比较器状态,不会对运放的正常工作造成影响。当运算放大模块的输出大于上限箝位电压的时候,上限箝位电路会对运放的输出进行箝位,脱离比较器状态,上限箝位电路进入运放状态。当运算放大模块的输出小于下限箝位电压的时候,下限箝位电路会对运放的输出进行箝位,脱离比较器状态,下限箝位电路进入运放状态。本发明在运放中加入了输出上限箝位和下限箝位功能,能够加快Buck变换器的响应速度,节约功耗。(The utility model provides an operational amplifier of area output clamping function, can be applied to the Buck converter, when the work of Buck converter is in normal condition, the output of operational amplification module is less than predetermined upper limit clamping voltage and is greater than predetermined lower limit clamping voltage, and upper limit clamping module and lower limit clamping module all work in the comparator state, can not cause the influence to the normal work of fortune putting. When the output of the operational amplification module is larger than the upper limit clamping voltage, the upper limit clamping circuit clamps the output of the operational amplifier, the operational amplifier is separated from the state of the comparator, and the upper limit clamping circuit enters the operational amplifier state. When the output of the operational amplification module is smaller than the lower limit clamping voltage, the lower limit clamping circuit clamps the output of the operational amplifier, the operational amplifier is separated from the state of the comparator, and the lower limit clamping circuit enters the state of the operational amplifier. According to the invention, the output upper limit clamping function and the output lower limit clamping function are added in the operational amplifier, so that the response speed of the Buck converter can be increased, and the power consumption is saved.)
技术领域
本发明属于电子技术领域，涉及一种带输出箝位功能的运算放大器，能够适用于Buck型DC-DC变换器。
背景技术
在Buck型DC-DC变换器中，通常需要大电容进行补偿，保证系统的稳定性，当Buck变换器从重载跳空载、或者输入电压突然比预设的输出电压低时，环路会进入0占空比或者是100％占空比状态，导致运放输出会缓慢降低到0或者上升到电源电压。如果这时候负载增大、或者输入电压恢复正常，运放的电流给补偿电容充放电，需要很长时间才能回到正常电平，Buck变换器的输出电压将长时间处于异常状态。为了加快Buck变换器的响应速度可以增大运放电流，增大运放电流虽然可以减小恢复时间，但是也会增大功耗。
发明内容
针对Buck变换器响应过程中恢复时间过大的不足之处，本发明提出一种带有输出箝位功能的运算放大器，在运放中加入输出上限箝位和下限箝位功能，能够加快Buck变换器的响应速度，节约功耗，解决了Buck变换器响应过程中恢复时间过大的问题。
本发明的技术方案为：
一种带输出箝位功能的运算放大器，包括运算放大模块、第一电阻、第一电容、偏置模块、上限箝位模块和下限箝位模块，
所述偏置模块用于为所述运算放大模块、上限箝位模块和下限箝位模块提供偏置，包括第一PMOS管，第一PMOS管的栅漏短接并连接偏置电流，其源极连接电源电压；
所述运算放大模块的正向输入端作为所述运算放大器的正向输入端，其负向输入端作为所述运算放大器的负向输入端，其输出端依次通过第一电阻和第一电容后接地；第一电阻和第一电容的连接点作为所述运算放大器的输出端；
所述上限箝位模块包括第五PMOS管、第十PMOS管、第十一PMOS管、第五NMOS管、第六NMOS管、第九NMOS管、第三电阻和第三电容，
第五PMOS管的栅极连接第一PMOS管的栅极，其漏极连接第十PMOS管和第十一PMOS管的源极，其源极连接电源电压；
第十PMOS管的栅极连接上限箝位电压，其漏极连接第五NMOS管的漏极和第九NMOS管的栅极；
第十一PMOS管的栅极连接所述运算放大模块的输出端和第九NMOS管的漏极，其漏极连接第六NMOS管的栅极和漏极以及第五NMOS管的栅极；
第五NMOS管、第六NMOS管和第九NMOS管的源极接地；
第三电阻一端连接所述运算放大模块的输出端，另一端通过第三电容后连接第九NMOS管的栅极；
所述下限箝位模块包括第三PMOS管、第四PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第七NMOS管、第八NMOS管、第二电阻和第二电容，
第四PMOS管的栅极连接第三PMOS管的栅极和第一PMOS管的栅极，其漏极连接第十二PMOS管和第十三PMOS管的源极，其源极连接第三PMOS管的源极并连接电源电压；
第十三PMOS管的栅极连接下限箝位电压，其漏极连接第八NMOS管的漏极和第十五PMOS管的栅极；
第十二PMOS管的栅极连接所述运算放大模块的输出端和第十四PMOS管的漏极，其漏极连接第七NMOS管的栅极和漏极以及第八NMOS管的栅极；
第七NMOS管和第八NMOS管的源极以及第十五PMOS管的漏极接地；
第十四PMOS管的栅极连接第三PMOS管的漏极和第十五PMOS管的源极，其源极连接电源电压或偏置信号，所述偏置信号由与第一PMOS管构成电流镜的第十六PMOS管提供，第十六PMOS管的栅极连接第一PMOS管的栅极，其源极连接电源电压，其漏极产生所述偏置信号；
第二电阻一端连接第十五PMOS管的栅极，另一端通过第二电容后连接所述运算放大模块的输出端。
具体的，所述运算放大模块包括第二PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，
第二PMOS管的栅极连接第一PMOS管的栅极，其源极连接电源电压，其漏极连接第六PMOS管和第七PMOS管的源极；
第七PMOS管的栅极作为所述运算放大模块的正向输入端，其漏极连接第九PMOS管的源极；
第六PMOS管的栅极作为所述运算放大模块的负向输入端，其漏极连接第八PMOS管的源极；
第八PMOS管的栅极连接第九PMOS管的栅极和偏置电压，其漏极连接第一NMOS管的漏极并作为所述运算放大模块的输出端；
第三NMOS管的栅漏短接并连接第九PMOS管的漏极和第一NMOS管的栅极，其源极连接第四NMOS管的栅极和漏极以及第二NMOS管的栅极；
第二NMOS管的漏极连接第一NMOS管的源极，其源极连接第四NMOS管的源极并接地。
具体的，所述第十六PMOS管为所述运算放大模块中的第二PMOS管。
具体的，所述第八PMOS管和第九PMOS管为低阈值PMOS管。
本发明的有益效果为：本发明在运放中加入输出上限箝位和下限箝位功能，能够适用于Buck变换器；在Buck变换器正常工作时，上限箝位电路和下限箝位电路工作在比较器状态，不对运放的正常工作造成影响；当运算放大模块的输出VO1大于上限箝位电压VH的时候，限箝位电路会对运放的输出进行箝位，当运算放大模块的输出VO1小于下限箝位电压VL的时候下限箝位电路会对运放的输出VO1进行箝位，因此本发明提出的运算放大器应用于Buck变换器时，能够加快Buck变换器的响应速度，节约功耗。
附图说明
图1为本发明提出的一种带输出箝位功能的运算放大器在实施例中的具体电路图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
本发明提出一种带输出箝位功能的运算放大器，如图1所示，主要包括运算放大模块和箝位电路两部分，另外由偏置模块为运算放大电路和箝位电路提供偏置，偏置模块包括第一PMOS管MP1，第一PMOS管MP1的栅漏短接并连接偏置电流IBIAS，其源极连接电源电压VDD；本发明的所有支路都通过第一PMOS管MP1的镜像偏置电流供电。
运算放大模块用于实现运放功能，本实施例中以采用单级套筒式结构为例进行说明，但其他结构的运放也适用于本发明。单级套筒式结构的运放能够提高增益，如图1所示，本实施例中运算放大模块包括第二PMOS管MP2、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4，第二PMOS管MP2的栅极连接第一PMOS管的栅极，其源极连接电源电压VDD，其漏极连接第六PMOS管MP6和第七PMOS管MP7的源极；第七PMOS管MP7的栅极作为运算放大模块的正向输入端，其漏极连接第九PMOS管MP9的源极；第六PMOS管MP6的栅极作为运算放大模块的负向输入端，其漏极连接第八PMOS管MP8的源极；第八PMOS管MP8的栅极连接第九PMOS管MP9的栅极和偏置电压VB，其漏极连接第一NMOS管MN1的漏极并作为运算放大模块的输出端VO1；第三NMOS管MN3的栅漏短接并连接第九PMOS管MP9的漏极和第一NMOS管MN1的栅极，其源极连接第四NMOS管MN4的栅极和漏极以及第二NMOS管MN2的栅极；第二NMOS管MN2的漏极连接第一NMOS管MN1的源极，其源极连接第四NMOS管MN4的源极并接地GND。
其中第二PMOS管MP2为尾电流源，第六PMOS管MP6和第七PMOS管MP7为输入对管，第八PMOS管MP8和第九PMOS管MP9为共栅管，第八PMOS管MP8和第九PMOS管MP9优选使用低阈值管特别是在电源电压VDD低时，能够提高运放的共模输入范围和输出摆幅，VB为共栅管的偏置电压。第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4为共源共栅电流镜负载。第一电阻R1和第一电容C1为补偿电阻和补偿电容，同时对运算放大模块的输出VO1进行滤波，获得本发明提出的运算放大器的最终输出信号EA_OUT。
箝位电路包括上限箝位模块和下限箝位模块两部分。
如图1所示，上限箝位模块包括第五PMOS管MP5、第十PMOS管MP10、第十一PMOS管MP11、第五NMOS管MN5、第六NMOS管MN6、第九NMOS管MN9、第三电阻R3和第三电容C3，第五PMOS管MP5的栅极连接第一PMOS管MP1的栅极，其漏极连接第十PMOS管MP10和第十一PMOS管MP11的源极，其源极连接电源电压VDD；第十PMOS管MP10的栅极连接上限箝位电压VH，其漏极连接第五NMOS管MN5的漏极和第九NMOS管MN9的栅极；第十一PMOS管MP11的栅极连接运算放大模块的输出端VO1和第九NMOS管MN9的漏极，其漏极连接第六NMOS管MN6的栅极和漏极以及第五NMOS管MN5的栅极；第五NMOS管MN5、第六NMOS管MN6和第九NMOS管MN9的源极接地GND；第三电阻R3一端连接运算放大模块的输出端VO1，另一端通过第三电容C3后连接第九NMOS管MN9的栅极。
本发明中上限箝位模块采用两级结构，上限箝位模块的第一级结构包括第五PMOS管MP5、第十PMOS管MP10、第十一PMOS管MP11、第五NMOS管MN5和第六NMOS管MN6，其中第五PMOS管MP5为尾电流源，第十PMOS管MP10和第十一PMOS管MP11为输入对管，第五NMOS管MN5和第六NMOS管MN6为电流镜负载，第一级的输出为VO2。上限箝位模块的第二级为共源结构，第九NMOS管MN9为共源管，运算放大模块的输出VO1作为第九NMOS管MN9的负载。上限箝位模块的正输入端即第十PMOS管的栅极接预设的上限箝位电压VH，上限箝位模块的负输入端与运算放大模块的输出VO1相接，形成负反馈。当Buck变换器工作在正常状态的时候，VO1<VH，上限箝位电路工作在比较器状态，VO2为低电平，第九NMOS管MN9关断，不对运放的正常工作造成影响。当VO1>VH的时候，上限箝位电路会对运放的输出进行箝位，脱离比较器状态，上限箝位电路进入运放状态。
上限箝位模块工作在小信号状态时存在两个低频极点，需要第三电阻R3和第三电容C3作为密勒补偿将两个极点分离，保证稳定性，上限箝位电路环路增益可以表示为：
其中，gm为对应MOS管的跨导，ro为对应MOS管的等效电阻。密勒效应在第九NMOS管MN9的栅极产生了等效大电容，形成了低频主极点。在高频段补偿电容将第九NMOS管MN9栅漏短路，将次极点推高。同时密勒电容即第三电容C3的前馈作用引入了右半平面零点，通过调零电阻即第三电阻R3调节零点的位置，将零点推向高频。
如图1所示，下限箝位模块包括第三PMOS管MP3、第四PMOS管MP4、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第七NMOS管MN7、第八NMOS管MN8、第二电阻R2和第二电容C2，第四PMOS管MP4的栅极连接第三PMOS管MP3的栅极和第一PMOS管的栅极，其漏极连接第十二PMOS管MP12和第十三PMOS管MP13的源极，其源极连接第三PMOS管MP3的源极并连接电源电压VDD；第十三PMOS管MP13的栅极连接下限箝位电压VL，其漏极连接第八NMOS管MN8的漏极和第十五PMOS管MP15的栅极；第十二PMOS管MP12的栅极连接运算放大模块的输出端VO1和第十四PMOS管MP14的漏极，其漏极连接第七NMOS管MN7的栅极和漏极以及第八NMOS管MN8的栅极；第七NMOS管MN7和第八NMOS管MN8的源极以及第十五PMOS管MP15的漏极接地GND；第十四PMOS管MP14的栅极连接第三PMOS管MP3的漏极和第十五PMOS管MP15的源极，其源极连接电源电压或偏置信号，第二电阻R2一端连接第十五PMOS管MP15的栅极，另一端通过第二电容C2后连接运算放大模块的输出端。其中偏置信号由与第一PMOS管构成电流镜的第十六PMOS管提供，第十六PMOS管的栅极连接第一PMOS管的栅极，其源极连接电源电压，其漏极产生偏置信号。一些实施例中也可以由运算放大模块中的第二PMOS管作为提供偏置信号的第十六PMOS管，如图1所示。
下限箝位模块为三级结构，第一级包括尾电流源第四PMOS管MP4、输入对管第十二PMOS管MP12和第十三PMOS管MP13、以及电流镜负载第七NMOS管MN7和第八NMOS管MN8。下限箝位电路的第二级包括第十五PMOS管MP15和第三PMOS管MP3作为电平位移电路，抬高下限箝位模块第一级的输出电平，下限箝位电路的第二级输出信号VO3。下限箝位模块的第三级以第十四PMOS管MP14作为共源管，以运算放大模块的输出VO1作为负载。下限箝位电路的正输入端即第十三PMOS管MP13的栅极接预设的下限箝位电压VL，下限箝位电路的负输入端即第十二PMOS管MP12的栅极与运放的输出VO1相接，形成负反馈。当Buck变换器工作在正常状态的时候，VO1>VL，下限箝位电路工作在比较器状态，VO3为高电平，第十四PMOS管MP14关断，不对运放的正常工作造成影响。当VO1<VL的时候，下限箝位电路会对运放的输出VO1进行箝位，脱离比较器状态，下限箝位电路进入运放状态。第二电阻R2和第二电容C2为下限箝位电路的补偿电阻和电容。
当箝位电路工作在比较器状态时，VO2和VO3可以认为是交流地，密勒电容即第二电容C2和第三电容C3成为了主运放的负载电容，主运放中引入了次极点。不考虑内部的高频寄生极点和镜像零极点，运放的传递函数可以表示为：
箝位电路的密勒电容第二电容C2和第三电容C3引入的次极点在高频处，不会对环路造成太大的影响。整个系统可以保持稳定，由此实现了运放的正常工作以及响应状态下的输出箝位。
综上，本发明提出一种带输出箝位功能的运算放大器，能够应用于Buck变换器，当Buck变换器工作在正常状态的时候，运算放大模块的输出VO1小于预设的上限箝位电压VH，运算放大模块的输出VO1大于预设的下限箝位电压VL，上限箝位电路和下限箝位电路工作在比较器状态，上限箝位电路的输出VO2为低电平，第九NMOS管MN9关断，下限箝位电路的输出VO3为高电平，第十四PMOS管MP14关断，不对运放的正常工作造成影响。当运算放大模块的输出VO1大于上限箝位电压VH的时候，上限箝位电路会对运放的输出进行箝位，脱离比较器状态，上限箝位电路进入运放状态。当运算放大模块的输出VO1小于下限箝位电压VL的时候，下限箝位电路会对运放的输出VO1进行箝位，脱离比较器状态，下限箝位电路进入运放状态。可见本发明在运放中加入输出上限箝位和下限箝位功能，能够加快Buck变换器的响应速度，节约功耗。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。