阅读说明：本技术 一种时钟串扰消除电路和电子设备 (Clock crosstalk elimination circuit and electronic equipment ) 是由 皮德义 郑慧 于 2020-06-01 设计创作，主要内容包括：本发明提供一种时钟串扰消除电路和电子设备,电路通过在频率综合器对初始时钟信号频率调节结束后,通过第一频率调节器对频率综合器调节后的初始时钟信号进行还原,然后再通过鉴相器将还原后的初始时钟信号与未处理过的初始时钟信号进行比较,得到两者的相位差,然后再通过带通滤波器对所述鉴相器的输出信号进行滤波处理,即可得到频率综合器对初始时钟信号进行频率调节时所引入的串扰信号的大小,采用第一相位差值器基于带通滤波器的输出信号对所述频率综合器调节后的初始时钟信号进行相位补偿,即可消除频率综合器对初始时钟信号进行频率调节时所引入的串扰信号。(The invention provides a clock crosstalk elimination circuit and an electronic device, after the frequency synthesizer finishes the frequency adjustment of an initial clock signal, the initial clock signal adjusted by the frequency synthesizer is restored through the first frequency adjuster, then the restored initial clock signal is compared with the unprocessed initial clock signal through a phase discriminator to obtain the phase difference between the restored initial clock signal and the unprocessed initial clock signal, then the output signal of the phase discriminator is filtered through a band-pass filter, the size of the crosstalk signal introduced when the frequency synthesizer performs frequency adjustment on the initial clock signal can be obtained, the initial clock signal adjusted by the frequency synthesizer is subjected to phase compensation by adopting a first phase difference device based on the output signal of the band-pass filter, i.e. eliminating the crosstalk signal introduced when the frequency synthesizer performs frequency adjustment on the initial clock signal.)

一种时钟串扰消除电路和电子设备

技术领域

本发明涉及电子电路技术领域，具体涉及一种时钟串扰消除电路和电子设备。

背景技术

随着通信系统中数据传输速度不断加快，而通信设备的体积越来越小，导致PCB电路板上的电路走线密度越来越高，如果电路板上具有多个高速信号时，这些高速信号的物理间隔会非常近，从而导致这些高速信号间的串扰问题越来越明显。同时，通信系统中还存在电源串扰，这些串扰会使干净的高速信号发生变形，导致高速信号失真。

因此，如何消除这些高速信号中的干扰信号，成为本领域技术人员亟待解决的技术问题之一。

发明内容

有鉴于此，本发明实施例提供一种时钟串扰消除电路和电子设备，以实现消除高速信号中的干扰信号。

为实现上述目的，本发明实施例提供如下技术方案：

一种时钟串扰消除电路，包括：

频率综合器，所述频率综合器的输入端输入初始时钟信号，所述频率综合器的输出端用于输出经所述频率综合器调节，频率提升至第一期望值后初始时钟信号，记为第一时钟信号；

第一频率调节器，所述第一频率调节器的输入端与所述频率综合器的输出端相连，所述第一频率调节器的频率调节倍数与所述频率综合器的频率调节倍数为反比例关系；

鉴相器，所述鉴相器的第一输入端用于获取初始时钟信号，所述鉴相器的第二输入端用于输入经所述第一频率调节器处理后的第一时钟信号，所述鉴相器的输出端用于输出所述初始时钟信号与经所述第一频率调节器处理后的第一时钟信号的相位差；

带通滤波器，所述带通滤波器的输入端与所述鉴相器的输出端相连，用于对所述鉴相器的输出信号进行滤波；

第一相位差值器，所述第一相位差值器的第一输入端与所述频率综合器的输出端相连，所述第一相位差值器的第二输入端与所述带通滤波器的输出端相连，所述第一相位差值器的输出端用于输出经所述带通滤波器的输出信号调节后的第一时钟信号，记为第二时钟信号。

可选的，上述时钟串扰消除电路中，包括：

第一分频器，所述第一分频器的输入端与所述第一相位差值器的输出端相连，所述第一分频器的输出端用于输出对所述第二时钟信号进行分频后的时钟信号。

可选的，上述时钟串扰消除电路中，所述第一频率调节器为相位差值器。

可选的，上述时钟串扰消除电路中，所述第一频率调节器，包括：

第二相位差值器，所述第二相位差值器的输入端与所述频率综合器的输出端相连；

第二分频器，所述第二分频器的输入端与所述第二相位差值器的输出端相连，所述第二分频器的输出端用于对经所述第二相位差值器调节后的第一时钟信号进行分频处理，得到第三时钟信号，所述第二相位差值器和所述第二分频器的频率调节倍数之积与所述频率综合器的频率调节倍数为反比例关系。

一种电子设备，应用有上述任意一项所述的时钟串扰消除电路。

基于上述技术方案，本发明实施例提供的上述方案，通过在频率综合器对初始时钟信号频率调节结束后，通过第一频率调节器对频率综合器调节后的初始时钟信号进行还原，然后再通过鉴相器将还原后的初始时钟信号与未处理过的初始时钟信号进行比较，得到两者的相位差，然后再通过带通滤波器对所述鉴相器的输出信号进行滤波处理，即可得到频率综合器对初始时钟信号进行频率调节时所引入的串扰信号的大小，采用第一相位差值器基于带通滤波器的输出信号对所述频率综合器调节后的初始时钟信号进行相位补偿，即可消除频率综合器对初始时钟信号进行频率调节时所引入的串扰信号。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例公开的时钟串扰消除电路的结构示意图；

图2为本申请另一实施例公开的时钟串扰消除电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请提供了一种能够消除高速信号中干扰的时钟串扰消除电路，参见图1，该电路可以包括：

频率综合器100，所述频率综合器100的输入端输入初始时钟信号，所述频率综合器100的输出端用于输出经所述频率综合器100调节，频率提升至第一期望值后初始时钟信号，记为第一时钟信号Clk₂，在本方案中所述频率综合器100的输入端连接初始时钟信号Clk₁，用于将所述初始时钟信号Clk₁的频率提高至第一期望值，得到第一时钟信号Clk₂，其中，所述频率综合器100在所述频率调整过程中，会引入串扰V_c，该干扰V_c就是本申请所需要消除的干扰信号；

第一频率调节器200，所述第一频率调节器200的输入端与所述频率综合器100的输出端相连，所述第一频率调节器200的频率调节倍数与所述频率综合器100的频率调节倍数呈反比例关系，其输出信号记为Clk₄，例如，所述频率综合器100在调节所述初始时钟信号时，是将所述初始时钟信号Clk₁的频率放大2倍，则所述第一频率调节器200的作用则是将所述第一时钟信号Clk₂的频率缩小至1/2倍。

鉴相器300，所述鉴相器300的第一输入端用于获取初始时钟信号，所述鉴相器300的第二输入端用于输入经所述第一频率调节器200还原后的第一时钟信号，所述鉴相器300的输出端用于输出所述初始时钟信号与所述还原后的第一时钟信号的相位差，所述鉴相器300通过比较所述第一频率调节器200输出的时钟信号Clk₄的相位值和所述初始时钟信号Clk₁的相位值，即可得到表示所述时钟信号Clk₄和所述初始时钟信号Clk₁的相位差的信号V_pd；

带通滤波器400，所述带通滤波器400设置在所述鉴相器300的输出端与第一相位差值器500的第二输入端之间，通过所述带通滤波器400对所述鉴相器300输出的相位差信号进行滤波处理，所述带通滤波器400对所述相位差信号进行带通滤波后即可得到串扰信号V_f。此时，所述第一相位差值器500依据所述串扰信号V_f对所述第一时钟信号进行相位补偿。

第一相位差值器500，所述第一相位差值器500的第一输入端与所述频率综合器100的输出端相连，所述第一相位差值器500的第二输入端与所述带通滤波器400的输出端相连，所述第一相位差值器500的输出端用于输出经所述相位差调节后的第一时钟信号，记为第二时钟信号Clk₅，所述第一相位差值器500用于基于所述串扰信号V_f对所述第一时钟信号进行相位补偿，通过所述串扰信号V_f即可消除所述频率综合器100在对初始时钟信号进行调节的过程中引入的串扰V_c。

本申请上述实施例公开的技术方案中，串扰信号主要是在频率综合器100对初始时钟信号进行频率调节时所引入的，本申请在频率综合器100对初始时钟信号频率调节结束后，通过第一频率调节器200对频率综合器100调节后的初始时钟信号进行还原，然后再通过鉴相器300将还原后的初始时钟信号与未处理过的初始时钟信号进行比较，得到两者的相位差，然后再通过带通滤波器400对所述鉴相器300的输出信号进行滤波处理，即可得到频率综合器400对初始时钟信号进行频率调节时所引入的串扰信号的大小，采用第一相位差值器500基于带通滤波器400的输出信号对所述频率综合器100调节后的初始时钟信号进行相位补偿，即可消除频率综合器100对初始时钟信号进行频率调节时所引入的串扰信号。

参见图2，在本申请另一实施例公开的技术方案中，所述第一期望值可能并非用户所需要的期望值，因此，本申请上述实施例公开的技术方案中，还可以包括第一分频器600，所述第一分频器600的输入端与所述第一相位差值器500的输出端相连，所述第一分频器600的输出端用于输出对所述第二时钟信号进行分频后的时钟信号，本方案通过第一分频器600对经所述第一相位差值器500补偿后的时钟信号进行分频，即可得到用户所需要期望值的时钟信号。

在本申请实施例公开的技术方案中，所述第一频率调节器200可以通过相位差值器来实现，也可以通过相位差值器和分频器的组合来实现，当其通过差值器和分频器的组合来实现时，所述第一频率调节器200，包括：第二相位差值器201，所述第二相位差值器201的输入端与所述频率综合器100的输出端相连；第二分频器202，所述第二分频器202的输入端与所述第二相位差值器201的输出端相连，所述第二分频器202的输出端用于对经所述第二相位差值器201调节后的第一时钟信号进行分频处理，得到第三时钟信号，所述第二相位差值器201和所述第二分频器202的频率调节倍数之积与所述频率综合器100的频率调节倍数为反比例关系，例如，若所述频率综合器100将所述初始时钟信号Clk₁的频率提高至2倍，则所述第二相位差值器201不操作，所述第二分频器202将所述第二相位插值器输出的时钟信号Clk₃的频率进行二分频；若所述频率综合器100将所述初始时钟信号Clk₁的频率提高至2.2倍，则先通过所述第二相位插值器将所述频率综合器100输出的时钟信号Clk₂的频率调整至所述初始时钟信号Clk₁的频率的2倍，即所述第二相位插值器将所述频率综合器100输出的时钟信号Clk₂的频率调节至2/2.2倍，再通过所述第二分频器202将所述第二相位插值器输出的时钟信号Clk₃的频率进行二分频，即所述第二分频器202将所述第二相位插值器输出的时钟信号Clk₃的频率调节至1/2倍。

对应于上述电路，本申请还公开了一种应用上述电路的电子设备，该电子设备可以应用有上述任意一项实施例所述的电子设备。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。