阅读说明：本技术 一种锗探测器及其制作方法 (Germanium detector and manufacturing method thereof ) 是由 唐波 张鹏 李志华 李彬 刘若男 于 2020-01-20 设计创作，主要内容包括：本发明涉及半导体工艺技术领域,尤其涉及一种锗探测器及其制作方法,包括：在SOI衬底上形成第一介质层；将所述第一介质层刻蚀至所述SOI表面,形成凹槽；在所述凹槽内形成探测层；在所述第一介质层和所述探测层上形成多晶硅层；在所述多晶硅层上形成第二介质层,由于在该探测层上形成多晶硅层,从而将该探测层进行了钝化,该多晶硅层可以阻止外界杂质向探测层上表面扩散,从而防止后续的沉积工艺过程中的离子损伤,为后续探测层表面注入时的缓冲层,降低注入对探测层的晶格损伤,从而降低该探测器的暗电流。(The invention relates to the technical field of semiconductor technology, in particular to a germanium detector and a manufacturing method thereof, wherein the germanium detector comprises the following steps: forming a first dielectric layer on an SOI substrate; etching the first dielectric layer to the surface of the SOI to form a groove; forming a detection layer in the groove; forming a polysilicon layer on the first dielectric layer and the detection layer; and forming a second dielectric layer on the polycrystalline silicon layer, passivating the detection layer due to the formation of the polycrystalline silicon layer on the detection layer, wherein the polycrystalline silicon layer can prevent external impurities from diffusing to the upper surface of the detection layer, so that ion damage in the subsequent deposition process is prevented, and the crystal lattice damage of the detection layer caused by injection is reduced for a buffer layer when the surface of the subsequent detection layer is injected, so that the dark current of the detector is reduced.)

一种锗探测器及其制作方法

技术领域

本发明涉及半导体工艺技术领域，尤其涉及一种锗探测器及其制作方法。

背景技术

在信息产业、生物医学等科技领域越来越受关注的今天，新型光电子、光通信科技必将以更快的速度发展。硅基光电子集成采用成熟价廉的微电子加工工艺，将光学器件与多种功能的微电子电路集成，是实现光通信普及发展和光互连的有效途径。硅基光电探测器是硅基光通信系统的关键器件之一，随着近年来硅基锗材料外延技术的突破性进展，锗探测器因为兼顾了硅基光电子集成和对光通讯波段的高效探测，成为了当今研究的一大热点。

在常规的锗探测器中，暗电流是硅基锗探测器的重要参数指标，影响锗探测器的灵敏度和噪声，外延界面质量，体外延质量以及外延锗表面质量都是影响暗电流的关键因素。

因此，如何改善外延界面质量从而降低暗电流是目前亟待解决的技术问题。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的锗探测器及其制作方法。

一方面，本发明实施例提供了一种锗探测器的制作方法，包括：

在SOI衬底上形成第一介质层；

将所述第一介质层刻蚀至所述SOI表面，形成凹槽；

在所述凹槽内形成探测层；

在所述第一介质层和所述探测层上形成多晶硅层；

在所述多晶硅层上形成第二介质层。

进一步地，所述将所述第一介质层刻蚀至所述SOI表面，形成凹槽，具体包括：

采用干法刻蚀工艺对所述第一介质层进行刻蚀，形成第一预设深度的第一凹槽，所述第一预设深度小于所述第一介质层的厚度；

采用湿法刻蚀工艺对所述第一凹槽底部进行刻蚀，形成第二预设深度的第二凹槽，所述第一预设深度与所述第二预设深度之和等于所述第一介质层厚度，所述第一凹槽与所述第二凹槽合为所述凹槽。

进一步地，所述在所述凹槽内形成探测层，具体包括：

在所述凹槽内形成厚度大于所述第一介质层的探测层；

对所述探测层进行平坦化处理，使所述探测层的上表面与所述第一介质层平齐。

进一步地，所述在SOI上形成第一介质层之前，还包括：

形成所述SOI衬底，所述SOI衬底包括由下至上的硅衬底、埋氧层、顶硅层；

对所述顶硅层进行掺杂处理，以在所述顶硅层上形成本征区域、位于所述本征区域一侧的N型轻掺杂区、位于所述本征区域另一侧的P型轻掺杂区域、位于所述N型轻掺杂区域远离本征区域一侧的N型重掺杂区域以及位于所述P型轻掺杂区域远离所述本征区域一侧的P型重掺杂区域，所述探测层位于所述本征区域的正上方。

进一步地，还包括：

从所述第二介质层上开设到达所述SOI衬底表面的第一通孔和第二通孔，且所述第一通孔与所述N型重掺杂区域相抵接，所述第二通孔与所述P型重掺杂区域相抵接；

向所述第一通孔与所述第二通孔中均填充导电材料，分别形成第一导电插塞和第二导电插塞；

在所述第一导电插塞和所述第二导电插塞的上表面分别沉积金属薄膜，形成第一接触电极和第二接触电极。

进一步地，在所述第一介质层和所述探测层上形成多晶硅层具体包括：

采用低压力化学气相沉积工艺在所述第一介质层和所述探测层上形成多晶硅层。

进一步地，所述多晶硅层的厚度为10nm～100nm。

进一步地，所述第一介质层和所述第二介质层均为二氧化硅层。

进一步地，所述探测层具体为锗层或者锗硅层。

另一方面，本发明实施例还提供了一种锗探测器，包括：

SOI衬底；

所述SOI衬底表面中部的探测层以及所述中部之外的第一介质层；

位于所述探测层和所述第一介质层上的多晶硅层；

位于所述多晶硅层上的第二介质层。

本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：

本发明提供了一种锗探测器的制作方法，包括：在SOI衬底上形成第一介质层，将第一介质层刻蚀至SOI表面，形成凹槽；在凹槽内形成探测层；在第一介质层和探测层上形成多晶硅层；在多晶硅层上形成第二介质层，由于在该探测层上形成多晶硅层，从而将该探测层进行了钝化，该多晶硅层可以阻止外界杂质向探测层上表面扩散，从而防止后续的沉积工艺过程中的离子损伤，为后续探测层表面注入时的缓冲层，降低注入对探测层的晶格损伤，从而降低该探测器的暗电流。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：

图1示出了本发明实施例一中锗探测器的制作方法的步骤流程示意图；

图2～图13示出了本发明实施例一中锗探测器的制作过程的示意图；

图14示出了本发明实施例一中锗探测器的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

实施例一

本发明实施例提供了一种锗探测器的制作方法，如图1所示，包括：

S101，在该SOI衬底上形成第一介质层；

S102，将该第一介质层刻蚀至SOI表面，形成凹槽；

S103，在凹槽内形成探测层；

S104，在该第一介质层和该探测层上形成多晶硅层；

S105，在该多晶硅层上形成第二介质层。

如图2所示，首先，在该SOI衬底上形成第一介质层之前，还包括：形成该SOI(绝缘体上硅)衬底，该SOI衬底包括由下至上的硅衬底201、埋氧层202、顶硅层203。具体地，形成SOI衬底有多种方式。

在一种可选的实施方式中，采用注氧隔离技术(SIMOX)形成该SOI衬底，具体是在第一衬底上注入氧离子，从而形成该埋氧层202，该埋氧层202将该第一衬底分割为上下两部分，位于埋氧层202下方的部分作为该硅衬底，将该埋氧层202上方的部分作为顶硅层203。

在另一种可选的实施方式中，采用键合减薄技术(BE)形成该SOI衬底，具体是在第二衬底形成第一氧化层，在第三衬底上形成第二氧化层，将第一氧化层和第二氧化层连接，使得该第一氧化层和第二氧化层连接之后作为该埋氧层202，将该第二衬底作为硅衬底201，将该第三衬底进行减薄，形成该顶硅层203。其中，该埋氧层202的厚度为2μm～3μm。该顶硅层203的厚度为200nm～240nm。

如图3所示，在形成该SOI衬底之后，还包括：

对该顶硅层203进行掺杂处理，以在该顶硅层203上形成本征区域204、位于该本征区域204一侧的N型轻掺杂区域2041、位于该本征区域204另一侧的P型轻掺杂区域2042、位于该N型轻掺杂区域2041远离本征区域204一侧的N型重掺杂区域2043以及位于该P型轻掺杂区域2042远离该本征区域204一侧的P型重掺杂区域2044。

接着，如图4所示，执行S101，在该SOI衬底上形成第一介质层205。

在一种可选的实施方式中，采用物理气相沉积工艺或者化学气相沉积工艺在该SOI衬底的表面形成第一介质层205，具体是在该顶硅层203上形成第一介质层205。

该第一介质层205的材料与该埋氧层202的材料相同，以使最终形成的探测器具有较高的灵敏度，并且探测效率较高。而且，将该第一介质层205的材料设置为与该埋氧层202的材料相同，能够使得光沿着预定的方向传播，以保证光的耦合效率。具体地，该第一介质层205具体为二氧化硅层，该第一介质层205的厚度为1μm～4μm。

在形成该第一介质层205之后，执行S102，将该第一介质层205刻蚀至SOI表面，形成凹槽。

在一种优选的实施方式中，如图5、图6所示，首先，采用干法刻蚀工艺对该第一介质层205进行刻蚀，形成第一预设深度的第一凹槽2051，该第一预设深度小于该第一介质层205的厚度，然后，采用湿法刻蚀工艺对该第一凹槽2051底部进行刻蚀，形成第二预设深度的第二凹槽2052，该第一预设深度与该第二预设深度之和等于该第一介质层205厚度，该第一凹槽2051与该第二凹槽2052合为该凹槽。

具体地，该凹槽具体位于该本征区域204上方。

在采用干法刻蚀工艺对第一介质层205进行刻蚀，形成第一预设深度的第一凹槽2051。所采用的干法刻蚀工艺具体为反应离子刻蚀工艺，也可以是等离子刻蚀工艺，具体地，在第一介质层205的上表面形成光刻胶或者采用掩膜版，对不需要刻蚀的部分进行遮掩，对需要形成第一凹槽2051的区域进行刻蚀，然后，去除光刻胶或者移开掩膜版，即可形成该第一凹槽2051，该第一凹槽2051位于该本征区域I正上方。在刻蚀形成该第一凹槽2051时，保留5nm～100nm的厚度的第一介质层205不进行刻蚀，从而形成该第一预设深度的第一凹槽2051。

在采用湿法刻蚀工艺对该第一凹槽2051底部进行刻蚀时，该湿法刻蚀工艺采用的腐蚀溶液可以根据该第一介质层205和顶硅层203的选择比来选择，具体地，选择的腐蚀溶液对第一介质层205的腐蚀速率大于对顶硅层203的腐蚀速率。从而在去除不需要的第一介质层205的同时，保留了该顶硅层203。该第二凹槽2052的第二预设深度为5nm～100nm。

由此，得到该凹槽，即第一凹槽2051和第二凹槽2052合成的凹槽。

然后，如图7所示，执行S103，在该凹槽内形成探测层206。

具体地，在该凹槽内形成厚度大于第一介质层204的厚度的探测层206；

如图8所示，对该探测层206进行平坦化处理，使该探测层206的上表面与该第一介质层204平齐。

具体地，在该凹槽底部，即在暴露出的顶硅层203的表面生长探测层206，该探测层206将该凹槽填满，且超出该第一介质层205的表面。具体是采用外延生长的方式生长该探测层206，该探测层206具体为锗层或者锗硅层。该探测层206位于该本征区域I正上方。

然后，采用化学机械抛光(CMP)工艺对该探测层206的表面进行平坦化处理，使得该探测层206的上表面与该第一介质层205的上表面位于同一平面，即平齐。

由于在形成该探测层206之前，采用干法刻蚀工艺对第一介质层205进行刻蚀，形成第一凹槽2051，而且，再用湿法刻蚀对该第一凹槽2051底端进行刻蚀，由于湿法刻蚀工艺对SOI衬底上表面损伤较小，能够得到高质量的顶硅层表面，在该顶硅层表面上进行外延生长的探测层时，降低位错缺陷，提高该探测层的质量，以此减小锗探测器的暗电流。

接着，如图9所示，执行S104，在该第一介质层205和探测层206上形成多晶硅层207。

具体地，采用低压力化学气相沉积工艺(LPCD)在该第一介质层205和探测层206上形成多晶硅层207。采用该低压力化学气相沉积工艺的温度为500℃～600℃，优选采用530℃。形成的多晶硅层207的厚度为10nm～100nm。

由于在该第一介质层205和该探测层206上形成该多晶硅层207，使得将该探测层206进行了钝化。接着，在形成该多晶硅层207之后，如图10所示，执行S105，在该多晶硅层207上形成第二介质层208。

该第二介质层208具体为二氧化硅层，与第一介质层204的材料相同，其厚度为500nm-1000nm

由于在形成第二介质层208时，采用化学气相沉积工艺进行沉积该第二介质层，该第二介质层208会进行杂质扩散，而该多晶硅层208可以有效阻止该杂质向该锗探测层上表面扩散，防止该第二介质层208的沉积工艺过程中的离子损伤，从而使得该多晶硅层207作为缓冲层，降低杂质注入对探测层的晶格损伤，确保锗探测器的外延质量，从而降低锗探测器的暗电流。

同时，在形成该多晶硅层207时，采用的低压力化学气相沉积工艺，而不采用化学气相沉积工艺，可以有效降低离子损伤。

在形成第二介质层208之后，还包括：

如图11、图12、图13所示，从该第二介质层208上开设到达该SOI衬底表面的第一通孔2091和第二通孔2092，且该第一通孔2091与该N型重掺杂区域2043相抵接，该第二通孔2092与该P型重掺杂区域2044相抵接。

接着，向第一通孔2091和第二通孔2092中均填充导电材料，分别形成第一导电插塞2101和第二导电插塞2102。

在填充导电材料之前，还可以在该第一通孔2091和第二通孔2092内部设置阻挡材料，以形成阻挡层，防止后续填充的导电材料向该介质层中扩散。

该第一通孔2091和第二通孔2092的形状任何形状，比如：圆形或者方形通孔等等。第一导电插塞2101和第二导电插塞2102可以是任何导电材料，比如，铜、铝铜合金、钨之类的低电阻率材料，阻挡层具体可以是钛或者氮化钛等。

最后，在第一导电插塞2101上表面和第二导电插塞2102上表面分别沉积金属薄膜，形成第一接触电极2111和第二接触电极2112。

具体地，采用物理气相沉积工艺在该第一导电插塞2101上表面沉积金属薄膜，形成第一接触电极2111，在第二导电插塞2102上表面沉积金属薄膜，形成第二接触电极2112。其中，第一接触电极2111和第二接触电极2112的材料为纯铝，铝铜合金，铝硅或铝硅铜，该第一接触电极2111和第二接触电极2112的厚度为200nm～3μm。若所述第一接触电极2111和所述第二接触电极2112的材料为铝铜合金，则铜含量可以为0.5％；若第一接触电极2111和第二接触电极2112的材料为铝硅，则硅含量可以为1％；若第一接触电极2111和第二接触电极2112的材料为铝硅铜，则硅含量可以0.5％、铜含量可以为0.5％。

需要说明的是，本实施例的上述制作过程中，为包括锗探测器的制作过程，当锗探测器集成在光电子集成芯片中时，上述制作过程只是集成芯片的部分制作工艺，该部分制作工艺与其它器件的制作过程不冲突。

本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：

本发明提供了一种锗探测器的制作方法，包括：在SOI衬底上形成第一介质层，将第一介质层刻蚀至SOI表面，形成凹槽；在凹槽内形成探测层；在第一介质层和探测层上形成多晶硅层；在该多晶硅层上形成第二介质层，由于在该探测层上形成多晶硅层，从而将该探测层进行了钝化，该多晶硅层可以阻止外界杂质向探测层上表面扩散，从而防止后续的沉积工艺过程中的离子损伤，为后续探测层表面注入时的缓冲层，降低注入对探测层的晶格损伤，从而降低该探测器的暗电流。

实施例二

基于相同的发明构思，本发明实施例还提供了一种锗探测器，如图14所示，包括：

SOI衬底；其中SOI衬底包括硅衬底201、埋氧层202、顶硅层203；

所述SOI衬底表面中部的探测层206以及所述中部之外的第一介质层205；

位于所述探测层206和所述第一介质层205上的多晶硅层207；

位于所述多晶硅层207上的第二介质层208。

在一种可选的实施方式中，在该多晶硅层207上设置第二介质层208。

在一种可选的实施方式中，该第一介质层205的厚度为1μm～4μm。

在一种可选的实施方式中，该多晶硅层207的厚度为10nm-100nm。

在一种可选的实施方式中，该第二介质层208的厚度为500nm～1000nm。

当然，该锗探测器还包括其他的常规结构，在本发明实施例中就不再详细赘述了。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。