阅读说明：本技术 输出缓冲器控制电路 (Output buffer control circuit ) 是由 刘惠强 于 2020-06-02 设计创作，主要内容包括：本发明揭示了一种输出缓冲器控制电路,所述控制电路包括：运算放大器；反馈电阻R<Sub>F</Sub>；分压电阻；浮动开关,包括第一浮动开关SW1及第二浮动开关SW2,第一浮动开关SW1一端与第一分压电阻R<Sub>1</Sub>和第二分压电阻R<Sub>2</Sub>电连接,另一端与运算放大器的第二输入端电连接,第二浮动开关SW2一端与第二分压电阻R<Sub>2</Sub>和反馈电阻R<Sub>F</Sub>电连接,另一端与运算放大器的第二输入端电连接；MOS管开关,包括共栅连接的第一MOS管开关SW3和第二MOS管开关SW4,第一MOS管开关SW3和第二MOS管SW4开关分别与第一分压电阻R1电连接。本发明的输出缓冲器控制电路通过浮动开关控制电压域之间的切换,MOS管开关的漏电流不会流过电阻,大大提高了输出电压的线性度。(The invention discloses an output buffer control circuit, which comprises: an operational amplifier; feedback resistor R F (ii) a A voltage dividing resistor; a floating switch including a first floating switch SW1 and a second floating switch SW2, a first end of the first floating switch SW1 and a first voltage dividing resistor R 1 And a second voltage dividing resistor R 2 Electrically connected to the second input terminal of the operational amplifier, and a second floating switch SW2 having one end connected to the second voltage dividing resistor R 2 And a feedback resistor R F The other end of the first input end is electrically connected with the first input end of the operational amplifier; the MOS tube switch comprises a first MOS tube switch SW3 and a second MOS tube switch SW4 which are connected in a common grid mode, and the first MOS tube switch SW3 and the second MOS tube switch SW4 are electrically connected with the first voltage dividing resistor R1 respectively. The output buffer control circuit controls the switching between the voltage domains through the floating switch, the leakage current of the MOS tube switch can not flow through the resistor, and the linearity of the output voltage is greatly improved.)

输出缓冲器控制电路

技术领域

本发明属于集成电路技术领域，具体涉及一种输出缓冲器控制电路。

背景技术

输出缓冲器需要同时支持几个电压域的输出，包括在输出正电压和负电压间之间的切换，例如在+VA/+VB/-VA/-VB四个电压域间切换，切换电压域需要通过开关控制。

参图1所示，现有技术中控制电路包括放大器、分压电阻R₁和R₂(R₂＝aR₁)、反馈电阻R_F及四个MOS管开关(NMOS管SW1’、PMOS管SW2’、NMOS管SW3’、PMOS管SW4’)，通过四个MOS管开关控制+VA/+VB/-VA/-VB四个电压域的切换，四个开关在同一时间只能开启一个。该控制电路的优点在于开关控制方便，不需要使用电平转换器(level shifter)。但是该控制电路在高温下的MOS管的漏电流(Leakage)会影响输出精度，例如在选择+VA电压域输出时，NMOS管SW1’导通，其余MOS管关闭，此时NMOS管SW3’和PMOS管SW4’的漏电流会流过分压电阻，当漏电流为1nA时，100k ohm的电阻会产生0.1mV的电压，被放大到输出后，对输出电压的线性度的影响会很大。

因此，针对上述技术问题，有必要提供一种输出缓冲器控制电路。

发明内容

本发明的目的在于提供一种输出缓冲器控制电路，以提高输出缓冲器的线性度。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种输出缓冲器控制电路，所述控制电路包括：

运算放大器，包括第一输入端、第二输入端及输出端；

反馈电阻R_F，与运算放大器的输出端电连接；

分压电阻，包括第一分压电阻R₁和第二分压电阻R₂，与反馈电阻R_F串联设置；

浮动开关，包括第一浮动开关SW1及第二浮动开关SW2，第一浮动开关SW1一端与第一分压电阻R₁和第二分压电阻R₂电连接，另一端与运算放大器的第二输入端电连接，第二浮动开关SW2一端与第二分压电阻R₂和反馈电阻R_F电连接，另一端与运算放大器的第二输入端电连接；

MOS管开关，包括共栅连接的第一MOS管开关SW3和第二MOS管开关SW4，第一MOS管开关SW3和第二MOS管SW4开关分别与第一分压电阻R₁电连接。

一实施例中，所述第一浮动开关SW1和第二浮动开关SW2为NMOS管，第一MOS管开关SW3为NMOS管，第二MOS管开关SW4为PMOS管。

一实施例中，所述控制电路中：

第一浮动开关SW1的漏极与第一分压电阻R₁和第二分压电阻R₂电连接，源极与运算放大器的第二输入端电连接，第二浮动开关SW2的漏极与第二分压电阻R₂和反馈电阻R_F电连接，源极与运算放大器的第二输入端电连接，第二浮动开关SW2的漏极电压为V₁，源极电压为V_IM，第二浮动开关SW2的栅极控制电压为V_G，Bulk电压为V_B；

第一MOS管开关SW3的源极电压为0，第二MOS管开关SW4的源极电压为V_R，第一MOS管开关SW3的漏极和第二MOS管开关SW4的漏极与第一分压电阻R₁电连接，漏极电压为V_RI，第一MOS管开关SW3的栅极和第二MOS管开关SW4的栅极接控制信号VSEL。

一实施例中，所述运算放大器的第一输入端的输入电压为V_IP，满足0≤V_IP≤V_I，V_I为预设电压阈值，且第一MOS管开关SW3的源极电压V_R大于预设电压阈值V_I。

一实施例中，所述控制电路包括：

第一状态，第一浮动开关SW1导通，第二浮动开关SW2关闭，当V_RI＝0且V_IM＝0时，V₁＝0，当V_RI＝V_R且V_IM＝0时，V₁＝-aV_R，当V_RI＝0且V_IM＝V_I时，V₁＝(1+a)V_I，当V_RI＝V_R且V_IM＝V_I时，V₁＝-aV_R+(1+a)V_I，其中，a＝R₂/R₁；

第二状态，第一浮动开关SW1关闭，第二浮动开关SW2导通，V₁＝V_IM，0≤V₁≤V_I。

一实施例中，所述控制电路还包括电压产生单元，用于产生跟随V₁或V_IM的电压。

一实施例中，所述电压跟随单元包括：

第一电压比较单元，用于获取V₁和V_IM中的较低电压min(V₁,V_IM)；

第二电压比较单元，用于获取V₁和V_IM中的较高电压max(V₁,V_IM)；

第三电阻及第一控制开关，依次电连接于第一电压比较单元和第二电压比较单元之间；

第一电平转换器及第二控制开关，电连接于第三电阻和第一控制开关之间。

一实施例中，所述电压跟随单元于第一状态下，第一电平转换器被第二控制开关短路，通过第一电压比较单元获取的min(V₁,V_IM)作为第二浮动开关SW2的栅极控制电压V_G，且V_B＝V_G；于第二状态下，采用第一电压比较单元获取的max(V₁,V_IM)并通过第一电平转换器抬高后作为第二浮动开关SW2的栅极控制电压V_G，且V_B＝min(V₁,V_IM)；所述电压跟随单元于第二状态下，V_G-max(V₁,V_IM)≥bV_TH，其中，b≥1，V_TH为第二浮动开关SW2的阈值电压。

一实施例中，所述电压跟随单元还包括与第一电压比较单元电连接的第二电平转换器，第二电平转换器用于将第一电压比较单元获取的min(V₁,V_IM)降压后作为V_B输出。

一实施例中，所述第一电压比较单元包括由两个PMOS管组成的第一差分对，所述第二电压比较单元包括由两个NMOS管组成的第二差分对。

与现有技术相比，本发明具有以下优点：

本发明的输出缓冲器控制电路通过浮动开关控制电压域之间的切换，MOS管开关的漏电流不会流过电阻，大大提高了输出电压的线性度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中输出缓冲器控制电路的示意图；

图2为本发明一具体实施例中输出缓冲器控制电路的示意图；

图3a、3b分别为本发明一具体实施例中输出缓冲器控制电路于第一状态和第二状态下的等效电路图；

图4为本发明一具体实施例中电压跟随单元的模块示意图；

图5为本发明一具体实施例中电压跟随单元的具体实现电路图。

具体实施方式

以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

参图2所示，本发明一具体实施例中的输出缓冲器控制电路，包括：

运算放大器，包括第一输入端(同向输入端+)、第二输入端(反向输入端-)及输出端；

反馈电阻R_F，与运算放大器的输出端电连接；

分压电阻，包括第一分压电阻R₁和第二分压电阻R₂，与反馈电阻R_F串联设置；

浮动开关，包括第一浮动开关SW1及第二浮动开关SW2，第一浮动开关SW1一端与第一分压电阻R₁和第二分压电阻R₂电连接，另一端与运算放大器的第二输入端电连接，第二浮动开关SW2一端与第二分压电阻R₂和反馈电阻R_F电连接，另一端与运算放大器的第二输入端电连接；

MOS管开关，包括共栅连接的第一MOS管开关SW3和第二MOS管开关SW4，第一MOS管开关SW3和第二MOS管SW4开关分别与第一分压电阻R₁电连接。

具体地，第一浮动开关SW1的漏极与第一分压电阻R₁和第二分压电阻R₂电连接，源极与运算放大器的第二输入端电连接，第二浮动开关SW2的漏极与第二分压电阻R₂和反馈电阻R_F电连接，源极与运算放大器的第二输入端电连接，第二浮动开关SW2的漏极电压为V₁，源极电压为V_IM，第二浮动开关SW2的栅极控制电压为V_G，Bulk电压为V_B；

第一MOS管开关SW3的源极电压为0，第二MOS管开关SW4的源极电压为V_R，第一MOS管开关SW3的漏极和第二MOS管开关SW4的漏极与第一分压电阻R₁电连接，漏极电压为V_RI，第一MOS管开关SW3的栅极和第二MOS管开关SW4的栅极接控制信号VSEL。

运算放大器的第一输入端的输入电压为V_IP，满足0≤V_IP≤V_I，V_I为预设电压阈值，且第一MOS管开关SW3的源极电压V_R大于预设电压阈值V_I。

本实施例中第一浮动开关SW1和第二浮动开关SW2为NMOS管，第一MOS管开关SW3为NMOS管，第二MOS管开关SW4为PMOS管。其中，SW1、SW3、SW4都可以用低压逻辑控制，根据SW1的控制情况控制电路包括以下两种状态：

第一状态，参图3a所示，第一浮动开关SW1导通，第二浮动开关SW2关闭，当V_RI＝0且V_IM＝0时，V₁＝0，当V_RI＝V_R且V_IM＝0时，V₁＝-aV_R，当V_RI＝0且V_IM＝V_I时，V₁＝(1+a)V_I，当V_RI＝V_R且V_IM＝V_I时，V₁＝-aV_R+(1+a)V_I，其中，a＝R₂/R₁；

第二状态，参图3b所示，第一浮动开关SW1关闭，第二浮动开关SW2导通，V₁＝V_IM，0≤V₁≤V_I。

第一状态下当第一浮动开关SW1导通时，第二浮动开关SW2开关的一端(V₁端)会有负压出现，这种情况描述如下：

设a＝1，当VSEL选择第二MOS管开关SW4(PMOS管)导通时，即V_RI＝V_R时，同时SW1导通SW2关闭，V_IP＝0V，这时V₁＝-V_R，若SW2的栅极电压V_G＝0V，已经不能完全关闭SW2，需要一个比-V_R还低的电压控制SW2的栅极把SW2关闭。另外，SW2的衬底也需要切换到源极和漏极间的较负的电压，此时V_IM>V₁。

当V_RI＝0V时，V₁的电压最高可以到2*V_I，此时V_IM<V₁。

这两种情况下V_RI、V₁、V_IM的关系如下表所示：

V<sub>RI</sub>	V<sub>1</sub>(V<sub>IM</sub>＝0)	V<sub>1</sub>(V<sub>IM</sub>＝V<sub>I</sub>)
			0V	0	(1+a)V<sub>I</sub>
V<sub>R</sub>	-aV<sub>R</sub>	-aV<sub>R</sub>+(1+a)V<sub>I</sub>

因此，在不同情况下，SW2需要产生一个电压控制栅极，该电压需要通过切换使其比源极和漏极低以关闭SW2。

第一状态下当SW1关闭而SW2导通时，V₁＝V_IM，即V₁需要在0～V_I间变化。这时，SW2的栅极需要比V₁/V_IM端高至少1个V_TH以上，为了保证足够小导通阻抗，最好在2个V_TH以上。

本实施例中采用VSEL控制是正压域或负压域的输出，用SW1和SW2开关控制电压域之间的切换。MOS管开关SW3和SW4的漏电流不会流过电阻，因此不会影响输出的精度。浮动开关SW1和SW2开关由于在工作时不需要流过电流，因此开关可以做得很小，其漏电流可以忽略。

根据上述说明，为了控制SW2的栅极电压V_G及产生相应的Bulk电压V_B，需要根据不同的应用情况产生一个跟随V₁或V_IM的电压。

参图4所示，本实施例中的电压跟随单元包括：

第一电压比较单元(smaller)，用于获取V₁和V_IM中的较低电压min(V₁,V_IM)；

第二电压比较单元(larger)，用于获取V₁和V_IM中的较高电压max(V₁,V_IM)；

第三电阻R3及第一控制开关，依次电连接于第一电压比较单元(smaller)和第二电压比较单元(larger)之间；

第一电平转换器(level shifter)及第二控制开关，电连接于第三电阻R3和第一控制开关之间。

电压跟随单元于第一状态下，第一电平转换器被第二控制开关短路，通过第一电压比较单元获取的min(V₁,V_IM)作为第二浮动开关SW2的栅极控制电压V_G，且V_B＝V_G；

电压跟随单元于第二状态下，采用第一电压比较单元获取的max(V₁,V_IM)并通过第一电平转换器抬高后作为第二浮动开关SW2的栅极控制电压V_G，且V_B＝min(V₁,V_IM)。此时，V_G-max(V₁,V_IM)≥bV_TH，其中，b≥1，V_TH为第二浮动开关SW2的阈值电压。

具体地，当VSW为高电平时，需要关闭SW2，通过第一电压比较单元选择V₁/V_IM较低者作为SW2的栅极控制信号V_G，此时中间的第二控制开关短路了第一电平转换器，使V_G＝V_B。

当VSW为低电平(为高电平)时，需要打开SW2，通过第二电压比较单元选出V₁/V_IM中的较高者，再通过第一电平转换器使V_G比max(V₁,V_IM)高2个V_TH，这样能保证SW2有较小的导通阻抗。

由于Bulk电压V_B始终使用V₁/V_IM的较低者，因此能保证Bulk电压是NMOS管的最低电压。

参图5所示为本实施例中电压跟随单元的一个具体实现电路，第一电压比较单元(smaller)包括由两个PMOS管组成的第一差分对，第二电压比较单元(larger)包括由两个NMOS管组成的第二差分对。

具体地，第一电压比较单元(smaller)包括由两个PMOS管P1、P2组成的第一差分对，PMOS管P1、P2的栅极电压分别为V₁和V_IM，源极接电流源I1，漏极分别与电阻R₅、R₆串接后接电流源I2，电阻R₅和电流源I2之间电压为V_B。

第二电压比较单元(larger)包括由两个NMOS管N1、N2组成的第二差分对，NMOS管N1、N2的栅极电压分别为V₁和V_IM，源极接电阻R₃后与电流源I2电连接，漏极与电阻R₇、R₈串接后与开关S1和电流源I3电连接，开关S1为PMOS管，开关S1用于控制第二电压比较单元是否工作，其栅极驱动信号为VSW。第二电压比较单元与电阻R₃之间电压为V_B。

第一电平转换器包括串接的两个NMOS管N3、N4，其用于将获取的max(V₁,V_IM)抬高后作为V_G输出。N4的源极接V_A，栅极和漏极与N3的源极电连接，N3的栅极和漏极电压为V_G，且接电阻R₄于电阻R₃电连接，N3、N4通过开关S2与电流源I4电连接，开关S2为PMOS管，用于控制第一电平转换器是否工作，其栅极驱动信号为

第二电平转换器包括串接的两个NMOS管N5、N6，其用于将第一电压比较单元获取的min(V₁,V_IM)降压后作为V_B输出。

具体地，本实施例中通过NMOS和PMOS差分对分别作为第一电压比较单元(smaller)和第二电压比较单元(larger)，将min(V₁,V_IM)和max(V₁,V_IM)分别选择出来。其中min(V₁,V_IM)降两个V_GS后，作为Bulk电压V_B。

开关S1控制第二电压比较单元(larger)是否工作，当S1关闭时，电流不流过第二电压比较单元(larger)，该单元不会工作。此时S2导通，由于没有电流流过R3和R4，因此V_A＝V_G＝V_B，开关SW2导通。

当S1导通时，S2关闭，这时第二电压比较单元(larger)能正常工作，V_A＝max(V₁,V_IM)，电流经S2流过几个V_GS组成的第一电平转换器，产生一个电压较高的V_G打开SW2。

应当理解的是，上述实施例中的电压跟随单元仅仅为本发明的一种具体实现电路，在其他实施例中也可以采用其他的电压跟随电路实现对电压V₁或V_IM的跟随，此处不再一一举例进行说明。

由以上技术方案可以看出，本发明具有以下有益效果：

本发明的输出缓冲器控制电路通过浮动开关控制电压域之间的切换，MOS管开关的漏电流不会流过电阻，大大提高了输出电压的线性度。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。