阅读说明：本技术 一种cic抽取滤波器及其实现方法 (CIC decimation filter and implementation method thereof ) 是由 叶晖 于 2020-03-26 设计创作，主要内容包括：一种CIC抽取滤波器及其实现方法,将数据信号依次输入到第一2倍抽取器和第一多相滤波器形成第一路信号,同时将数据信号依次输入到一个单位延迟单元、第二2倍抽取器和第二多相滤波器形成第二路信号,将所述第一路信号和第二路信号求和后,获得2倍抽取后的数据；将2倍抽取后的数据输入到L级积分器进行积分运算,对积分运算获得的数据进行R/2倍抽取,获得R倍抽取后的数据；将所述R倍抽取后的数据输入到L级梳状滤波器进行滤波处理后输出。本发明在保证功能的前提下,将L级积分器的工作频率降低一半,而且在最高频率下仅需实现一个单位延迟单元和两个2倍抽取器。不仅有效降低了动态功耗,而且大幅度缓解了L级积分器的实现难度。(A CIC extraction filter and its realization method, input the data signal to the first 2 times extractor and the first polyphase filter in turn to form the first path signal, input the data signal to a unit delay unit, the second 2 times extractor and the second polyphase filter in turn to form the second path signal, after summing the first path signal and the second path signal, obtain the data after 2 times extraction, input the data after 2 times extraction to L grade integrator to carry out integral operation, carry out R/2 times extraction to the data obtained by integral operation, obtain the data after R times extraction, input the data after R times extraction to L grade comb filter to carry out filtering process and output.)

一种CIC抽取滤波器及其实现方法

技术领域

本发明涉及软件无线电数字前端中的多速率数字信号处理技术领域，并且特别地，涉及一种CIC抽取滤波器及其实现方法。

背景技术

软件无线电将传统的射频前端定义为模拟前端(AFE：Analog Front- End)和数字前端(DFE：Digital Front-End)，两者之间通过数模变换器 (ADC)连接，模拟前端将天线端接收到的信号，经过放大、变频和滤波处理后，转换为可以采样的信号输入到ADC中，而数字前端是指位于ADC和基带处理器之间的数字信号处理电路，它的主要功能之一就是采样速率转换，即将 ADC输出的高速率数字信号转换为基带所需的低速率数字信号。

CIC抽取滤波器由于在硬件实现上结构简单，无需乘法器，且具备良好的抗混叠特性，是作为ADC之后的第一级抽取滤波器的首选结构，如图1所示，先采用结构简单的CIC抽取滤波器将ADC的输出，即将采样频率为Fs的高速率数字信号抽取至较低的速率Fs/R，然后在较低的速率Fs/R上进行后续复杂滤波，从而达到降低功耗和实现难度的目的。

现有技术中常用的多级CIC抽取滤波器结构如图2所示，其中L代表CIC 滤波器的级数，R代表抽取器的抽取倍数。采样频率为Fs的输入数据首先经L 级积分器进行积分运算，然后通过R倍抽取，降为采样频率为Fs/R的低速率数据，再经过L级梳状滤波器进行差分运算并输出。可以看到抽取器之前的L 级积分器均工作于Fs的高频上，抽取器之后的L级梳状滤波器均工作于Fs/R 的较低频率上。为了保证信号的质量和动态范围，采样频率Fs通常都远大于基带接口所需的数据率，尤其是在宽带通信系统中(如LTE、WLAN)，输入数据的采样频率Fs可达到百兆赫兹级，那么在如此高的频率下实现上述L级积分器，首先在其上产生的动态功耗不可忽视，另外由于采样周期仅为ns级，该 L级积分器对应的数字时序逻辑电路的实现难度也将大大增加。

发明内容

有鉴于此，为了解决上述问题，本发明的目的是提供一种能减小动态功耗和积分器实现难度的CIC抽取滤波器及其实现方法。

本发明的目的是通过以下技术方案实现的：

第一方面，本发明提供一种CIC抽取滤波器的实现方法，通过以下步骤实现：

步骤S1、将数据信号依次输入到第一2倍抽取器和第一多相滤波器形成第一路信号，同时将数据信号依次输入到一个单位延迟单元、第二2倍抽取器和第二多相滤波器形成第二路信号，将所述第一路信号和第二路信号求和后，获得2倍抽取后的数据；

步骤S2、将2倍抽取后的数据输入到L级积分器进行积分运算，对积分运算获得的数据进行R/2倍抽取，获得R倍抽取后的数据；

步骤S3、将所述R倍抽取后的数据输入到L级梳状滤波器进行滤波处理后输出。

进一步的，所述的第一多相滤波器和第二多相滤波器在Z频域的传输函数H_PF1(Z)和H_PF2(Z)符合下列公式：

其中：h_2k和h_2n+1分别代表第一多相滤波器和第二多相滤波器在Z频域的传递函数的系数；

L代表CIC抽取滤波器积分器和梳状滤波器的级数。

进一步的，所述的第一多相滤波器在Z频域的传递函数的系数等于多项式(1+Z^-1)^L展开后的偶数项的系数；所述第二多相滤波器在Z频域的传递函数的系数等于多项式(1+Z^-1)^L展开后的偶数项的系数，其中多项式(1+Z^-1)^L展开后符合以下公式：

(1+Z^-1)^L＝1+h₁Z^-1+h₂Z^-2+...+h_LZ^-L＝∑_kh_2kZ^-2k+Z^-1∑_nh_2n+1Z^-2n。

第二方面，本发明提供一种CIC抽取滤波器，包括一个延迟单元、第一2 倍抽取器、第二两倍抽取器、第一多相滤波器、第二多相滤波器、一个求和单元、一个L级积分器、一个R/2倍抽取器和一个L级梳状滤波器；所述第一2 倍抽取器和第一多相滤波器串联形成第一串联电路，单位延迟单元、第二2倍抽取器和第二多相滤波器串联形成第二串联电路，第一串联电路和第二串联电路并联输入至求和单元；求和单元的输出依次连接至L级积分器，R/2倍抽取器和L级梳状滤波器。

进一步的，所述的单位延迟单元和第一2倍抽取器、第二2倍抽取器工作于最高工作频率Fs下；第一多相滤波器、第二多相滤波器工作于Fs/2的频率下；所述的L级积分器和R/2倍抽取器工作于Fs/2的频率下；所述的L级梳妆滤波器工作于Fs/R的频率下。

本发明的有益效果在于：

在保证功能的前提下，将L级积分器的工作频率降低一半，而且在最高频率下仅需实现一个单位延迟单元和两个2倍抽取器。不仅有效降低了动态功耗，而且大幅度缓解了L级积分器的实现难度。

附图说明

图1为采用多级CIC抽取滤波器进行采样速率转换的示意图；

图2为现有技术中常用的多级CIC抽取滤波器结构示意图；

图3为R倍抽取L级CIC抽取滤波器的原理框图；

图4为R倍抽取L级CIC抽取滤波器的等效原理框图；

图5为R倍抽取L级CIC抽取滤波器分段式级联等效原理框图；

图6为2倍抽取L级CIC滤波器的等效原理框图；

图7为优化后的2倍抽取L级CIC滤波器的等效原理框图；

图8为本发明的一种CIC抽取滤波器的实现方法流程示意图；

图9为本发明的一种CIC抽取滤波器的实现框图；

图10为本发明实施例中5级CIC抽取滤波器的实现框图。

具体实施方式

下面结合附图对本公开实施例进行详细描述。

以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

传统的R倍抽取L级CIC滤波器结构如图2所示，其在Z频域的传输函数可由式(1)表达为：

其中M为梳状滤波器的延时，R为抽取率，L为级数。结合式(1)中的传输函数以及抽取滤波器的原理，CIC抽取滤波器的原理框图可直接由图3中所示。

根据多速率数字信号处理中的Nobel恒等式，可将以Z^-M为因子的多项式移至R倍抽取器的左侧，并转换为以Z^-RM为因子的多项式，由此可得到CIC抽取滤波器的等效原理框图，如图4所示。

基于此原理，首先将式(1)做一个简单的变换，如式(2)所示：

根据式(2)，再将R倍抽取器拆分为一个2倍抽取器和一个R/2倍抽取器，则图4中的原理框图可基于Nobel恒等式变换为图5。

可见一个R倍抽取L级CIC滤波器可等效为一个2倍抽取L级CIC滤波器 (如图5中标记的CIC1)和一个R/2倍抽取L级CIC滤波器的级联(如图5中标记的CIC2)，即一个R倍抽取L级CIC滤波器可由一个2倍抽取L级CIC滤波器和一个R/2倍抽取L级CIC滤波器的级联来分段实现。

根据式(1)，上述2倍抽取L级CIC滤波器(如图5中标记的CIC1)的传输函数可表达如下：

其中，i＝0，1，2…，L。hi代表传输函数展开后各项的系数，将(3)式按照偶数项和奇数项进行分类，可得：

H_CIC1(Z)＝∑_kh_2kZ^-2k+∑_nh_2n+1Z^-(2n+1)＝∑_kh_2kZ^-2k+Z-¹∑_nh_2n+1Z^-2n 式(4)

其中：

依据图4和式(4)，2倍抽取L级CIC滤波器的等效原理框图可如图6中所示。

按照Nobel恒等变换，图6中含有Z^-2因子的多项式可移至2倍抽取器右侧，且相应的将因子Z^-2变换为Z^-1，则图6可等效变换为图7，即2倍抽取L 级CIC滤波器经优化后可如图7所示。

根据对R倍抽取L级CIC滤波器的等效处理，结合多相滤波的方法，本发明提出一种CIC抽取滤波器的实现方法，如图8所示，该方法包含以下步骤：

步骤S1、将数据信号依次输入到第一2倍抽取器和第一多相滤波器形成第一路信号，同时将数据信号依次输入到一个单位延迟单元、第二2倍抽取器和第二多相滤波器形成第二路信号，将所述第一路信号和第二路信号求和后，获得2倍抽取后的数据；

进一步的，第一多相滤波器和第二多相滤波器在Z频域的传输函数H_PF1(Z) 和H_PF2(Z)符合下列公式：

其中：h_2k和h_2n+1分别代表第一多相滤波器和第二多相滤波器在Z频域的传递函数的系数；

L代表CIC抽取滤波器积分器和梳状滤波器的级数。

进一步的，第一多相滤波器在Z频域的传递函数的系数等于多项式(1+Z^-1)^L展开后的偶数项的系数；所述第二多相滤波器在Z频域的传递函数的系数等于多项式(1+Z^-1)^L展开后的偶数项的系数，其中多项式(1+Z^-1)^L展开后符合以下公式：

步骤S2、将2倍抽取后的数据输入到L级积分器进行积分运算，对积分运算获得的数据进行R/2倍抽取，获得R倍抽取后的数据；

步骤S3、将所述R倍抽取后的数据输入到L级梳状滤波器进行滤波处理后输出。

与本发明的一种CIC抽取滤波器的实现方法相对应的，本发明还提供一种采用上述方法所实现的CIC抽取滤波器，其原理框图如图9所示，该CIC抽取滤波器包括一个延迟单元，第一2倍抽取器，第二两倍抽取器，第一多相滤波器，第二多相滤波器，一个求和单元，一个L级积分器，一个R/2倍抽取器和一个L级梳状滤波器。

所述第一2倍抽取器和第一多相滤波器串联形成第一串联电路，单位延迟单元、第二2倍抽取器和第二多相滤波器串联形成第二串联电路，第一串联电路和第二串联电路并联输入至求和单元；求和单元的输出依次连接至L级积分器，R/2倍抽取器和L级梳状滤波器。

所述的单位延迟单元和第一、第二2倍抽取器工作于最高工作频率Fs 下；第一、第二多相滤波器工作于Fs/2的频率下；所述的L级积分器和R/2 倍抽取器工作于Fs/2的频率下；所述的L级梳妆滤波器工作于Fs/R的最低频率下。

从图9中可以看到，相对于传统的R倍抽取L级CIC滤波器机构，仅仅有一个单位延迟单元和两个2倍抽取器工作于最高频率Fs下，两个多相滤波器和传统结构中的L级积分器均工作于Fs/2的较低频率下。不仅有效降低了动态功耗，而且大大缓解了L级积分器对应的数字时序逻辑电路的实现难度。

为了进一步说明，以Fs＝500MHz，L＝5为例。若采样图2中传统的结构，5 级积分器需工作于500MHz的高频下，不仅动态功耗高，而且由于采样周期仅为2ns，积分器对应的数字时序逻辑电路实现难度很大。而采用本发明专利实施的5级CIC滤波器的结构框图如图10所示。其中仅仅有一个单位延迟单元和两个2倍抽取器工作于最高频率500MHz下，第一多相滤波器1+10Z^-1+5Z^-2、第二多相滤波器5+10Z^-1+Z^-2和5级积分器均工作于250MHz的较低频率下，不仅有效降低了动态功耗，而且由于采样周期从2ns提高至4ns，也极大的缓解了积分器对应的数字时序逻辑电路的实现难度。

以上仅为说明本发明的实施方式，并不用于限制本发明，对于本领域的技术人员来说，凡在本发明的精神和原则之内，不经过创造性劳动所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。