阅读说明：本技术 蚀刻剂组合物和制作半导体器件的方法 (Etchant composition and method for manufacturing semiconductor device ) 是由 金贞儿 金荣灿 李晓山 韩勋 李珍旭 林廷训 金益熙 于 2020-01-07 设计创作，主要内容包括：本申请公开了蚀刻剂组合物和制作半导体器件的方法,所述组合物包含：无机酸；约0.01重量份至约0.5重量份的胶状二氧化硅；约0.01重量份至约30重量份的铵系添加剂；和约20重量份至约50重量份的溶剂,所有重量份都是基于100重量份的所述无机酸。(Disclosed are etchant compositions and methods of making semiconductor devices, the compositions comprising: an inorganic acid; about 0.01 to about 0.5 parts by weight of colloidal silica; about 0.01 to about 30 parts by weight of an ammonium-based additive; and about 20 to about 50 parts by weight of a solvent, all parts by weight being based on 100 parts by weight of the inorganic acid.)

蚀刻剂组合物和制作半导体器件的方法

相关申请的交叉引用

2019年1月8日提交韩国知识产权局的、发明名称为“用于氮化硅的蚀刻剂组合物和制作半导体器件的方法”的韩国专利申请10-2019-0002397通过引用以其全文形式并入本文。

技术领域

实施方案涉及蚀刻剂组合物和制作半导体器件的方法。

背景技术

随着半导体器件的高度集成，由于单独器件所堆叠的层的数量增加而可能难以应用批量型(batch-type)工艺。此外，单件型(single-type)工艺由于低生产量而可能有经济效率的担心，可以考虑提高单件型工艺的生产率的方法。

发明内容

实施方案的实现方式可以包括提供蚀刻剂组合物，所述蚀刻剂组合物包含：无机酸；约0.01重量份至约0.5重量份的胶状二氧化硅；约0.01重量份至约30重量份的铵系添加剂；和约20重量份至约50重量份的溶剂，所有重量份都是基于100重量份的所述无机酸。

实施方案的实现方式可以包括提供制作半导体器件的方法，所述方法包括：在衬底上形成结构，所述结构具有氧化硅层的暴露表面和氮化硅层的暴露表面；和通过使用蚀刻剂组合物选择性地蚀刻暴露的氮化硅层，其中所述蚀刻剂组合物包含：无机酸，约0.01重量份至约0.5重量份的平均粒度为约1nm至约40nm的胶状二氧化硅；约0.01重量份至约30重量份的铵系添加剂；和约20重量份至约50重量份的溶剂，所有重量份都是基于100重量份的无机酸。

实施方案的实现方式可以包括提供制作半导体器件的方法，所述方法包括：在衬底上形成其中多个氧化硅层和多个氮化硅层逐个交替堆叠的结构；通过部分移除所述多个氧化硅层和所述多个氮化硅层中的每个形成切口区域，所述切口区域具有暴露所述多个氧化硅层和所述多个氮化硅层的侧壁；和通过使蚀刻剂组合物与所述结构接触而经由所述切口区域选择性地移除所述多个氧化硅层和所述多个氮化硅层中的所述多个氮化硅层，其中所述蚀刻剂组合物包含：无机酸，约0.01重量份至约0.5重量份的平均粒度为约1nm至约40nm的胶状二氧化硅；约0.01重量份至约30重量份的铵系添加剂；和约20重量份至约50重量份的溶剂，所有重量份都是基于100重量份的无机酸。

实施方案的实现方式可以包括提供制作半导体器件的方法，所述方法包括：在沉积室中，在衬底上形成其中多个氧化硅层和多个氮化硅层逐个交替堆叠的结构；在干法蚀刻室中，通过部分移除所述多个氧化硅层和所述多个氮化硅层中的每个形成切口区域，使得所述切口区域具有暴露所述多个氧化硅层和所述多个氮化硅层的侧壁；和在湿法蚀刻室中，通过使蚀刻剂组合物与所述结构接触而经由所述切口区域选择性地移除所述多个氧化硅层和所述多个氮化硅层中的所述多个氮化硅层，其中所述蚀刻剂组合物包含磷酸溶液，所述磷酸溶液包含胶状二氧化硅和铵系添加剂，并且选择性地移除所述多个氮化硅层在约200℃至约300℃的温度进行。

附图说明

通过参照附图详细描述示例性实施方案，本申请的特征对本领域技术人员将是明显的，在附图中：

图1示出了根据实施方案的一种制作半导体器件的方法的流程图；

图2示出了一种用于制作半导体器件的示例装置的主要部件的平面示意图，所述示例装置能够用于执行根据实施方案的制作半导体器件的方法；

图3示出了根据实施方案制作的半导体器件的单元阵列的立体图；

图4A至4H示出了在根据一个实施方案的制作半导体器件的方法中的各阶段的侧横截面图；

图5详细地示出了图4C的区域C的局部放大图；以及

图6详细地示出了图4D的区域C的局部放大图。

具体实施方式

根据一个实施方案，蚀刻剂组合物，例如用于蚀刻氮化硅的蚀刻剂组合物，可以包含无机酸、溶剂、铵系添加剂和胶状二氧化硅颗粒。铵系添加剂和胶状二氧化硅可以溶解于或分散于无机酸和溶剂的混合物中。

[无机酸]

无机酸可以包括例如磷酸、硫酸、硝酸、硅酸、氢氟酸、硼酸、盐酸、高氯酸或它们的混合物。在一个实施方式中，无机酸可以包括例如磷酸。在蚀刻剂组合物中，无机酸可以通过提供氢离子而促进氮化硅层的蚀刻。在一个实施方式中，无机酸可以包括例如磷酸和硫酸的混合物。硫酸可以通过提高包含磷酸的蚀刻剂组合物的沸点而促进氮化硅层的蚀刻。

[溶剂]

在一个实施方式中，溶剂可以包括适合的极性水溶剂，例如去离子水。

在一个实施方式中，基于100重量份的无机酸，蚀刻剂组合物可以包含例如约20重量份至约50重量份的溶剂。在一个实施方式中，基于100重量份的无机酸，蚀刻剂组合物可以包含例如约30重量份至约45重量份的溶剂。在一个实施方式中，基于100重量份的无机酸，蚀刻剂组合物可以包含例如约35重量份至约43重量份的溶剂。

保持溶剂的量在上述量的范围内可以有助于维持适当的蚀刻剂组合物的pH。例如，保持溶剂的量为约20重量份以上有助于确保氮化硅相对于氧化硅的蚀刻选择性充足而不使用过量的酸度。另外，约50重量份以下的溶剂的量有助于确保氮化硅的蚀刻速率不会太慢并且减少颗粒生成的担心。

[胶状二氧化硅]

在一个实施方式中，基于100重量份的无机酸，蚀刻剂组合物可以包含例如约0.01重量份至约0.5重量份的胶状二氧化硅。保持胶状二氧化硅的量为约0.01重量份以上可以有助于确保氮化硅相对于氧化硅的蚀刻选择性充足。保持胶状二氧化硅的量为约0.5重量份以下可以有助于防止经济效率方面的缺点，否则该经济效率方面的缺点可能由于改善蚀刻选择性的效果的饱和而出现。

胶状二氧化硅在室温或环境温度可以以颗粒的形式存在。胶状二氧化硅的平均粒度可以是约1nm至约40nm。在本文中，“粒度”可以由颗粒的最大长度表示或者可以是指颗粒的最大长度。保持胶状二氧化硅的平均粒度为约1nm以上可以有助于防止胶状二氧化硅的附聚，从而保持良好的分散性。保持胶状二氧化硅的平均粒度为约40nm以下可以有助于确保不花费长时间来溶解胶状二氧化硅。

胶状二氧化硅颗粒可以溶解于具有高温的酸性氛围(例如溶液)中。

在一个实施方式中，胶状二氧化硅颗粒可以溶解于温度为至少约200℃、例如约200℃至约300℃的无机酸中。在低于该温度的温度，胶状二氧化硅颗粒可能不溶解或者可能仅溶解有限的量。在一个实施方式中，胶状二氧化硅颗粒可以溶解于温度为约230℃至约250℃的无机酸中。

酸性氛围可以具有约1以下的pH。如果溶液具有高于1的pH，例如2以上、3以上、4以上、5以上、6以上、7以上、8以上或10以上的pH，则无论是否升高温度，胶状二氧化硅颗粒可能完全不溶解或者可能仅溶解很少的量。

当胶状二氧化硅颗粒溶解于具有高温的酸性氛围中时，具有由化学式1表示的结构的胶状二氧化硅可以分布在蚀刻剂组合物中。

[化学式1]

在化学式1中，m可以是例如2至8的整数，并且R¹、R²、R³、R⁴、R⁵、R⁶、R⁷和R⁸可以各自独立地是例如氢原子、羟基或由化学式2表示的取代基。

[化学式2]

在化学式2中，n可以是例如0至5的整数，并且R⁹和R¹⁰可以各自独立地是例如氢原子、羟基、C1至C20烷基、C2至C20烯基、C2至C20炔基、C1至C20羟基烷基、C1至C20氨基烷基、C1至C20烷氧基、C1至C20氨基烷氧基、磷酸酯基、硫酸酯基、腈基或羧基。

如本文中使用的，术语“C1至C20烷基”是指具有1至20个碳原子的直链或支链的非环状饱和脂族烃基。如本文中使用的，术语“C2至C20烯基”是指具有2至20个碳原子的直链或支链的非环状不饱和脂族烃基，其中相邻的碳原子在其间具有一个或多个双键。如本文中使用的，术语“C2至C20炔基”是指具有2至20个碳原子的直链或支链的非环状不饱和脂族烃基，其中相邻的碳原子在其间具有一个或多个三键。如本文中使用的，术语“C1至C20烷氧基”是指具有一个或多个醚基和1至20个碳原子的直链或支链的非环状饱和或不饱和脂族烃基。

在一个实施方式中，胶状二氧化硅颗粒可以是可商购的，并且可以包括例如LUDOX(R)(Merck Co.,Ltd.)、Lavasil(Nouryon Co.,Ltd.)、YGS系列(Young-il ChemicalCo.Ltd.)等。

不受理论束缚，通过溶解胶状二氧化硅颗粒而产生的胶状二氧化硅可以覆盖氧化硅的表面，由此可以有助于抑制氧化硅被蚀刻和移除。氧化硅的表面可以具有氢或羟基端基，并且该氢或羟基可以与胶状二氧化硅的羟基键合。另外，胶状二氧化硅可以具有多个羟基，并且胶状二氧化硅可以与氧化硅的表面形成较强的键。结果，胶状二氧化硅可以甚至在较高的温度保持与氧化硅的表面的键合。因此，可以通过在蚀刻和移除氮化硅时保护氧化硅免于被蚀刻而确保在氧化硅和氮化硅之间的高的蚀刻选择性。

[铵系添加剂]

在一个实施方式中，基于100重量份的无机酸，蚀刻剂组合物可以包含例如约0.01重量份至约30重量份的铵系添加剂。在一个实施方式中，基于100重量份的无机酸，用于氮化硅的蚀刻剂组合物可以包含例如约0.1重量份至约20重量份的铵系添加剂。在一个实施方式中，基于100重量份的无机酸，用于氮化硅的蚀刻剂组合物可以包含例如约0.3重量份至约15重量份的铵系添加剂。

保持铵系添加剂的量为约0.01重量份以上可以有助于确保在长时间使用蚀刻剂组合物的情况下实现维持恒定的氮化硅相对于氧化硅的蚀刻选择性的效果。保持铵系添加剂的量为约30重量份以下可以有助于确保氮化硅和氧化硅各自的蚀刻速率不变，从而保持上述蚀刻选择性。

在一个实施方式中，铵系添加剂可以包括例如氢氧化铵、氯化铵、乙酸铵、磷酸铵、过二硫酸铵、硫酸铵、氢氟酸铵盐、氨或它们的混合物。

[胺化合物，唑化合物，或硝酸盐或酯化合物]

在一个实施方式中，蚀刻剂组合物还可以包含胺化合物、唑化合物或硝酸盐或酯化合物(例如，单独地或它们的组合)。这些胺、唑和硝酸盐或酯化合物可以有助于通过键合至暴露硅的表面来保护硅衬底免于被蚀刻。

不受理论束缚，硅表面可以具有氢端基，并且胺、唑和硝酸盐或酯化合物可以通过与氢键合由此覆盖硅表面而有助于抑制硅被蚀刻。

在一个实施方式中，基于100重量份的无机酸，蚀刻剂组合物可以包含例如约0.01重量份至约10重量份的胺化合物、唑化合物或硝酸盐或酯化合物。保持胺化合物、唑化合物或硝酸盐或酯化合物的量为约0.01重量份以上可以有助于确保实现抑制硅的蚀刻的效果。保持胺化合物、唑化合物或硝酸盐或酯化合物的量为约10重量份以下可以有助于防止经济效率方面的缺点，否则该经济效率方面的缺点可能由于抑制硅的蚀刻的效果达到饱和而出现。

在一个实施方式中，胺化合物可以包括例如：甲胺、二甲胺、三甲胺、乙胺、二乙胺、三乙胺、甲基乙胺、丙胺、异丙胺、2-氨基戊烷、甲基乙醇胺、三苯胺、萘胺、蒽基胺、9-甲基-蒽基胺、二苯胺、二甲苯基胺、N-苯基甲苯基胺、N-二甲基芴基苯并菲胺、N-苯并菲基二苯并呋喃胺、N-苯并菲基二苯并噻吩胺、N-苯基苯并菲胺、N-联苯基二甲基芴胺、N-联苯基二苯并呋喃胺、N-联苯基二苯并噻吩胺、N-联苯基苯基咔唑胺、N-联苯基苯并菲胺、N-萘基苯并菲胺、N-苯基二苯基芴胺、N-联苯基螺二芴胺、N-苯基螺二芴胺、N-萘基螺二芴胺、N-萘基二苯基芴胺、N-苯基二甲基芴胺、N-萘基二甲基芴胺、N-苯基二苯并呋喃胺、N-联苯基二苯基芴胺、N-苯基联苯基胺、N-萘基二苯并呋喃胺、N-萘基苯基咔唑胺、N-萘基二苯并噻吩胺、N-苯基二苯并噻吩胺、N-苯基苯基咔唑胺、二萘胺、N-苯基萘胺或它们的组合。

在一个实施方式中，唑化合物可以包括例如：咪唑、吡唑、1,2,3-三唑、1,2,4-三唑、四唑、五唑、唑、异唑、1,2,4-二唑、1,2,5-二唑、1,3,4-二唑、噻唑、异噻唑、1,2,3-噻二唑、1,2,4-噻二唑、1,2,5-噻二唑、1,3,4-噻二唑或它们的组合。

在一个实施方式中，硝酸盐或酯化合物可以包括例如有机硝酸盐或酯或无机硝酸盐。在一个实施方式中，有机硝酸酯可以包括例如：二烷基咪唑鎓硝酸盐、硝酸胍、硝酸乙酯、硝酸丙酯、硝酸丁酯、硝酸戊酯、硝酸辛酯、二硝酸乙二醇酯、二硝酸二甘醇酯、硝酸吡啶等。在一个实施方式中，无机硝酸盐可以包括例如：硝酸锂、硝酸钾、硝酸铝、硝酸铜、硝酸铁、硝酸锌、硝酸铈、硝酸铯、硝酸钡、硝酸银、硝酸铵等。

[其他]

在一个实施方式中，蚀刻剂组合物还可以包含氟化合物。氟化合物可以包括例如：氟化氢、氟化铵、氟化氢铵或它们的组合。氟化合物可以有助于提高氮化硅的蚀刻速率。

在一个实施方式中，基于蚀刻剂组合物的总重量，氟化合物可以以约0.01重量％(wt％)至约1重量％的量存在。保持氟化合物的量为约0.01重量％以上可以有助于确保通过保持氮化硅的蚀刻速率促进氮化硅的移除。保持氟化合物的量为约1重量％以下可以有助于确保可以在不蚀刻氧化硅的情况下显著提高氮化硅的蚀刻速率。

在一个实施方式中，用于氮化硅的蚀刻剂组合物还可以包含例如表面活性剂、螯合剂(sequestering agent)、金属腐蚀抑制剂或它们的组合。

表面活性剂可以起到在使用蚀刻剂组合物移除氮化硅的同时移除蚀刻残余物的作用。表面活性剂可以包括例如阴离子表面活性剂、阳离子表面活性剂、非离子表面活性剂或它们的组合。在一个实施方式中，表面活性剂可以包括例如鲸蜡基三甲基氯化铵(CTAC)、十二烷基三甲基氯化铵(DTAC)、硫酸月桂酯单乙醇胺盐(MLS)、十二烷基苯磺酸(DBSA)等。

螯合剂和金属腐蚀抑制剂中的每一种都可以有助于在使用蚀刻剂组合物蚀刻氮化硅时保护与氮化硅一起暴露于蚀刻剂组合物的金属层。在一个实施方式中，螯合剂可以包括例如乙二胺四乙酸(EDTA)，并且金属腐蚀抑制剂可以包括三唑、咪唑、硫醇化合物等。

使用根据一个实施方案的用于氮化硅的蚀刻剂组合物有利于以高速率蚀刻和移除氮化硅，同时提供出色的蚀刻选择性，甚至在高温下。

图1示出了根据实施方案的一种制作半导体器件的方法的流程图。在下文中，将简要描述图1所示的制作半导体器件的方法。

参照图1，可以在衬底上形成氧化硅层和氮化硅层(S110)。例如，可以在衬底上多次交替地堆叠氧化硅层和氮化硅层。在一个实施方式中，氧化硅层和氮化硅层可以具有相同的厚度或可以具有不同的厚度。

接下来，可以形成通道区，所述通道区穿过交替堆叠的多个氧化硅层和多个氮化硅层(S120)。通道区可以被栅电介质层包围。在一个实施方式中，栅电介质层也可以穿过交替堆叠的多个氧化硅层和多个氮化硅层。

接下来，可以形成切口区域以暴露交替堆叠的多个氧化硅层和多个氮化硅层(S130)。可以通过部分移除交替堆叠的多个氧化硅层和多个氮化硅层来形成切口区域。切口区域可以具有暴露交替堆叠的氧化硅和氮化硅层的侧壁。

接下来，可以通过湿法蚀刻来移除通过切口区域暴露的氮化硅层(S140)。当移除氮化硅层时，氧化硅层可以保留而不被蚀刻。为了蚀刻氮化硅层同时相对于氧化硅层具有高的蚀刻选择性，可以使用上文已经描述的蚀刻剂组合物。这将在下文中更详细地描述。

接下来，可以通过使用超临界流体来干燥蚀刻后保留的氧化硅层(S150)。例如，使用CO₂超临界流体可以允许干燥氧化硅层而不对其造成损坏。

图2示出了一种用于制作半导体器件的示例装置200的主要部件的平面示意图，所述示例装置200能够用于执行根据实施方案的制作半导体器件的方法。

参照图2，用于制作半导体器件的装置200可以包括例如：多个负载闸室(loadlock chamber)210，各自能够容纳其中装载有多个衬底W的盒(cassette)214；多个处理室220A、220B、220C和220D，各自能够在衬底W上进行特定的半导体器件制作工艺；和转移室230。

转移室230可以包括转移衬底W的机械臂232，并且可以与多个处理室220A、220B、220C和220D以及多个负载闸室210相通。用于制作半导体器件的装置200还可以包括对齐室240，各自将要进行特定半导体器件制作工艺的衬底W在一个方向上对齐。

用于制作半导体器件的装置200可以包括集簇工具(cluster tool)，其中转移室230位于中央，而负载闸室210、处理室220A、220B、220C和220D以及对齐室240围绕转移室230布置并与转移室230相连。

在一个实施方式中，处理室220A、220B、220C和220D可以包括：能够将材料沉积在每个衬底W上的沉积室，能够各向异性地蚀刻材料层的干法蚀刻室，能够各向同性地蚀刻材料层的湿法蚀刻室，能够在湿法蚀刻后进行干燥的干燥室等。

图3示出了根据实施方案制作的半导体器件的单元阵列的立体图。

参照图3，可以提供衬底110。衬底110可以是第一导电性类型例如p型导电性的衬底。可以在衬底110上布置缓冲电介质层122。缓冲电介质层122可以包括氧化硅层，如中温氧化物(MTO)。可以在缓冲电介质层122上布置绝缘图案125和水平电极，所述水平电极利用在其间的每个绝缘图案125彼此间隔开。

水平电极可以包括地选择线GSL、第一至第四字线WL0至WL3和串选择线SSL。绝缘图案125中的每个都可以包括氧化硅层。缓冲电介质层122可以比绝缘图案125中的每个都薄。水平电极中的每个都可以包含掺杂的硅、金属(例如钨)、金属氮化物(例如氮化钛)、金属硅化物或它们的组合。水平电极中的每个都可以包括例如势垒层和在势垒层上的金属层。势垒层可以包含金属氮化物，例如氮化钛。金属层可以包含例如钨。

绝缘图案125和水平电极可以构成栅结构G。栅结构G可以沿第一方向D1水平延伸。可以在衬底110上布置多个栅结构G。栅结构G可以在与第一方向D1相交的第二方向D2上朝向彼此。串选择线SSL可以在第二方向D2上彼此分离并且可以在第一方向D1上延伸。在一个实施方式中，如图3所示，一个栅结构G可以包括例如多个串选择线SSL1和SSL2以及一个地选择线GSL。

在栅结构G之间，可以布置各自在第一方向D1上延伸的切口区域121。可以在切口区域121中的衬底110中分别布置共用源线CSL。共用源线CSL可以彼此间隔开，并且在衬底110内在第一方向D1上延伸。共用源线CSL中的每个可以是与第一导电性类型不同的第二导电性类型(例如n型导电性)。在一个实施方式中，每个共用源线CSL可以具有线形图案，所述线形图案布置在两个相邻地选择线GSL之间的衬底110内并且在第一方向D1上延伸。

多个单元柱PL可以通过水平电极(即GSL、WL0至WL3和SSL)与衬底110相连。单元柱PL中的每个可以具有在垂直方向上从衬底110向上延伸(即在第三方向D3上延伸)的长轴。每个单元柱PL的一端可以与衬底110相连，并且其另一端可以与在第二方向D2上延伸的每个布线相连。布线可以包括第一布线BL1和第二布线BL2，第一布线BL1中的每个和第二布线BL2中的每个彼此相邻并且在第二方向D2上延伸。

与一个串选择线SSL结合的多个单元柱PL可以以之字形或交错的形状布置。多个单元柱PL可以包括第一单元柱PL1和第二单元柱PL2，其与同一个串选择线SSL结合。第一单元柱PL1可以最邻近切口区域121，而第二单元柱PL2可以更加远离切口区域121。第二单元柱PL2可以在第一方向D1和第二方向D2上与第一单元柱PL1偏移。经由导电图案136和接触件138，第一单元柱PL1和第二单元柱PL2可以分别与第一布线BL1和第二布线BL2相连。

多个单元串可以在布线(例如BL1和BL2)与共用源线CSL之间。布线BL1和BL2可以是闪存设备的位线。一个单元串可以包括与布线BL1和BL2中的每个相连的串选择晶体管、与每个共用源线CSL相连的地选择晶体管以及在串选择晶体管和地选择晶体管之间的多个垂直存储单元。地选择线GSL可以对应于地选择晶体管的地选择栅，字线WL0至WL3可以分别对应于多个垂直存储单元的单元栅，并且串选择线SSL可以对应于串选择晶体管的串选择栅。可以向一个单元柱PL提供多个存储单元。地选择栅可以是闪存设备的地选择栅。串选择栅可以是闪存设备的串选择栅。

可以在字线WL0至WL3与单元柱PL之间布置信息存储元件130。信息存储元件130可以包括电荷储存层。例如，信息存储元件130可以包括阱绝缘层、浮栅电极和包含导电纳米点的绝缘层中的一种。

在一个实施方式中，如图3所示，信息存储元件130可以在绝缘图案125和字线WL0至WL3之间延伸。在一个实施方式中，信息存储元件130的至少一部分可以在绝缘图案125和单元柱PL之间延伸。可以在串选择线SSL和地选择线GSL与单元柱PL之间布置栅绝缘层代替信息存储元件130。

可以在地选择线GSL与单元柱PL之间或在串选择线SSL1和SSL2与单元柱PL之间布置作为栅绝缘层使用的电介质层。此处的电介质层可以包括与信息存储元件130相同的材料或者可以包括用于一般金属氧化物半导体场效应晶体管(MOSFET)的栅绝缘层(例如氧化硅层)。

在这样的结构中，单元柱PL连同地选择线GSL、字线WL0至WL3以及串选择线SSL1和SSL2一起可以构成使用单元柱PL作为通道区的MOSFET。在一个实施方式中，单元柱PL连同地选择线GSL、字线WL0至WL3以及串选择线SSL1和SSL2一起可以构成MOS电容器。

地选择线GSL以及串选择线SSL1和SSL2可以分别用作选择晶体管的栅极，并且字线WL0至WL3可以分别用作单元晶体管的栅极。在一个实施方式中，由于来自施加于地选择线GSL、字线WL0至WL3以及串选择线SSL1和SSL2的电压的边缘场(fringe field)，可以在单元柱PL中形成反转区。此处，反转区的最大距离(或宽度)可以大于产生反转区的字线或选择线中的每个的厚度。因此，在各个单元柱PL中形成的反转区可以垂直地彼此重叠，由此形成将共用源线CSL电连接至选定位线的电流路径。例如，单元串可以具有其中地和串晶体管以及存储单元晶体管串联连接的结构，所述地和串晶体管包括地和串选择线GSL、SSL1和SSL2，并且所述存储单元晶体管包括字线WL0至WL3。

在一个实施方式中，可以在作为整体的串选择线SSL1和SSL2与作为整体的字线WL0至WL3之间布置伪字线DM1和DM2。伪字线DM1和DM2可以有助于通过保持阈值电压在串选择线SSL1和SSL2中的均匀分布来防止单元电流降低。

图4A至4H示出了在根据一个实施方案的制作半导体器件的方法中各阶段的侧横截面图。

参照图4A，可以提供衬底110。衬底110可以包含Si、Ge或SiGe。在一个实施方式中，衬底110可以包括绝缘体上硅(SOI)衬底或绝缘体上锗(GeOI)衬底。衬底110可以是第一导电性类型例如p型导电性的衬底。

可以在衬底110上形成缓冲电介质层122。缓冲电介质层122可以包括例如氧化硅层。缓冲电介质层122可以通过例如热氧化工艺形成。在一个实施方式中，缓冲电介质层122可以包含MTO。

可以在缓冲电介质层122上布置牺牲层123(用于随后形成地选择线GSL)。牺牲层123可以包含具有与缓冲电介质层122和绝缘层124不同的湿法蚀刻性质的材料。牺牲层123可以包括例如氮化硅层，例如Si₃N₄、SiON、SiCN、SiOCN或它们的组合。

可以将牺牲层123和绝缘层124交替地堆叠在缓冲电介质层122上。最上层绝缘层的厚度可以大于其他绝缘层各自的厚度。绝缘层124中的每个可以包括例如氧化硅层。在一个实施方式中，氧化硅层可以包括例如：旋涂电介质(SOD)氧化物、高密度等离子体(HDP)氧化物、热氧化物、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、氟化硅酸盐玻璃(FSG)、低压原硅酸四乙酯(LP-TEOS)、等离子体增强原硅酸四乙酯(PE-TEOS)、高温氧化物(HTO)、中温氧化物(MTO)、未掺杂硅酸盐玻璃(USG)、旋涂玻璃(SOG)、原子层沉积(ALD)氧化物、等离子体增强(PE)氧化物、O₃-TEOS或它们的组合。

牺牲层123和绝缘层124可以通过例如ALD法、化学气相沉积(CVD)法等形成。在一个实施方式中，牺牲层123和绝缘层124可以在图2的多个处理室220A、220B、220C和220D中的沉积室中形成。

在一个实施方式中，其中牺牲层123和绝缘层124堆叠的结构可以包括至少24对氧化硅层和氮化硅层。在一个实施方式中，该结构根据需要可以包括不同数量的氧化硅层和氮化硅层的对，如24、32、48、64、72、96、108、128或256对的氧化硅层和氮化硅层。构成牺牲层123的多个氮化硅层和构成绝缘层124的多个氧化硅层可以堆叠为与衬底110的主表面的延伸方向平行地延伸。

参照图4B，可以穿过缓冲电介质层122、牺牲层123和绝缘层124形成单元孔H以暴露衬底110。单元孔H可以通过例如光刻工艺形成。在一个实施方式中，单元孔H可以在图2的多个处理室220A、220B、220C和220D中的干法蚀刻室中形成。

参照图4C和4D，可以分别在单元孔H中形成单元柱PL。为了更详细地描述形成单元柱PL的过程，在图5中示出图4C的区域C，并且在图6中示出图4D的区域C。

参照图4C和5，可以在单元孔H中的每个的侧壁上形成保护层131。保护层131可以包括氧化硅层。可以在保护层131上形成电荷储存层133。电荷储存层133可以包括电荷阱层或包含导电纳米颗粒的绝缘层。电荷阱层可以包括例如氮化硅层。可以在电荷储存层133上形成隧道绝缘层132。隧道绝缘层132可以包括氧化硅层。保护层131、隧道绝缘层132和电荷储存层133可以通过例如ALD或CVD法形成。在一个实施方式中，保护层131、隧道绝缘层132和电荷储存层133可以在图2的多个处理室220A、220B、220C和220D中的沉积室中形成。

可以在隧道绝缘层132上形成第一子半导体层135a。可以通过各向异性地蚀刻第一子半导体层135a来暴露衬底110。第一子半导体层135a可以变化为仅保留在隧道绝缘层132的侧壁上的分隔层。可以在第一子半导体层135a上形成第二子半导体层135b。第二子半导体层135b可以接触、例如直接接触衬底110。第一和第二子半导体层135a和135b可以通过例如ALD或CVD法形成。第一和第二子半导体层135a和135b中的每个都可以包括非晶硅层。在一个实施方式中，第一和第二子半导体层135a和135b可以在图2的多个处理室220A、220B、220C和220D中的沉积室中形成。

参照图4D和6，第一和第二子半导体层135a和135b可以通过进行热处理过程而变化为半导体层135。半导体层135可以包括多晶硅层或晶体硅层。半导体层135可以作为半导体器件的通道区。

半导体层135可以形成为不完全填充各单元孔H，并且可以在半导体层135上形成绝缘材料，由此完全填充各单元孔H。可以将半导体层135和绝缘材料平整化，由此暴露最上层绝缘层。如此，可以形成圆柱形半导体柱PL，其中用填充绝缘层137填充其空的内部空间。半导体柱PL中的每个都可以包括第一导电性类型的半导体层。在一个实施方式中，半导体层可以形成为填充各单元孔H。在该情况下，可以不需要填充绝缘层。

各单元柱PL的上部可以是凹陷的，由此各单元柱PL的顶面可以低于最外层绝缘层的顶面。可以分别在具有凹陷单元柱PL的单元孔H中形成导电图案136。导电图案136中的每个都可以包含掺杂多晶硅或金属。可以通过将第二导电性类型的杂质离子注入到导电图案136和单元柱PL的上部中来形成漏区D。第二导电性类型可以是例如n型。

参照图4E，可以连续地将缓冲电介质层122、牺牲层123和绝缘层124图案化，由此形成彼此间隔、在第一方向上延伸并且暴露衬底110的切口区域121。切口区域121中的每个可以形成为线形，所述线形沿与衬底110主表面垂直的表面延伸。图案化的绝缘层124分别变成绝缘图案125。结果，在之后形成地选择线GSL的位置处的绝缘层可以彼此分离。在一个实施方式中，缓冲电介质层122、牺牲层123和绝缘层124的图案化可以在图2的多个处理室220A、220B、220C和220D中的干法蚀刻室中进行。

切口区域121可以形成为切开所有堆叠的牺牲层123和绝缘层124。在一个实施方式中，当堆叠24、32、48、64、72、96、108、128或256对牺牲层123和绝缘层124时，可以穿过堆叠的24、32、48、64、72、96、108、128或256对牺牲层123和绝缘层124形成切口区域121。

在形成切口区域121之前，可以通过将在切口区域121之间的最外层绝缘层和最外层牺牲层图案化来形成开口127。开口127可以在切口区域121之间在第一方向D1上延伸以将最外层牺牲层分成两部分。绝缘层129(例如氧化硅层)可以填充开口127。

参照图4F，可以通过选择性地移除经切口区域121暴露的牺牲层123来形成凹陷区域126。凹陷区域126可以对应于移除牺牲层123的区域，并且凹陷区域126可以由单元柱PL和绝缘图案125来限定。移除牺牲层123的过程可以通过使用上述蚀刻剂组合物进行。可以通过凹陷部分126暴露各单元柱PL的部分侧壁。

为了选择性地移除牺牲层123，可以在例如约200℃至约300℃的温度蚀刻牺牲层123。在一个实施方式中，可以在例如约230℃至约250℃的温度蚀刻牺牲层123。保持用于蚀刻的温度为约200℃以上可以有助于确保牺牲层123的移除速率是足够的。保持用于蚀刻的温度为约300℃以下可以有助于防止蚀刻剂组合物的分解，并且可以有助于防止发生副反应，从而确保发生预期的蚀刻反应。

在一个实施方式中，牺牲层123的蚀刻可以在单件型蚀刻室中而不是在批量型蚀刻室中进行。例如，多个处理室220A、220B、220C和220D中的至少一个可以是单件型蚀刻室。

可能希望增加半导体器件的容量，并且牺牲层123和绝缘层124可以以大量的对，如64、72、96、108、128或256对堆叠。由于堆叠层数量的增加、材料转移的限制等，在批量型蚀刻装置中进行处理时可能存在困难。

为了选择性地移除为氮化硅层的牺牲层123，可以使蚀刻剂组合物同时与绝缘图案125和牺牲层123接触。在一些实施方案中，为了使蚀刻剂组合物与绝缘图案125和牺牲层123接触，可以将在其上形成包括绝缘图案125和牺牲层123的结构的衬底110浸入蚀刻剂组合物中。在一个实施方案中，为了使蚀刻剂组合物与该结构接触，可以通过例如喷涂或旋涂的方法将蚀刻剂组合物施加到包括该结构的衬底110上。

根据制作半导体器件的方法，当氮化硅层(例如牺牲层123)和氧化硅层(例如绝缘图案125)在衬底上以大量的对，如64、72、96、108、128或256对交替堆叠，或者以混合层堆叠时，通过使用根据实施方案的蚀刻剂组合物可以以较高蚀刻选择性仅选择性地蚀刻氮化硅层，使得氮化硅层相对于氧化硅层的蚀刻选择性为例如约200:1至约600:1、约300:1至约600:1、约400:1至约600:1或约500:1至约600:1。甚至在较高的温度也可以保持这样的高蚀刻选择性，这是因为具有多个羟基的胶状二氧化硅较强地与氧化硅层的暴露表面键合，如上所述。

另外，当通过使用包含胺、唑或硝酸盐或酯化合物的蚀刻剂组合物蚀刻氮化硅层时，可以通过防止不必要的颗粒产生、不期望的副产物在氧化硅层表面上的异常生长等来确保氮化硅层的蚀刻过程的稳定性和可靠性，并且可以通过防止与氮化硅层一起暴露于蚀刻剂组合物的氧化硅层被损坏或具有劣化的电学性质来改善半导体器件制作过程的生产率和半导体器件的可靠性。

接下来，可以将保留在绝缘图案125、单元柱PL等的表面上的蚀刻剂等(例如蚀刻副产物)干燥以将其移除。为了干燥蚀刻剂等，可以使用超临界流体，例如CO₂超临界流体。包括以大量的层堆叠的绝缘图案125、单元柱PL等的结构可以具有高纵横比以及极细的尺寸，并且该结构甚至可能被轻微毛细管力容易地损坏，所述轻微毛细管力由作为液体的蚀刻剂造成。为了帮助防止这样的损坏，可以通过使用超临界流体进行干燥。超临界流体在液相和气相之间没有区别，并且超临界流体不表现出由于气-液相变而造成的毛细管力，并且尽管扩散性高，但是具有极低的粘度，因此可以防止对结构的损坏。

保护层131可以有助于防止电荷储存层133被用于移除牺牲层123的蚀刻溶液损坏。可以选择性地移除通过凹陷区域126暴露的保护层131。当保护层131包括氧化硅层时，保护层131可以通过例如包含氢氟酸的蚀刻溶液移除。如此，凹陷区域126可以暴露电荷储存层133的一部分。

参照图4G，可以在凹陷区域126中形成阻挡绝缘层134。可以在电荷储存层133上和在通过凹陷区域126暴露的绝缘图案125的上表面和下表面上共形地形成阻挡绝缘层134。阻挡绝缘层134可以包括高k电介质层(例如氧化铝层或氧化铪层)。阻挡绝缘层134可以包括多层，所述多层包括多个薄层。例如，阻挡绝缘层134可以包括氧化铝层和氧化硅层，并且氧化铝层和氧化硅层可以以多种顺序堆叠。阻挡绝缘层134可以通过表现出出色的台阶覆盖的ALD过程和/或CVD过程形成。

接下来，可以在阻挡绝缘层134上形成导电层140。导电层140可以包括例如金属层、金属氮化物层或金属硅化物层。导电层140可以通过CVD或ALD法形成。在一个实施方式中，导电层140可以包含例如钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)或铂(Pt)。

参照图4H，可以移除在凹陷区域126的外部形成的导电层140的部分。如此，可以在凹陷区域126中形成水平层。水平层可以包括地选择线GSL、字线WL0至WL3、伪字线DM1和DM2以及串选择线SSL1和SSL2。串选择线SSL1和SSL2可以分成两部分，并且这两个部分在第一方向D1上延伸。

可以移除在切口区域121中形成的导电层140，因此，可以暴露衬底110。共用源线CSL可以通过将第二导电性类型的杂质离子以高浓度提供到暴露的衬底110中来形成。

可以形成隔离绝缘层120以填充切口区域121。在第二方向D2上对齐的单元柱PL可以与一个共用的上部布线BL1或BL2相连。

提供以下实施例和比较例以突显一个或多个实施方案的特性，但是将理解，实施例和比较例不解释为限制实施方案的范围，比较例也不解释为在实施方案的范围之外。另外，将理解，实施方案不限于在实施例和比较例中描述的具体细节。

实施例的蚀刻剂组合物和比较例的蚀刻剂组合物根据不同的组成制备，然后就氮化硅层和氧化硅层之间的蚀刻选择性进行评价。结果在表1中示出。

<表1>

如表1所示，在比较例1中制备磷酸水溶液(85重量％)，并且在比较例2和3中分别制备基于100重量份的磷酸包含0.2重量份的Si(OH)₄的蚀刻剂组合物和基于100重量份的磷酸包含0.23重量份的Si(OH)₄的蚀刻剂组合物。在实施例1至4中分别制备根据实施方案的蚀刻剂组合物。

在硅衬底上形成测试结构，其中多个TEOS层和多个Si₃N₄层逐个交替堆叠，并且穿过所述测试结构形成切口区域。接下来，将包括切口区域的测试结构浸入实施例1至4和比较例1至3的各个蚀刻剂组合物中，所述蚀刻剂组合物加热至230℃，由此测量氮化硅层的蚀刻速率和氮化硅层相对于氧化硅层的蚀刻选择性。

如表1所示，磷酸水溶液(比较例1)尽管表现出较高的氮化硅蚀刻速率，但是具有极差的氮化硅相对于氧化硅的蚀刻选择性。另外，还添加了Si(OH)₄的比较例2的蚀刻剂组合物尽管在蚀刻选择性上有点改善，但是蚀刻选择性仍不足。

所有根据实施例1至4的蚀刻剂组合物甚至在230℃都表现出出色的蚀刻选择性，并且具有约分钟的高氮化硅蚀刻速率。

另外，比较例3的蚀刻剂组合物，其具有与比较例2的蚀刻剂组合物类似的组成，在165℃的较低温度进行蚀刻测试。结果，比较例3的蚀刻剂组合物尽管蚀刻选择性良好，但是具有极差的蚀刻速率。

作为总结和回顾，如果简单地使用单件型蚀刻装置，一次仅处理一个衬底，则由于显著降低的生产量而可能存在经济效率方面的显著缺点。为了即使在使用单件型蚀刻装置的情况下也保持生产量，如果升高蚀刻温度同时使用其他蚀刻剂组合物，则氮化硅和氧化硅之间的蚀刻选择性可能变差，并且可能出现产品缺陷。

使用根据实施方案的蚀刻剂组合物可以使得能够甚至在升高的蚀刻温度，例如约200℃至约300℃或约230℃至约250℃的温度提供高蚀刻速率的同时保持出色的蚀刻选择性。因此，通过使用根据实施方案的蚀刻剂组合物，可以稳定地制作包括具有大量层的堆叠结构的半导体器件，例如高度集成电路器件，如存储半导体器件。

一个或多个实施方案可以提供蚀刻剂组合物，其可以以高速率蚀刻并且由此移除氮化硅，同时甚至在高温也具有出色的蚀刻选择性。

一个或多个实施方案可以提供制作半导体器件或集成电路器件的方法，所述方法有利于由堆叠体稳定地大量生产半导体器件或集成电路器件，所述堆叠体中大量氧化硅和氮化硅的层堆叠。

本文中已经描述了示例实施方案，尽管采用了特定的术语，但是它们仅用于并且要以一般的且描述性的意义解释，而不是为了限制目的。在一些情形中，如在本申请提交时对本领域普通技术人员将明显的，关于具体实施方案所描述的特征、特性和/或要素可以单独使用，或者与关于其他实施方案所描述的特征、特性和/或要素组合使用，除非另外明确说明。因此，本领域技术人员将理解，在不背离如所附权利要求中所述的本发明的精神和范围的情况下，可以进行在形式和细节方面的多种变化。